CN117976609B - 一种三维结构及三维结构的制备方法 - Google Patents
一种三维结构及三维结构的制备方法 Download PDFInfo
- Publication number
- CN117976609B CN117976609B CN202410383879.6A CN202410383879A CN117976609B CN 117976609 B CN117976609 B CN 117976609B CN 202410383879 A CN202410383879 A CN 202410383879A CN 117976609 B CN117976609 B CN 117976609B
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- groove
- wire set
- isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 8
- 238000002955 isolation Methods 0.000 claims abstract description 140
- 239000000463 material Substances 0.000 claims abstract description 130
- 230000000737 periodic effect Effects 0.000 claims abstract description 80
- 239000000758 substrate Substances 0.000 claims abstract description 79
- 238000012876 topography Methods 0.000 claims abstract description 15
- 239000010410 layer Substances 0.000 claims description 336
- 238000000034 method Methods 0.000 claims description 41
- 238000004519 manufacturing process Methods 0.000 claims description 25
- 238000005498 polishing Methods 0.000 claims description 23
- 230000001174 ascending effect Effects 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 9
- 239000011810 insulating material Substances 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 8
- 230000000630 rising effect Effects 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 8
- 238000009966 trimming Methods 0.000 claims description 7
- 238000000227 grinding Methods 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 239000002356 single layer Substances 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 2
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 claims description 2
- 239000000395 magnesium oxide Substances 0.000 claims description 2
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 claims description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 19
- 238000010586 diagram Methods 0.000 description 10
- 235000011114 ammonium hydroxide Nutrition 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 208000033999 Device damage Diseases 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 150000008044 alkali metal hydroxides Chemical class 0.000 description 1
- 239000002585 base Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- -1 csOH) Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 229920005570 flexible polymer Polymers 0.000 description 1
- 150000004679 hydroxides Chemical class 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 125000001453 quaternary ammonium group Chemical group 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003079 width control Methods 0.000 description 1
Abstract
本申请提供一种三维结构及三维结构的制备方法。本申请提供的三维结构，包括基底、隔离结构、周期性材料层、隔离层、第一电极和第二电极；隔离结构形成于基底上，隔离结构具有至少一个凹槽；从远离基底的方向来看，凹槽至少在短边方向上呈现为下小上大的形貌；周期性材料层形成于凹槽内，以与隔离结构形成一个平面；隔离层形成于平面上；隔离层内部形成有第一导线组及第二导线组，第一导线组连接周期性材料层中的奇数级电极层，第二导线组连接周期性材料层中的偶数级电极层；第一电极，形成于对应第一导线组的隔离层上，以通过第一导线组与奇数级电极层连接；第二电极，形成于对应第二导线组的隔离层上，以通过第二导线组与偶数级电极层连接。
Description
技术领域
本申请涉及半导体电子电器技术领域，尤其涉及一种三维结构及三维结构的制备方法。
背景技术
电容器作为集成电路中的无源器件，扮演着储存电荷和调整电路性能的重要角色。为了增加电容器的容量，研究人员进行了多种尝试。一种常见的策略是使用高介电常数的材料作为电容器的介电层。但是，采用高介电常数材料虽然能够提升电容器的容量，但是，高介电常数的材料在高压下会产生明显的形变，进而影响电容器的稳定性。
发明内容
有鉴于此，本申请提供一种三维结构及三维结构的制备方法，以在保证电容器稳定的前提下，有效提升电容器的容量。
具体地，本申请是通过如下技术方案实现的：
本申请第一方面提供一种三维结构，所述三维结构包括基底、隔离结构、周期性材料层、隔离层、第一电极和第二电极；其中，
所述隔离结构形成于所述基底上，所述隔离结构具有至少一个凹槽；从远离所述基底的方向来看，所述凹槽至少在短边方向上呈现为下小上大的形貌；
所述周期性材料层形成于所述凹槽内，以填充所述凹槽、并与所述隔离结构形成一个平面；其中，所述周期性材料层包括交替层叠的n+1层电极层和n层介电层，所述n为正整数；
所述隔离层形成于所述平面上；所述隔离层内部形成有第一导线组及第二导线组，所述第一导线组连接所述周期性材料层中的奇数级电极层，所述第二导线组连接所述周期性材料层中的偶数级电极层；
所述第一电极，形成于对应所述第一导线组的隔离层上，以通过所述第一导线组与所述奇数级电极层连接；
所述第二电极，形成于对应所述第二导线组的隔离层上，以通过所述第二导线组与所述偶数级电极层连接；
所述凹槽在所述短边方向上，呈现两侧不对称的台阶形貌，使得任一所述电极层或所述介电层位于所述平面上的两侧具有不同的尺寸。
本申请第二方面提供一种三维结构的制备方法，所述方法包括：
通过纳米压印的方式，在基底上形成隔离结构；其中，所述隔离结构具有至少一个凹槽；从远离基底的方向来看，所述凹槽至少在短边方向上呈现为下小上大的形貌；
在所述凹槽内交替沉积电极层和介电层，以形成由交替的电极层和介电层构成的初始周期性材料层；其中，所述初始周期性材料层的形貌与所述凹槽匹配，以填充并覆盖所述凹槽；
在所述初始周期性材料层之上覆盖一层研磨层，形成中间结构；
对所述中间结构进行化学机械研磨，研磨停止于能够使所述凹槽之上的第一层电极层暴露的位置，以在所述凹槽内形成周期性材料层；其中，所述周期性材料层与所述凹槽形成一个平面；
在所述平面之上覆盖一层隔离层，并在所述隔离层形成第一导线组和第二导线组；其中，所述第一导线组连接所述周期性材料层中的奇数级电极层，所述第二导线组连接所述周期性材料层中的偶数级电极层；
在对应所述第一导线组的隔离层上制作第一电极，以通过所述第一导线组与所述奇数级电极层连接；
在对应所述第二导线组的隔离层上制作第二电极，以通过所述第二导线组与所述偶数级电极层连接；
所述凹槽在所述短边方向上，呈现两侧不对称的台阶形貌，使得任一所述电极层或所述介电层位于所述平面上的两侧具有不同的尺寸。
本申请第三方面提供一种三维结构的制备方法，所述方法包括：
通过刻蚀工艺、刻蚀加修剪工艺，在基底上形成隔离结构；其中，所述隔离结构具有至少一个凹槽；从远离基底的方向来看，所述凹槽至少在短边方向上呈现为下小上大的形貌；
在所述凹槽内交替沉积电极层和介电层，以形成由交替的电极层和介电层构成的初始周期性材料层；其中，所述初始周期性材料层的形貌与所述凹槽匹配，以填充并覆盖所述凹槽；
在所述初始周期性材料层之上覆盖一层研磨层，形成中间结构；
对所述中间结构进行化学机械研磨，研磨停止于能够使所述凹槽之上的第一层电极层暴露的位置，以在所述凹槽内形成周期性材料层；其中，所述周期性材料层与所述凹槽形成一个平面；
在所述平面之上覆盖一层隔离层，并在所述隔离层形成第一导线组和第二导线组；其中，所述第一导线组连接所述周期性材料层中的奇数级电极层，所述第二导线组连接所述周期性材料层中的偶数级电极层；
在对应所述第一导线组的隔离层上制作第一电极，以通过所述第一导线组与所述奇数级电极层连接；
在对应所述第二导线组的隔离层上制作第二电极，以通过所述第二导线组与所述偶数级电极层连接；
所述凹槽在所述短边方向上，呈现两侧不对称的台阶形貌，使得任一所述电极层或所述介电层位于所述平面上的两侧具有不同的尺寸。
本申请提供的三维结构及三维结构的制备方法，通过在隔离结构中形成下小上大的凹槽，短边方向上呈现两侧不对称的台阶形貌，进而形成与凹槽匹配的周期性材料层，这样，可以增加介电层的面积，实现非常高的电容密度，提高电容器的电容量，且并不必须采用高介电常数的材料来做介电层，可保证电容器的稳定性。
进一步，隔离结构形成有台阶形貌，其两侧台阶具有不同的高度，构成不对称的两侧台阶形貌，当周期性材料层堆叠在该不对称的台阶形貌时，同层结构在两侧台阶最高层表面暴露的形貌并不相同。具体而言，当第一电极位于左侧台阶结构时，其对应接触的周期性材料层中暴露在外的结构，相较于同层结构堆叠在右侧台阶结构，具有更大的暴露在外的平面结构，方便第一电极获得更大接触面积。同样地，当第二电极位于右侧台阶结构时，其对应接触的周期性材料层中暴露在外的结构，相较于同层结构堆叠在左侧台阶结构，具有更大的暴露在外的平面结构，使得第二电极获得更大接触面积。可见，本发明通过设置不对称台阶形貌的隔离结构，使得铺设的周期性材料层在两侧台阶的最外侧暴露的形貌不同，特别是具有不同的暴露面积。当第一和第二电极分设在两侧台阶时，都可以与具有更大接触面积的电极层形成接触，极大提高器件的可靠性，降低工艺的复杂度。
进一步的，纳米压印是方便制造本发明所需的隔离结构的典型方法，尤其是通过选择基底为硬质材料，如高阻硅，在基底表面涂覆具有一定流动性的绝缘材料，如SOG（旋涂玻璃）或SOC（旋涂碳）等，通过图案化的印章对绝缘材料进行印制，其下方的高阻硅具有较大硬度，可以作为自停止层，而方便获得所需的斜坡形貌或台阶形貌。
特别的，可以通过设计纳米压印使用的印章形貌来改变隔离结构的台阶形貌或斜坡形貌，具体设置印章在两侧具有不对成的台阶形貌，可以方便获得本发明中不对称的隔离结构的台阶形貌。
本发明还通过改变斜坡形貌来进一步提高器件性能。具体选择倾斜的斜坡形貌，通过调整斜坡的倾斜角度，在微纳米尺度上调整线宽，提高制造的分辨率，使得可以制备更小尺寸的结构。此外，合适的斜坡倾斜角度可以帮助获得相对平滑的侧壁，避免尖锐的结构特征，从而减少尖角带来的制造难度和可能的器件损害，还可以降低制造难度，提高制造成功率。
附图说明
图1A为本申请提供的三维结构实施例一的局部截面图；
图1B为本申请提供的三维结构实施例一的局部示意图；
图2为本申请一示例性实施例示出的三维结构的局部示意图；
图3为本申请一示例性实施例示出的隔离结构的示意图；
图4为本申请另一示例性实施例示出的隔离结构的示意图；
图5为本申请又一示例性实施例示出的隔离结构的示意图；
图6为本申请一示例性实施例示出的通过斜坡倾斜角控制线宽的实现原理图；
图7为本申请一示例性实施例示出的三维结构的示意图；
图8为本申请提供的一种三维结构的制备方法实施例一的流程图；
图9为本申请一示例性实施例示出的形成的初始周期性材料层的示意图；
图10为本申请一示例性实施例示出的中间结构的示意图；
图11为本申请一示例性实施例示出的化学机械研磨的实现原理图；
图12为本申请另一示例性实施例示出的三维结构的制备方法的流程图。
附图标记说明：
1：基底；
2：隔离结构；
201：凹槽；
21：隔离结构为上升阶梯时的第一个阶梯；
211：第一个阶梯的最上层的台阶；
22：隔离结构为上升阶梯时的第二个阶梯；
224：第二个阶梯的最下层的台阶；
3：周期性材料层；
31：电极层；
32：介电层；
4：隔离层；
41：第一导线组；
42：第二导线组；
5：第一电极；
6：第二电极。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。
在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
应当理解，尽管在本申请可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本申请范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。
下面给出具体的实施例，用以详细介绍本申请的技术方案。
图1A为本申请提供的三维结构实施例一的局部截面图，图1B为本申请提供的三维结构实施例一的局部示意图。请同时参照图1A和图1B，本实施例提供的三维结构，包括基底1、隔离结构2、周期性材料层3、隔离层4、第一电极5和第二电极6；其中，
所述隔离结构2形成于所述基底1上，所述隔离结构2具有至少一个凹槽201；按照远离所述基底1的方向来看，所述凹槽201至少在短边方向上呈现为下小上大的形貌；
所述周期性材料层3形成于所述凹槽201内，以填充所述凹槽201、并与所述隔离结构2形成一个平面；其中，所述周期性材料层3包括交替层叠的n+1层电极层31和n层介电层32，所述n为正整数；
所述隔离层4形成于所述平面上；所述隔离层4内部形成有第一导线组41及第二导线组42，所述第一导线组41连接所述周期性材料层3中的奇数级电极层，所述第二导线组42连接所述周期性材料层中的偶数级电极层；
所述第一电极5，形成于对应所述第一导线组41的隔离层4上，以通过所述第一导线组41与所述奇数级电极层连接；
所述第二电极6，形成于对应所述第二导线组42的隔离层4上，以通过所述第二导线组42与所述偶数级电极层连接。
需要说明的是，基底1可以为半导体材料衬底，如硅衬底、Ge衬底、SiGe衬底、SOI衬底或GOI衬底等；也可以为绝缘衬底，如氮化硅、二氧化硅、氮氧化硅、柔性聚合物衬底、玻璃衬底、蓝宝石衬底、碳化硅衬底等；还可以为Ⅲ-Ⅴ族衬底，如氮化镓衬底、砷化镓衬底等，本实施例中，不对此进行限定。具体实现时，可以依据三维结构的实际需求，选择合适的材料作为基底，在此不作限定。
具体的，隔离结构2形成于基底1的上面。隔离结构2的材料与基底1的材料可以相同，也可以不同，本实施例中，不对其进行限定。例如，在一种可能的实现方式中，基底1和隔离结构2均为高阻硅，即基底1和隔离结构2选用相同的材料，该材料的电阻率较大。
具体实现时，可以通过纳米压印的方法在基底上形成隔离结构2。
具体的，纳米压印是一种纳米制造技术，旨在通过将模板或模具的结构转移到底材上。例如，在本申请一种可能的实现方式中，可以将预先制备好的模版（模版的形貌与隔离结构匹配）对准基底1的相应位置，并施加相应的压力使得模板与基底1之间发生物理接触，从而使得模版上的结构转移到基底1上，形成隔离结构2，此时，形成的隔离结构2的材料与基底1的材料一致。再例如，在另一种可能的实现方式中，可以现在基底上沉积隔离结构材料层，然后将预先制备好的模版对准隔离结构材料层的相应位置，并施加相应的压力使得模板与隔离结构材料层之间发生物理接触，从而使得模版上的结构转移到隔离结构材料层，形成隔离结构2，此时，隔离结构2的材料可以与基底1一致，也可以不一样。
可选的，一实施例中，隔离结构2选用绝缘材料，其可以隔离电极层和衬底，减少衬底对信号吸收，提高三维结构的品质因素。具体实现时，可令隔离结构中的凹槽的槽底的厚度设置的大一些，以提高隔绝效果。
需要说明的是，通过纳米压印技术形成隔离结构可在短时间内大量制作该隔离结构，提高生产效率，且纳米压印可利用模板迅速批量制造，制造成本较低。此外，纳米压印能够实现高分辨率的图案和结构，还可以应用于不同种类的材料。
图2为本申请一示例性实施例示出的三维结构的局部示意图。请同时参照图1B和图2，隔离结构2具有至少一个凹槽201，从远离基底的方向来看，所述凹槽201至少在短边方向上呈现为下小上大的形貌。
图3为本申请一示例性实施例示出的隔离结构的示意图。图4为本申请另一示例性实施例示出的隔离结构的示意图。请同时参照图3和图4，在本申请一可能的实现方式中，所述凹槽201在长边上的至少一个侧面为上升的阶梯，以使所述凹槽201在短边方向上呈现为下小上大的形貌。
具体的，凹槽201的样式可以根据实际需求设定，本实施例不对其进行限定。
例如，参见图3，隔离结构2中的凹槽201在长边上的至少一个侧面可以是垂直的阶梯（即该阶梯的台阶的侧面与台阶所在的平面垂直）；再例如，参见图4，隔离结构2中的凹槽201在长边上的至少一个侧面可以为倾斜的阶梯（即该阶梯的台阶的侧面与台阶所在的平面不垂直）。
图5为本申请又一示例性实施例示出的隔离结构的示意图。请参照图5，在本申请一可能的实现方式中，隔离结构2中的凹槽201在长边上的至少一个侧面可以为上升的斜坡，以使所述凹槽201在短边方向上呈现为下小上大的形貌。
需要说明的是，在凹槽201在长边上的至少一个侧面为上升的斜坡时，该斜坡可以是平面型斜坡，也可以为曲面型斜坡，本实施例中，不对其进行限定。该斜坡可以用纳米压印的方式形成，此时角度可以依照需求调节；也可以使用各向异性湿法刻蚀的方法形成。各向异性湿法刻蚀剂包括碱金属氢氧化物（例如 NaOH、KOH、CsOH）、氢氧化物和季铵氢氧化物（例如 NH4OH、N(CH3)4OH）。在一些实施例中，利用刻蚀剂在Si衬底不同晶向的刻蚀速度不同，进而形成斜坡。在一些实施例中，KOH对于Si衬底{111}面的刻蚀速度比{100}面慢大约100倍，因此，可以在{100}硅片上制作斜坡结构。
图6为本申请一示例性实施例示出的通过斜坡倾斜角控制线宽的实现原理图。请参照图6，在所述凹槽201在长度方向上的至少一个侧面为上升的斜坡时，所述斜坡的倾斜角等于第一指定值，可以通过斜坡的倾斜角来控制线宽。其中，第一指定值是根据实际需要设定的，本实施例中不对其进行限定。
为了方便说明，将斜坡的倾斜角记为θ。具体的，如图6所示，可通过如下公式计算出线宽：
，
其中，Ws为线宽；Te为电极层的宽度；Td为介电层的宽度；θ为倾斜角。
参见上述公式，可通过调整θ的大小来调整线宽的大小，当倾斜角θ越大，线宽越小，倾斜角θ越小，线宽越大（倾斜角θ在0到90度范围内）。
本实施例通过调整斜坡的倾斜角度，可以在微纳米尺度上调整线宽，这有助于提高制造的分辨率，使得可以制备更小尺寸的结构，且合适的斜坡倾斜角度可以帮助获得相对平滑的侧壁，避免尖锐的结构特征，从而减少尖角带来的制造难度和可能的器件损害，还可以降低制造难度，提高制造成功率。
进一步的，请继续参照图1A，周期性材料层3形成于所述凹槽201内，周期性材料层3填充所述凹槽201、并与隔离结构2形成一个平面；其中，周期性材料层3包括交替层叠的n+1层电极层31和n层介电层32，所述n为正整数。
其中，电极层31的材料由掺杂多晶硅、TiN、TaN、Ti、Ta、Al、Cu、Au、Ag、W中的一种或多种组合而成，介电层32的材料由氧化硅、氮化硅、氮氧化硅、氧化镁、氧化铝、氧化铪、氧化钽中的一种或多种组合而成。
需要说明的是，介电层32的厚度由器件耐压值决定，通常高耐压器件需要更厚的介电层。电极层31的厚度决定器件等效串联电阻和等效串联电感，可根据不同需要选择不同的材料和厚度，本实施例中不对电极层31的材料及厚度、以及介电层32的材料及厚度进行限定。
请继续参照图1A，需要说明的是，隔离层4形成于上述平面之上，隔离层4通常采用介电常数较低的材料，以防止三维结构中的不同电层之间发生电磁干扰，且器件介电损耗较小。具体的，隔离层4的材料可根据实际需要选择，本实施例中不做限定。例如，在一实施例中，隔离层4的材料可以为介电常数较低的SiO2材料。
请继续参照图1A，隔离层4形成于所述平面上，且隔离层4内部形成有第一导线组41及第二导线组42，所述第一导线组41连接所述周期性材料层3中的奇数级电极层，所述第二导线组42连接所述周期性材料层3中的偶数级电极层。
需要说明的是，第一导线组41连接周期性材料层3中的全部或部分奇数级电极层，第二导线组42连接周期性材料层3中的全部或部分偶数级电极层，本实施例中的，不对此进行限定。
具体的，第一导线组41用于连接周期性材料层3中的奇数级电极层，这表示第一导线组41通过隔离层4允许电信号在奇数级电极层之间传递。第二导线组42用于连接周期性材料层3中的偶数级电极层，这表示第二导线组42通过隔离层4允许电信号在偶数级电极层之间传递。这种分层的导线组设计可以有效地管理三维结构中的不同电极层之间的电连接，使其更有序和可控。
需要说明的是，第一电极5，形成于对应第一导线组41的隔离层4上，以通过第一导线组41与奇数级电极层连接。第二电极6，形成于对应第二导线组42的隔离层4上，以通过第二导线组42与偶数级电极层连接。
需要说明的是，与一层电极层连接的导线组可以为一条线状的连接线构成的导线组，或者，与一层电极层连接的导线组可以为由多个通孔构成的导线组，本实施例中，不对其进行限定。
本实施例提供的三维结构，通过在隔离结构中形成下小上大的凹槽，短边方向上呈现两侧不对称的台阶形貌，进而形成与凹槽匹配的周期性材料层，这样，可以增加介电层的面积，实现非常高的电容密度，提高电容器的电容量，且并不必须采用高介电常数的材料来做介电层，可保证电容器的稳定性。
请继续参照图1A，在图1A所示示中，当奇数级电极层和偶数级电极层位于同一侧时，此时，在同一侧，奇数级电极层和偶数级电极层交替设置，电流的流向如图1A中的箭头所示，此时，相邻的两个电极层之间的电流方向相反，可以减少ESL，甚至抵消ESL。
此外，通过让凹槽在短边方向上呈现为下小上大的形貌，这样，无论奇数级电极层和偶数级电极层分别位于长边上的两个侧面上，还是位于长边上的一个侧面上，均可以使电流流向沿着凹槽的短边，电流流过的路径较短，电容的串联电阻较小。
图7为本申请一示例性实施例示出的三维结构的示意图。请参照图7，在所述凹槽在长边上的两个侧面均为上升的斜坡或上升的阶梯时，所述奇数级电极层和所述偶数级电极层位于所述两个侧面的不同侧。
当然，如图1A所示，在本申请一种可能的实现方式中，在所述凹槽在长边上的两个侧面均为上升的斜坡或上升的阶梯时，所述奇数级电极层和所述偶数级电极层也可以位于所述两个侧面的同一侧。
参照图7，在图7所示示例中，选取左侧的奇数级电极层与第一导线组连接，并在对应的位置制作第一电极，选取右侧的偶数级电极层与第二导线组连接，并在对应的位置制作第二电极。
进一步的，请继续参照图7，在所述凹槽在长边上的两个侧面均为两个上升的阶梯时，所述两个上升的阶梯中各层台阶的高度不同；在所述凹槽在长边上的两个侧面均为两个上升的阶梯时，所述两个上升的阶梯中各层台阶的高度不同；其中，
所述两个上升的阶梯中的第一个阶梯的最上层台阶的高度等于A；所述A为所述周期性材料层中单层电极层的厚度；
所述第一个阶梯除最上层台阶之外的其它层台阶的高度、与所述第二个阶梯除最下层台阶和最上层台阶之外的其他层台阶的高度等于C；其中，C=2（A+B）；所述B为所述周期性材料层中单层介电层的厚度；
所述第二个阶梯的最下层台阶的高度等于D，所述第二个阶梯的最上层台阶的高度等于E；其中，D= A+B，E=A+B+A。
请继续参照图7，例如，为方便说明，将电极层的厚度记为A，介电层的厚度记为B，即对于第一个阶梯21，按照从上往下的顺序，其各个台阶的高度分别为：A、2（A+B）、2（A+B）和2（A+B）。类似的，对于第二个阶梯22，按照从上往下的顺序，其各个台阶的高度分别为A+B+A、2（A+B）、2（A+B）、A+B。
参见图7，本实施例中，通过这样设置，可保证形成的平面中，奇数级电极层、以及偶数级电极层暴露的面积均较大，即第一电极通过第一导线组连接的奇数级电极层的面积较大，第二电极通过第二导线组连接的偶数级电极层的面积也较大，这样，相比对一类电极层暴露的面积较大、另一类电极层暴露的面积较小的方案（例如，奇数级电极层的暴露的面积较大，偶数级电极层暴露的面积较小），可进一步提升电容器的性能。
进一步的，请继续参照图7，可选的，在本申请一种可能的实现方式中，所述基底和所述隔离结构的材料不同；其中，
所述基底的电阻率小于第二指定值，所述隔离结构为绝缘材料，且所述凹槽的槽底的厚度大于第三指定值。
具体的，第二指定值是根据实际需要设定的，本实施例中，不对第二指定值的具体值进行限定。例如，在一种可能的实现方式中，第二指定值为0.1Ω·m，具体实现时，例如，基底为低阻硅（成本较低）。
进一步的，在基底的电阻率小于第二指定值时，为了隔断第一电极和第二电极，令所述隔离结构为绝缘材料，且所述凹槽的槽底的厚度大于第三指定值。其中，第三指定值是根据实际需要设定的，本实施例中，不对其进行限定。例如，在一可能的实现方式中，第三指定值大于2μm。
本实施例提供的三维结构，在基底和所述隔离结构的材料不同；通过令所述基底的电阻率小于第二指定值，并令所述隔离结构为绝缘材料，且所述凹槽的槽底的厚度大于第三指定值。这样，在实现第一电极和第二电极隔绝的情况，可以降低成本。
与前述一种三维结构的实施例相对应，本申请还提供了一种三维结构的制备方法。下面给出具体的实施例，用以详细介绍三维结构的制备方法。
图8为本申请提供的一种三维结构的制备方法实施例一的流程图，请参照图8，本实施例提供的三维结构的制备方法，包括：
S801、通过纳米压印的方式，在基底上形成隔离结构；其中，所述隔离结构具有至少一个凹槽；从远离基底的方向来看，所述凹槽至少在短边方向上呈现为下小上大的形貌。
具体的，可以通过纳米压印的方式在基底上形成隔离结构。需要说明的是，所述凹槽在长边上的至少一个侧面为上升的斜坡时，或者所述凹槽在长边的至少一个侧面为上升的阶梯时，以使得所述凹槽在短边方向上呈现为下小上大的形貌。
具体实现时，例如，可以将预先制备好的模版（模版的形貌与隔离结构匹配）对准基底1的相应位置，并施加相应的压力使得模板与基底1之间发生物理接触，从而使得模版上的结构转移到基底1上，形成隔离结构2，此时，形成的隔离结构2的材料与基底1的材料一致。再例如，在另一种可能的实现方式中，可以现在基底上沉积隔离结构材料层，然后将预先制备好的模版对准隔离结构材料层的相应位置，并施加相应的压力使得模板与隔离结构材料层之间发生物理接触，从而使得模版上的结构转移到隔离结构材料层，形成隔离结构2，此时，隔离结构2的材料可以与基底1一致，也可以不一样。
S802、在所述凹槽内交替沉积电极层和介电层，以形成由交替的电极层和介电层构成的初始周期性材料层；其中，所述初始周期性材料层的形貌与所述凹槽匹配，以填充并覆盖凹槽。
图9为本申请一示例性实施例示出的形成的初始周期性材料层的示意图。请参照图9，可以在基底和所述隔离结构的凹槽上交替沉积电极层和介电层，沉积停止在电极层，即依次沉积电极层、介电层、电极层、介电层、……、电极层，形成由交替的电极层和介电层构成的初始周期性材料层。需要说明的是，如图9所示，初始周期性材料层中，最后沉积的一层电极层凸出了所述凹槽。
需要说明的是，在沉积时，为了获得较大的工艺窗口，第一次沉积的第一层电极层的厚度可以比后续沉积的电极层的厚度更厚。
S803、在所述初始周期性材料层之上覆盖一层研磨层，形成中间结构。
需要说明的是，图10为本申请一示例性实施例示出的中间结构的示意图。请参照图10，为方便后续进行化学机械研磨，在初始周期性材料层之上会覆盖一层很厚的研磨层（厚度根据实际需要设定，本实施例中，不对其进行限定）。其中，研磨层的材料通常会根据具体的制造流程和三维结构应用的需要而选择，以确保三维结构的性能和可靠性，本实施例中不对其进行限定。例如，可以覆盖陶瓷研磨层、绝缘材料研磨层和导电材料研磨层等。
S804、对所述中间结构进行化学机械研磨，研磨停止于能够使所述凹槽之上的第一层电极层暴露的位置，以在所述凹槽上形成周期性材料层；其中，所述周期性材料层与所述凹槽形成一个平面。
需要说明的是，第一层电极层指的是第一次沉积（最早沉积）的那一层电极层。图11为本申请一示例性实施例示出的化学机械研磨的实现原理图。请同时参照图10和图11，研磨时，研磨停止在能够使凹槽之上的第一层电极层暴露暴露的位置，以在基底和隔离结构之上形成周期性材料层，并最终形成一个平面。
具体实现时，研磨可以停止于隔离结构的上表面，以使得凹槽之上的第一层电极层暴露。再例如，另一实施例中，研磨可以停止在第一层电极层上，以使得第一层电极层暴露。
S805、在所述平面之上覆盖一层隔离层，并在所述隔离层形成第一导线组和第二导线组；其中，所述第一导线组连接所述周期性材料层中的奇数级电极层，所述第二导线组连接所述周期性材料层中的偶数级电极层。
例如，在一种可能的实现方式中，可以采用等离子增强化学气相沉积法PECVD、低压化学气相沉积法LPCVD、高密度等离子体化学气相沉积法(HDP CVD)等工艺在形成的上述平面之上形成隔离层。
进一步的，形成隔离层之后，可以通过打孔工艺，在隔离层上形成第一导线组和第二导线组。
S806、在对应所述第一导线组的隔离层上制作第一电极，以通过所述第一导线组与所述奇数级电极层连接。
S807、在对应所述第二导线组的隔离层上制作第二电极，以通过所述第二导线组与所述偶数级电极层连接。
其中，第一电极和第二电极可以采用如蒸镀、溅射、化学气相沉积等工艺形成，第一电极和第二电极的材料可以为Cu、Al、Au、Ag等材料。
通过本实施例提供的方法，可以制备本申请第一方面提供的任一种三维结构，该三维结构可以增加介电层的面积，实现非常高的电容密度，提高电容器的电容量，且并不必须采用高介电常数的材料来做介电层，可保证电容器的稳定性。此外，通过让凹槽在短边方向上呈现为下小上大的形貌，这样，无论奇数级电极层和偶数级电极层分别位于长边上的两个侧面上，还是位于长边上的一个侧面上，均可以使电流流向沿着凹槽的短边，电流流过的路径较短，电容的串联电阻较小。
进一步的，本实施例提供的制备方法，通过纳米压印来形成隔离结构，这样，可以在短时间内大量制作该隔离结构，提高生产效率，且纳米压印可利用模板迅速批量制造，制造成本较低。
图12为本申请另一示例性实施例示出的三维结构的制备方法的流程图。请参照图12，本实施例的提供的三维结构的制备方法，包括：
S1201、通过刻蚀工艺、刻蚀加修剪工艺，在基底上形成隔离结构；其中，所述隔离结构具有至少一个凹槽；从远离基底的方向来看，所述凹槽至少在短边方向上呈现为下小上大的形貌。
具体的，可以使用化学刻蚀或者物理刻蚀等方法，将基底表面的材料进行刻蚀，形成隔离结构（该隔离结构具有一个或多个凹槽），并在刻蚀完成后，可以使用修剪工艺对已经形成的隔离结构中的凹槽进行进一步的加工。其中，修剪工艺可能包括激光修剪、离子束修剪等技术，以调整凹槽的形状和尺寸。
需要说明的是，凹槽在长边的至少一个侧面为上升的阶梯时，或者凹槽在长边上的至少一个侧面为上升的斜坡，以使所述凹槽在短边方向上呈现为下小上大的形貌。
S1202、在所述凹槽内交替沉积电极层和介电层，以形成由交替的电极层和介电层构成的初始周期性材料层；其中，所述初始周期性材料层的形貌与所述凹槽匹配，以填充并覆盖所述凹槽。
S1203、在所述初始周期性材料层之上覆盖一层研磨层，形成中间结构。
S1204、对所述中间结构进行化学机械研磨，研磨停止于能够使所述凹槽之上的第一层电极层暴露的位置，以在所述凹槽内形成周期性材料层；其中，所述周期性材料层与所述凹槽形成一个平面。
S1205、在所述平面之上覆盖一层隔离层，并在所述隔离层形成第一导线组和第二导线组；其中，所述第一导线组连接所述周期性材料层中的奇数级电极层，所述第二导线组连接所述周期性材料层中的偶数级电极层。
S1206、在对应所述第一导线组的隔离层上制作第一电极，以通过所述第一导线组与所述奇数级电极层连接。
S1207、在对应所述第二导线组的隔离层上制作第二电极，以通过所述第二导线组与所述偶数级电极层连接。
具体的，步骤S1202至S1207的具体实现原理和实现过程可以参考前面实施例中的描述，此处不再赘述。
通过本实施例提供的方法，可以制备本申请第一方面提供的任一种三维结构，该三维结构可以增加介电层的面积，实现非常高的电容密度，提高电容器的电容量，且并不必须采用高介电常数的材料来做介电层，可保证电容器的稳定性。此外，通过让凹槽在短边方向上呈现为下小上大的形貌，这样，无论奇数级电极层和偶数级电极层分别位于长边上的两个侧面上，还是位于长边上的一个侧面上，均可以使电流流向沿着凹槽的短边，电流流过的路径较短，电容的串联电阻较小。
以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。
Claims (13)
1.一种三维结构，其特征在于，所述三维结构包括基底、隔离结构、周期性材料层、隔离层、第一电极和第二电极；其中，
所述隔离结构形成于所述基底上，所述隔离结构具有至少一个凹槽；从远离所述基底的方向来看，所述凹槽至少在短边方向上呈现为下小上大的形貌；
所述周期性材料层形成于所述凹槽内，以填充所述凹槽、并与所述隔离结构形成一个平面；其中，所述周期性材料层包括交替层叠的n+1层电极层和n层介电层，所述n为正整数；
所述隔离层形成于所述平面上；所述隔离层内部形成有第一导线组及第二导线组，所述第一导线组连接所述周期性材料层中的奇数级电极层，所述第二导线组连接所述周期性材料层中的偶数级电极层；
所述第一电极，形成于对应所述第一导线组的隔离层上，以通过所述第一导线组与所述奇数级电极层连接；
所述第二电极，形成于对应所述第二导线组的隔离层上，以通过所述第二导线组与所述偶数级电极层连接；
所述凹槽在所述短边方向上，呈现两侧不对称的台阶形貌，使得任一所述电极层或所述介电层位于所述平面上的两侧具有不同的尺寸。
2.根据权利要求1所述的三维结构，其特征在于，所述凹槽在长边上的至少一个侧面为上升的斜坡，以使所述凹槽在短边方向上呈现为下小上大的形貌。
3.根据权利要求1所述的三维结构，其特征在于，所述凹槽在长边上的至少一个侧面为上升的阶梯，以使所述凹槽在短边方向上呈现为下小上大的形貌。
4.根据权利要求1所述的三维结构，其特征在于，所述基底和所述隔离结构的材料相同；
或者，
所述基底和所述隔离结构的材料不同。
5.根据权利要求2或3所述的三维结构，其特征在于，在所述凹槽在长边上的两个侧面均为上升的斜坡或上升的阶梯时，所述奇数级电极层和所述偶数级电极层位于所述两个侧面的不同侧；
或者，
在所述凹槽在长边上的两个侧面均为上升的斜坡或上升的阶梯时，所述奇数级电极层和所述偶数级电极层位于所述两个侧面的同一侧。
6.根据权利要求3所述的三维结构，其特征在于，在所述凹槽在长边上的两个侧面均为两个上升的阶梯时，所述两个上升的阶梯中各层台阶的高度不同；其中，
所述两个上升的阶梯中的第一个阶梯的最上层台阶的高度等于A；所述A为所述周期性材料层中单层电极层的厚度；
所述第一个阶梯除最上层台阶之外的其它层台阶的高度、与所述两个上升的阶梯中的第二个阶梯除最下层台阶和最上层台阶之外的其他层台阶的高度等于C；其中，C=2（A+B）；所述B为所述周期性材料层中单层介电层的厚度；
所述第二个阶梯的最下层台阶的高度等于D，所述第二个阶梯的最上层台阶的高度等于E；其中，D=A+B，E=A+B+A。
7.根据权利要求2所述的三维结构，其特征在于，在所述凹槽在长边上的至少一个侧面为上升的斜坡时，所述斜坡的倾斜角等于第一指定值，以通过所述斜坡的倾斜角来控制线宽。
8.根据权利要求1所述的三维结构，其特征在于，所述基底和所述隔离结构的材料不同；其中，
所述基底的电阻率小于第二指定值，所述隔离结构为绝缘材料，且所述凹槽的槽底的厚度大于第三指定值。
9.根据权利要求1所述的三维结构，其特征在于，所述电极层由掺杂多晶硅、TiN、TaN、Ti、Ta、Al、Cu、Au、Ag、W中的一种或多种组合而成；
所述介电层由氧化硅、氮化硅、氮氧化硅、氧化镁、氧化铝、氧化铪、氧化钽中的一种或多种组合而成。
10.一种三维结构的制备方法，其特征在于，所述方法用于制备权利要求1-9任一项所述的三维结构，所述方法包括：
通过纳米压印的方式，在基底上形成隔离结构；其中，所述隔离结构具有至少一个凹槽；从远离基底的方向来看，所述凹槽至少在短边方向上呈现为下小上大的形貌；
在所述凹槽内交替沉积电极层和介电层，以形成由交替的电极层和介电层构成的初始周期性材料层；其中，所述初始周期性材料层的形貌与所述凹槽匹配，以填充并覆盖所述凹槽；
在所述初始周期性材料层之上覆盖一层研磨层，形成中间结构；
对所述中间结构进行化学机械研磨，研磨停止于能够使所述凹槽之上的第一层电极层暴露的位置，以在所述凹槽内形成周期性材料层；其中，所述周期性材料层与所述凹槽形成一个平面；
在所述平面之上覆盖一层隔离层，并在所述隔离层形成第一导线组和第二导线组；其中，所述第一导线组连接所述周期性材料层中的奇数级电极层，所述第二导线组连接所述周期性材料层中的偶数级电极层；
在对应所述第一导线组的隔离层上制作第一电极，以通过所述第一导线组与所述奇数级电极层连接；
在对应所述第二导线组的隔离层上制作第二电极，以通过所述第二导线组与所述偶数级电极层连接；
所述凹槽在所述短边方向上，呈现两侧不对称的台阶形貌，使得任一所述电极层或所述介电层位于所述平面上的两侧具有不同的尺寸。
11.根据权利要求10所述的方法，其特征在于，所述凹槽在长边上的至少一个侧面为上升的斜坡，以使所述凹槽在短边方向上呈现为下小上大的形貌；
或者，
所述凹槽在长边的至少一个侧面为上升的阶梯，以使所述凹槽在短边方向上呈现为下小上大的形貌。
12.一种三维结构的制备方法，其特征在于，所述方法用于制备权利要求1-9任一项所述的三维结构，所述方法包括：
通过刻蚀工艺、刻蚀加修剪工艺，在基底上形成隔离结构；其中，所述隔离结构具有至少一个凹槽；从远离基底的方向来看，所述凹槽至少在短边方向上呈现为下小上大的形貌；
在所述凹槽内交替沉积电极层和介电层，以形成由交替的电极层和介电层构成的初始周期性材料层；其中，所述初始周期性材料层的形貌与所述凹槽匹配，以填充并覆盖所述凹槽；
在所述初始周期性材料层之上覆盖一层研磨层，形成中间结构；
对所述中间结构进行化学机械研磨，研磨停止于能够使所述凹槽之上的第一层电极层暴露的位置，以在所述凹槽内形成周期性材料层；其中，所述周期性材料层与所述凹槽形成一个平面；
在所述平面之上覆盖一层隔离层，并在所述隔离层形成第一导线组和第二导线组；其中，所述第一导线组连接所述周期性材料层中的奇数级电极层，所述第二导线组连接所述周期性材料层中的偶数级电极层；
在对应所述第一导线组的隔离层上制作第一电极，以通过所述第一导线组与所述奇数级电极层连接；
在对应所述第二导线组的隔离层上制作第二电极，以通过所述第二导线组与所述偶数级电极层连接；
所述凹槽在所述短边方向上，呈现两侧不对称的台阶形貌，使得任一所述电极层或所述介电层位于所述平面上的所述两侧具有不同的尺寸。
13.根据权利要求12所述的方法，其特征在于，所述凹槽在长边的至少一个侧面为上升的阶梯，以使所述凹槽在短边方向上呈现为下小上大的形貌；
或者，
所述凹槽在长边上的至少一个侧面为上升的斜坡，以使所述凹槽在短边方向上呈现为下小上大的形貌。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410383879.6A CN117976609B (zh) | 2024-04-01 | 一种三维结构及三维结构的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410383879.6A CN117976609B (zh) | 2024-04-01 | 一种三维结构及三维结构的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117976609A CN117976609A (zh) | 2024-05-03 |
| CN117976609B true CN117976609B (zh) | 2024-05-31 |
Family
ID=
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050033202A (ko) * | 2003-10-06 | 2005-04-12 | 동부아남반도체 주식회사 | 반도체 소자의 캐패시터 형성 방법 |
| CN102683318A (zh) * | 2012-05-25 | 2012-09-19 | 无锡纳能科技有限公司 | 硅电容器内部多层电极连接结构及连接方法 |
| CN202905470U (zh) * | 2012-10-10 | 2013-04-24 | 无锡纳能科技有限公司 | 多层硅基电容器电极连接结构 |
| CN107359153A (zh) * | 2017-07-10 | 2017-11-17 | 宏衍微电子（大连）有限公司 | 具有沟槽结构的高容量硅电容器的制造方法 |
| CN113690370A (zh) * | 2021-09-15 | 2021-11-23 | 复旦大学 | 能量存储电容器及其制备方法 |
| CN115588577A (zh) * | 2022-10-26 | 2023-01-10 | 广州天极电子科技股份有限公司 | 一种端电极电容器及其制备方法 |
| CN117525024A (zh) * | 2023-12-04 | 2024-02-06 | 上海兆方半导体有限公司 | 一种硅基电容结构及其形成方法 |
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050033202A (ko) * | 2003-10-06 | 2005-04-12 | 동부아남반도체 주식회사 | 반도체 소자의 캐패시터 형성 방법 |
| CN102683318A (zh) * | 2012-05-25 | 2012-09-19 | 无锡纳能科技有限公司 | 硅电容器内部多层电极连接结构及连接方法 |
| CN202905470U (zh) * | 2012-10-10 | 2013-04-24 | 无锡纳能科技有限公司 | 多层硅基电容器电极连接结构 |
| CN107359153A (zh) * | 2017-07-10 | 2017-11-17 | 宏衍微电子（大连）有限公司 | 具有沟槽结构的高容量硅电容器的制造方法 |
| CN113690370A (zh) * | 2021-09-15 | 2021-11-23 | 复旦大学 | 能量存储电容器及其制备方法 |
| CN115588577A (zh) * | 2022-10-26 | 2023-01-10 | 广州天极电子科技股份有限公司 | 一种端电极电容器及其制备方法 |
| CN117525024A (zh) * | 2023-12-04 | 2024-02-06 | 上海兆方半导体有限公司 | 一种硅基电容结构及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111295758B (zh) | 三维平坦反型nand存储器设备及其制造方法 | |
| CN113241350B (zh) | 存储器装置的阶梯结构 | |
| TWI725633B (zh) | 三維記憶裝置以及用於形成三維記憶裝置的方法 | |
| CN108305832B (zh) | 包括阶梯结构的设备及形成所述阶梯结构的方法 | |
| US20050266652A1 (en) | High density mimcap with a unit repeatable structure | |
| US20080089007A1 (en) | Method for fabricating conducting plates for a high-Q MIM capacitor | |
| JP7325522B2 (ja) | 支持構造を伴う三次元メモリデバイスを形成するための方法、およびその結果もたらされる三次元メモリデバイス | |
| TWI668799B (zh) | 記憶元件及其製造方法 | |
| CN114730765A (zh) | 具有介电壁支撑结构的三维存储器器件及其形成方法 | |
| US9521794B2 (en) | Method for producing a microelectronic device | |
| US6909592B2 (en) | Thin film capacitor and fabrication method thereof | |
| CN117976609B (zh) | 一种三维结构及三维结构的制备方法 | |
| US11545437B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN111863449A (zh) | 三维电容器结构及其制作方法 | |
| CN117976609A (zh) | 一种三维结构及三维结构的制备方法 | |
| US20200020711A1 (en) | Memory device and method of fabricating the same | |
| US11721582B2 (en) | Method of making 3D circuits with integrated stacked 3D metal lines for high density circuits | |
| US20220157846A1 (en) | Three-dimensional memory devices with support structures and methods for forming the same | |
| US7956398B2 (en) | Capacitor of semiconductor device and method of fabricating the same | |
| US10964779B2 (en) | Vertical plate capacitors exhibiting high capacitance manufactured with directed self-assembly | |
| CN111615751B (zh) | 电容器和制备电容器的方法 | |
| CN117976608B (zh) | 一种三维结构和制备方法 | |
| US10916561B2 (en) | Method of fabricating semiconductor device | |
| US7125795B2 (en) | Fabrication method for microstructures with high aspect ratios | |
| CN117976608A (zh) | 一种三维结构和制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |