CN117976608A - 一种三维结构和制备方法 - Google Patents
一种三维结构和制备方法 Download PDFInfo
- Publication number
- CN117976608A CN117976608A CN202410383852.7A CN202410383852A CN117976608A CN 117976608 A CN117976608 A CN 117976608A CN 202410383852 A CN202410383852 A CN 202410383852A CN 117976608 A CN117976608 A CN 117976608A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- electrode
- material layer
- wire set
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title abstract description 12
- 239000000463 material Substances 0.000 claims abstract description 162
- 239000000758 substrate Substances 0.000 claims abstract description 127
- 230000000737 periodic effect Effects 0.000 claims abstract description 116
- 238000002955 isolation Methods 0.000 claims abstract description 50
- 239000010410 layer Substances 0.000 claims description 345
- 238000000034 method Methods 0.000 claims description 42
- 230000008569 process Effects 0.000 claims description 25
- 238000005498 polishing Methods 0.000 claims description 24
- 238000004519 manufacturing process Methods 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 13
- 239000002356 single layer Substances 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 9
- 238000000227 grinding Methods 0.000 claims description 9
- 239000000126 substance Substances 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000009966 trimming Methods 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 2
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 claims description 2
- 239000000395 magnesium oxide Substances 0.000 claims description 2
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 claims description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 25
- 238000010586 diagram Methods 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000001174 ascending effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229920005570 flexible polymer Polymers 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
- H01L27/016—Thin-film circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本申请提供一种三维结构和制备方法。本申请提供的三维结构，包括：基底、至少一个台阶型结构、周期性材料层、隔离层、第一电极和第二电极；其中，台阶型结构形成于基底上，从远离基底的方向来看，台阶型结构与基底围设成一个下小上大的凹槽；周期性材料层形成于基底和台阶型结构之上，周期性材料层的形貌与凹槽匹配，以填充凹槽、并与台阶型结构形成一个平面；隔离层形成于平面之上；隔离层内部形成有第一导线组及第二导线组，第一导线组连接周期性材料层中的奇数级电极层，第二导线组连接周期性材料层中的偶数级电极层；第一电极，形成于对应第一导线组的隔离层上；第二电极，形成于对应第二导线组的隔离层上。
Description
技术领域
本申请涉及电子电器技术领域，尤其涉及一种三维结构和制备方法。
背景技术
电容器作为集成电路中的无源器件，扮演着储存电荷和调整电路性能的重要角色。为了增加电容器的容量，研究人员进行了多种尝试。一种常见的策略是使用高介电常数的材料作为电容器的介电层。但是，采用高介电常数材料虽然能够提升电容器的容量，但是，高介电常数的材料在高压下会产生明显的形变，进而影响电容器的稳定性。同时，多层周期性材料的图形化往往需要多次曝光才能完成，大大增加了工艺难度。
发明内容
有鉴于此，本申请提供一种三维结构和制备方法，以在保证电容器稳定的前提下，有效提升电容器的容量，同时降低工艺难度
具体地，本申请是通过如下技术方案实现的：
本申请第一方面提供一种三维结构，所述三维结构包括基底、至少一个台阶型结构、周期性材料层、隔离层、第一电极和第二电极；其中，
所述台阶型结构形成于所述基底上，从远离所述基底的方向来看，所述台阶型结构与所述基底围设成一个下小上大的凹槽；
所述周期性材料层形成于所述基底和所述台阶型结构之上，所述周期性材料层的形貌与所述凹槽匹配，以填充所述凹槽、并与所述台阶型结构形成一个平面；所述周期性材料层包括交替层叠的n+1层电极层和n层介电层；所述n为正整数；
所述隔离层形成于所述平面之上；所述隔离层内部形成有第一导线组及第二导线组，所述第一导线组连接所述周期性材料层中的奇数级电极层，所述第二导线组连接所述周期性材料层中的偶数级电极层；
所述第一电极，形成于对应所述第一导线组的隔离层上，以通过所述第一导线组与所述奇数级电极层连接；
所述第二电极，形成于对应所述第二导线组的隔离层上，以通过所述第二导线组与所述偶数级电极层连接。
本申请第二方面提供一种三维结构的制备方法，所述方法包括：
通过刻蚀工艺或刻蚀加修剪工艺，在基底上形成至少一个台阶型结构；其中，从远离所述基底的方向来看，所述台阶型结构与所述基底围设成一个下小上大的凹槽；
在所述基底和所述台阶型结构上交替沉积电极层和介电层，以在所述基底和所述台阶型结构之上形成由交替层叠的电极层和介电层构成的初始周期性材料层；其中，所述初始周期性材料层的形貌与所述凹槽匹配，以填充并覆盖所述凹槽；
在所述初始周期性材料层之上覆盖一层研磨层，形成中间结构；
对所述中间结构进行化学机械研磨，研磨停止于能够使所述台阶型结构之上的第一层电极层暴露的位置，以在所述凹槽内形成周期性材料层；其中，所述周期性材料层与所述凹槽形成一个平面，所述周期性材料层包括交替层叠的n+1层电极层和n层介电层；所述n为正整数。
在所述平面之上覆盖一层隔离层，并在所述隔离层形成第一导线组和第二导线组；其中，所述第一导线组连接所述周期性材料层中的奇数级电极层，所述第二导线组连接所述周期性材料层中的偶数级电极层；
在对应所述第一导线组的隔离层上制作第一电极，以通过所述第一导线组与所述奇数级电极层连接；
在对应所述第二导线组的隔离层上制作第二电极，以通过所述第二导线组与所述偶数级电极层连接。
本申请第三方面提供另一种三维结构的制备方法，所述方法包括
通过纳米压印工艺，在基底上形成至少一个台阶型结构；其中，从远离所述基底的方向来看，所述台阶型结构与所述基底围设成一个下小上大的凹槽；
在所述基底和所述台阶型结构上交替沉积电极层和介电层，以在所述基底和所述台阶型结构之上形成由交替层叠的电极层和介电层构成的初始周期性材料层；其中，所述初始周期性材料层的形貌与所述凹槽匹配，以填充并覆盖所述凹槽；
在所述初始周期性材料层之上覆盖一层研磨层，形成中间结构；
对所述中间结构进行化学机械研磨，研磨停止于能够使所述台阶型结构之上的第一层电极层暴露的位置；其中，以在所述凹槽内形成周期性材料层；其中，所述周期性材料层与所述凹槽形成一个平面，所述周期性材料层包括交替层叠的n+1层电极层和n层介电层；所述n为正整数；
在所述平面之上覆盖一层隔离层，并在所述隔离层形成第一导线组和第二导线组；其中，所述第一导线组连接所述周期性材料层中的奇数级电极层，所述第二导线组连接所述周期性材料层中的偶数级电极层；
在对应所述第一导线组的隔离层上制作第一电极，以通过所述第一导线组与所述奇数级电极层连接；
在对应所述第二导线组的隔离层上制作第二电极，以通过所述第二导线组与所述偶数级电极层连接。
本申请提供的三维结构，通过台阶型结构形成向下凹陷的台阶形貌，与平面基底相比可以极大限定提高台阶的表面积。当形成电容的周期性材料共形地，依次铺设在其上方时，可以借由台阶的形貌，提高周期性材料的面积，进而获得非常高的电容密度。本发明中通过增加形成电容的周期性材料的表面积，而不必选择高介电常数的材料作为介电层，避免高介电常数材料易形变的问题，在获取高密度电容结构的基础上，可以保证器件整体的稳定性。
同时，本发明提供的三维结构在基底的上方形成绝缘性的台阶型结构，该台阶型结构整体上呈现向基底方向延伸的形貌，与传统的在基底表面形成堆叠的周期性材料而形成的凸起型三维结构相比，至少具有以下优点：
1、传统的凸起型三维结构的周期性材料中的单元结构，其实质上与基底平行设置，各单元结构的面积与其覆盖的向基底方向上的投影面积一致；而本发明提供的周期性材料，因共形地铺设在向下凹陷的台阶上，因此其单元结构的面积实际上远大于其实际覆盖的向基底方向上的投影面积，可以有效提高同等投影面积的周期性材料的表面积；
2、通过纳米压印是方便制造本发明所需的台阶型结构的典型方法，尤其是通过选择基底为硬质材料，如高阻硅，在基底表面涂覆具有一定流动性的绝缘材料，如SOG(旋涂玻璃)或SOC（旋涂碳）等，通过图案化的印章对绝缘材料进行印制，其下方的高阻硅具有较大硬度，可以作为自停止层，而方便获得所需的台阶形貌。进一步，在基底上包含多个台阶型结构时，多个台阶型结构的形貌和高度可以不同。当周期性材料覆盖在基底上方时，同时覆盖在多个台阶型结构上，可以通过具有高低落差的、以及形貌不同的多个台阶型结构来进一步提高其表面积。特别地，可以通过纳米压印的印章一次性获得多个形貌以及高度不同的多个台阶型结构。多个台阶型结构可以是非垂直的台阶形貌，以便于周期性材料的沉积。
进一步，在形成的向下凹陷的台阶型结构中位于底部的平坦表面上，额外增加若干正向金字塔型的台阶结构，以在周围设置的台阶形貌的基础上，获得在底面上另外加增的台阶，使得用以铺设周期性材料的台阶表面积进一步增大。进一步，正向金字塔的台阶高度可以低于外围的台阶高度，以增加后续周期性材料的叠加数量，提高器件的密度和性能。特别地，在制备过程中，可以对纳米压印的印章在周围形貌进行修饰制造的基础上，对印章的中央平面出进行台阶修饰，达到使用一次印章压印，同时获得周围倒设的类似倒金字塔台阶和中央设置的正金字塔台阶，极大提高制备效率。
附图说明
图1为本申请提供的三维结构实施例一的截面图；
图2A为本申请一示例性实施例示出的台阶型结构与基底围设成下小上大的凹槽的示意图；
图2B为本申请另一示例性实施例示出的台阶型结构与基底围设成的下小上大的凹槽的示意图；
图3为本申请一示例性实施例示出的台阶型结构的示意图；
图4为本申请另一示例性实施例示出的台阶型结构的示意图；
图5为本申请一示例性实施例示出的三维结构的截面图；
图6为本申请一示例性实施例示出的三维结构的示意图；
图7为本申请另一示例性实施例示出的三维结构的示意图；
图8为本申请再一示例性实施例示出的三维结构的示意图；
图9为本申请提供的一种三维结构的制备方法实施例一的流程图；
图10为本申请一示例性实施例示出的形成的初始周期性材料层的示意图；
图11为本申请一示例性实施例示出的中间结构的示意图；
图12为本申请一示例性实施例示出的化学机械研磨的实现原理图；
图13为本申请另一示例性实施例示出的三维结构的制备方法的流程图。
附图标记说明：
1：基底；
2：台阶型结构；
21：第一个台阶型结构；
211：第一个台阶型结构的最上层的台阶；
22：第二个台阶型结构；
224：第二个台阶型结构的最下层的台阶；
3：周期性材料层；
31：电极层；
32：介电层；
4：隔离层；
41：第一导线组；
42：第二导线组；
5：第一电极；
6：第二电极。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。
在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
应当理解，尽管在本申请可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本申请范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。
下面给出具体的实施例，用以详细介绍本申请的技术方案。
图1为本申请提供的三维结构实施例一的截面图。请参照图1，本实施例提供的三维结构，包括基底1、至少一个台阶型结构2、周期性材料层3、隔离层4、第一电极5和第二电极6；其中，
所述台阶型结构2形成于所述基底1上，从远离所述基底1的方向来看，所述台阶型结构2与所述基底1围设成一个下小上大的凹槽；
所述周期性材料层3形成于所述基底1和所述台阶型结构2之上，所述周期性材料层3的形貌与所述凹槽匹配，以填充所述凹槽、并与所述台阶型结构2形成一个平面；所述周期性材料层3包括交替层叠的n+1层电极层31和n层介电层32；所述n为正整数；
所述隔离层4形成于所述平面之上；所述隔离层4内部形成有第一导线组41及第二导线组42，所述第一导线组41连接所述周期性材料层3中的奇数级电极层，所述第二导线组42连接所述周期性材料层3中的偶数级电极层；
所述第一电极5，形成于对应所述第一导线组41的隔离层4上，以通过所述第一导线组41与所述奇数级电极层连接；
所述第二电极6，形成于对应所述第二导线组42的隔离层4上，以通过所述第二导线组42与所述偶数级电极层连接。
需要说明的是，基底1可以为半导体材料衬底，如硅衬底、Ge衬底、SiGe衬底、SOI衬底或GOI衬底等；也可以为绝缘衬底，如氮化硅、二氧化硅、氮氧化硅、柔性聚合物衬底、玻璃衬底、蓝宝石衬底、碳化硅衬底等；还可以为Ⅲ-Ⅴ族衬底，如氮化镓衬底、砷化镓衬底等，本实施例中，不对此进行限定。具体实现时，可以依据三维结构的实际需求，选择合适的材料作为基底，在此不作限定。
具体的，台阶型结构2形成于基底1的上面。需要说明的是，所述基底和所述台阶型结构的材料相同；或者，所述基底和所述台阶性结构的材料不同。具体实现时，例如，在一种可能的实现方式中，可以通过刻蚀工艺，直接对基底1进行刻蚀，以在基底1上形成台阶型结构2，此时，台阶型结构2的材料与基底1的材料一致。进一步的，在另一种可能的实现方式中，也可以先在基底1上沉积其他材料（该材料可以与基底相同，也可以不同，例如，一实施例中，该材料可以是SiO2），然后采用传统刻蚀或刻蚀加修剪工艺对沉积在基底上的其他材料进行图形化，以在基底1上形成台阶型结构2。
图2A为本申请一示例性实施例示出的台阶型结构与基底围设成下小上大的凹槽的示意图。请参照图2A，基底1上形成有至少一个台阶型结构2，台阶型结构2与基底1围设成一个下小上大的凹槽。
具体的，参见图2A，下小上大的凹槽可以是漏斗状的凹槽或者倒梯形的凹槽，其主要为了说明凹槽是下面小上面大，即由底部向上逐渐扩大的凹槽。
参见图1，在图1所示示例中，在基底1上形成有一个台阶型结构2时，该台阶型结构2与基底1围设成的下小上大的凹槽可以是倒梯形（该梯形为直角梯形）的凹槽。进一步的，请参照图2A，在图2A所示示例中，在基底1上形成有两个台阶型结构2时，该台阶型结构2与基底1围设成的下小上大的凹槽可以是倒梯形（该梯形为等腰梯形）的凹槽。
图2B为本申请另一示例性实施例示出的台阶型结构与基底围设成的下小上大的凹槽的示意图。请参照图2B，在基底上包含多个台阶型结构时，多个台阶型结构的形貌和高度可以不同。当周期性材料覆盖在基底上方时，同时覆盖在多个台阶型结构上，可以通过具有高低落差的、以及形貌不同的多个台阶型结构来进一步提高其表面积。特别地，可以通过纳米压印的印章一次性获得多个形貌以及高度不同的多个台阶型结构。多个台阶型结构可以是非垂直的台阶形貌，以便于周期性材料的铺设。
可见，在形成的向下凹陷的台阶型结构中位于底部的平坦表面上，额外增加若干正向金字塔型的台阶结构，以在周围设置的台阶形貌的基础上，获得在底面上另外加增的台阶，使得用以铺设周期性材料的台阶表面积进一步增大。
进一步，正向金字塔的台阶高度可以低于外围的台阶高度，以增加后续周期性材料的叠加数量，提高器件的密度和性能。
特别地，在制备过程中，可以对纳米压印的印章在周围形貌进行修饰制造的基础上，对印章的中央平面出进行台阶修饰，达到使用一次印章压印，同时获得周围倒设的类似倒金字塔台阶和中央设置的正金字塔台阶，极大提高制备效率。
图3为本申请一示例性实施例示出的台阶型结构的示意图。图4为本申请另一示例性实施例示出的台阶型结构的示意图。请同时参照图3和图4，台阶型结构可以是垂直的台阶型结构（即台阶的侧面与台阶所在的平面垂直），也可以为倾斜的台阶型结构（即台阶的侧面与台阶所在的平面不垂直）。
具体的，台阶型结构2的台阶的宽度大于第一指定值，台阶型结构2除最上层台阶之外的其他台阶的高度等于第二指定值的正数倍；其中，最上层台阶为所述隔离层下的第一个台阶；所述第二指定值为所述周期性材料层中交替层叠的单层电极层和单层介电层的厚度之和。
需要说明的是，第一指定值是根据实际需要设定的，本实施例中，不对其进行限定。例如，在一种可能的实现方式中，第一指定值为500nm，即台阶型结构2的台阶的宽度大于500nm。需要说明的是，将第一指定值设定为500nm，这样，可以降低光爆工艺难度、增加工艺窗口。
具体的，台阶型结构2除最上层之外的其他台阶的高度等于第二指定值的正数倍，其中，所述第二指定值为所述周期性材料层中交替层叠的单层电极层和单层介电层的厚度之和。例如，一实施例中，参见图1，在图1所示示例中，台阶型结构2除最上层台阶之外的其他台阶的高度等于第二指定值的1倍。进一步的，图5为本申请一示例性实施例示出的三维结构的截面图。请参照图5，在图5所示示例中，台阶型结构2除最上层之外的其他台阶的高度等于第二指定值的2倍。
换言之，台阶型结构2除最上层之外的其他台阶的高度等于N（A+B），其中，N为正整数，A为周期性材料中交替层叠的单层电极层的厚度，B为周期性材料中交替层叠的单层介电层的厚度。
进一步的，请继续参照图1，周期性材料层3包括交替层叠的n+1层电极层31和n层介电层32，n为正整数，周期性材料层3形成于基底1和台阶型结构2之上。
其中，电极层31的材料由掺杂多晶硅、TiN、TaN、Ti、Ta、Al、Cu、Au、Ag、W中的一种或多种组合而成，介电层32的材料由氧化硅、氮化硅、氮氧化硅、氧化镁、氧化铝、氧化铪、氧化钽中的一种或多种组合而成。需要说明的是，介电层32的厚度由电容器耐压值决定，通常高耐压电容器需要更厚的介电层。电极层31的厚度决定电容器等效串联电阻和等效串联电感，可根据不同需要选择不同的材料和厚度，本实施例中不对电极层31的材料及厚度、以及介电层32的材料及厚度进行限定。
具体的，周期性材料层3的形貌与上述下小上大的凹槽匹配，在填充该凹槽后，与台阶型结构2形成一个平面。
需要说明的是，隔离层4形成于上述平面之上，隔离层4通常采用介电常数较低的材料，以防止电容器中的不同电层之间发生电磁干扰。具体的，隔离层4的材料可根据实际需要选择，本实施例中不做限定。例如，在一实施例中，隔离层4的材料可以为介电常数较底的SiO2材料。
请继续参照图1，隔离层4形成于所述平面之上，且隔离层4内部形成有第一导线组41及第二导线组42，其中，第一导线组41连接周期性材料层中的奇数级电极层，第二导线组42连接周期性材料层中的偶数级电极层。
需要说明的是，第一导线组41与周期性材料层中的全部或部分奇数级电极层连接，第二导线组42与周期性材料层中的全部或部分奇数级电极层连接，本实施例中，不对此进行限定。
具体的，第一导线组41用于连接周期性材料层3中的奇数级电极层，这表示第一导线组41通过隔离层4允许电信号在奇数级电极层之间传递。第二导线组42用于连接周期性材料层3中的偶数级电极层，这表示第二导线组42通过隔离层4允许电信号在偶数级电极层之间传递。这种分层的导线组设计可以有效地管理电容器中的不同电极层之间的电连接，进而实现电容器的串联或并联（本实施例中，电容器是并联）。
此外，在第一导线组41和第二导线组42位于同一侧时，与不同层周期性材料层连接的、相邻的第一导线组41与第二导线组42之间的间距（中心到中心的距离）为台阶宽度、单层电极层的厚度、以及单层介电层的厚度的和值，这样，通过调节台阶宽度，可以增加导线组之间的宽度，进而减小图形化（曝光工艺）的难度。
在第一导线组41和第二导线组42位于不同侧时，与不同层周期性材料层连接的、相邻的两个第一导线组之间的间距等于台阶宽度、单层电极层的厚度、以及单层介电层的厚度的和值的整数倍（例如，等于2倍），这样，通过调节台阶宽度，可以增加导线组之间的宽度，进而减小图形化（曝光工艺）的难度。
请继续参照图1，所述奇数级电极层和所述偶数级电极层位于所述周期性材料层3的同一侧，相邻两个电极层的电流流向相反，这样，可以减少甚至抵消等效串联电感。
需要说明的是，第一电极5，形成于对应第一导线组41的隔离层4上，以通过第一导线组41与奇数级电极层连接。第二电极6，形成于对应第二导线组42的隔离层4上，以通过第二导线组42与偶数级电极层连接。
需要说明的是，与一层电极层连接的导线组可以为一条线状的连接线构成的导线组，或者，与一层电极层连接的导线组可以为由多个点状的连接孔构成的导线组，本实施例中，不对其进行限定。
本实施例提供的三维结构，通过形成下小上大的凹槽，进而形成与凹槽匹配的周期性材料层，可以增加介电层的面积，实现非常高的电容密度，提高电容器的电容量，且并不必须采用高介电常数的材料来做介电层，可保证电容器的稳定性。
图6为本申请一示例性实施例示出的三维结构的示意图。请参照图6，在图6所示示例中，该三维结构包括一个台阶型结构2；其中，所述一个台阶型结构2覆盖在所述基底1的一侧。
具体的，参见图6，基底1可以为长方体或正方体，其具有四侧，一个台阶型结构2可以覆盖在任意一侧上。
请继续参照图6，在图6所示示例中，此时，台阶型结构2与基底1围设成一个类似倒直角梯形的凹槽。
图7为本申请另一示例性实施例示出的三维结构的示意图。请参照图7，在图7所示示例中，所述三维结构包括两个台阶型结构2；其中，所述两个台阶型结构覆盖2在所述基底相对的两侧。
具体的，参见图7，基底1可以是一个长方体，在基底1上形成有两个台阶型结构2时，这两个台阶型结构2可以覆盖在基底1长边上相对的两侧，也可以覆盖在基底1沿宽度方向短边上相对的两侧上，本实施例中，不对其进行限定。
具体的，请继续参照图7，在图7所示示例中，台阶型结构2与基底1围设成一个类似倒梯形的凹槽。
图8为本申请再一示例性实施例示出的三维结构的示意图。请参见图8，在图8所示示例中，所述三维结构包括四个台阶型结构2；其中，所述四个台阶型结构2覆盖在所述基底1的四个角上。
请同时参照图6到图8，本申请提供的三维结构，通过在基底1上形成至少一个台阶型结构2，进而令台阶型结构2与基底1围设成一个下面小上面大的凹槽，这样，便可在该凹槽内形成周期性材料层3，这样，可以增加介电层的面积，实现非常高的电容密度，提高电容器的电容量。
可选的，在本申请一可能的实现方式中，所述台阶型结构可以为垂直的台阶型结构（即台阶型结构沿高度方向的侧面与所述台阶型结构中的各个台阶所在的平面垂直），也可以为倾斜的台阶型结构（即台阶型结构沿高度方向的侧面与所述台阶型结构中的各个台阶所在的平面不垂直），例如，在图6到图8所示示例中，所述台阶型结构2沿高度方向的侧面与所述台阶型结构中的各个台阶所在的平面垂直。
需要说明的是，所述台阶型结构沿高度方向的侧面与所述台阶型结构中的各个台阶所在的平面不垂直，可以理解为该台阶型结构为一个倾斜的台阶。
可选的，在本申请一可能的实现方式中，在所述三维结构包括两个台阶型结构或所述三维结构包括四个台阶型结构，且所述台阶型结构为上升的台阶状的台阶型结构时，相对的两个台阶型结构处于同一层的台阶的高度相同。
请继续参照图2，在图2所示示例中，相对的两个台阶型结构分别记为第一个台阶型结构和第二个台阶型结构，其中，第一个台阶型结构中的台阶与第二个台阶型结构处于同一层的台阶的高度相同。
与前述一种三维结构的实施例相对应，本申请还提供了一种三维结构的制备方法。图9为本申请提供的一种三维结构的制备方法实施例一的流程图，请参照图9，本实施例提供的三维结构的制备方法，包括：
S901、通过刻蚀工艺或刻蚀加修剪工艺，在基底上形成至少一个台阶型结构；其中，从远离所述基底的方向来看，所述台阶型结构与所述基底围设成一个下小上大的凹槽。
参见前面的描述，在一种可能的实现方式中，可以通过刻蚀工艺，直接对基底进行刻蚀，以在基底上形成台阶型结构，此时，台阶型结构的材料与基底的材料一致。进一步的，在另一种可能的实现方式中，也可以先在基底上沉积其他材料（该材料可以与基底相同，也可以不同，例如，一实施例中，该材料可以是SiO2），然后采用刻蚀加修剪工艺对沉积在基底上的其他材料进行刻蚀，以在基底上形成台阶型结构。
S902、在所述基底和所述台阶型结构上交替沉积电极层和介电层，以在所述基底和所述台阶型结构之上形成由交替层叠的电极层和介电层构成的初始周期性材料层；其中，所述初始周期性材料层的形貌与所述凹槽匹配，以填充并覆盖所述凹槽。
图10为本申请一示例性实施例示出的形成的初始周期性材料层的示意图。请参照图10，可以在基底和所述台阶型结构上交替沉积电极层和介电层，沉积停止在电极层，即依次沉积电极层、介电层、电极层、介电层、……、电极层，形成由交替的电极层和介电层构成的初始周期性材料层。
需要说明的是，在沉积时，为了获得较大的工艺窗口，第一次沉积的第一层电极层的厚度可以比后续沉积的电极层的厚度更厚。
S903、在所述初始周期性材料层之上覆盖一层研磨层，形成中间结构。
需要说明的是，图11为本申请一示例性实施例示出的中间结构的示意图。请参照图11，为方便后续进行化学机械研磨，在初始周期性材料层之上会覆盖一层很厚的研磨层（厚度根据实际需要设定，本实施例中，不对其进行限定）。其中，研磨层的材料通常会根据具体的制造流程和电容器应用的需要而选择，以确保电容器的性能和可靠性，本实施例中不对其进行限定。例如，可以覆盖金属研磨层（铝或铜等）、陶瓷研磨层、绝缘材料研磨层和导电材料研磨层等。
S904、对所述中间结构进行化学机械研磨，研磨停止于能够使所述台阶型结构之上的第一层电极层暴露的位置，以在所述凹槽内形成周期性材料层；其中，所述周期性材料层与所述凹槽形成一个平面，所述周期性材料层包括交替层叠的n+1层电极层和n层介电层；所述n为正整数。
需要说明的是，第一层电极层指的是第一次沉积（最早沉积）的那一层电极层。图12为本申请一示例性实施例示出的化学机械研磨的实现原理。请同时参照图11和图12，研磨时，研磨停止在能够使台阶型结构之上的第一层电极层暴露的位置，以在所述凹槽内形成周期性材料层，并最终形成一个平面。
例如，一实施例中，研磨可以停止于台阶型结构的上表面，使得第一层电极层暴露。再例如，另一实施例中，研磨可以停止在第一层电极层，使得第一层电极层暴露。
S905、在所述平面之上覆盖一层隔离层，并在所述隔离层形成第一导线组和第二导线组；其中，所述第一导线组连接所述周期性材料层中的奇数级电极层，所述第二导线组连接所述周期性材料层中的偶数级电极层。
例如，在一种可能的实现方式中，可以采用等离子增强化学气相沉积法PECVD、低压化学气相沉积法LPCVD、高密度等离子体化学气相沉积法(HDP CVD)等工艺在平面至之上形成隔离层。
对于介电层可以采用等离子增强化学气相沉积法PECVD、低压化学气相沉积法LPCVD、高密度等离子体化学气相沉积法(HDP CVD)，原子层沉积（ALD）等工艺形成致密高质量介电层薄膜。
进一步的，形成隔离层之后，可以通过通孔工艺，在隔离层上形成第一导线组和第二导线组。
S906、在对应所述第一导线组的隔离层上制作第一电极，以通过所述第一导线组与所述奇数级电极层连接。
S907、在对应所述第二导线组的隔离层上制作第二电极，以通过所述第二导线组与所述偶数级电极层连接。
其中，第一电极和第二电极可以采用如蒸镀、溅射、化学气相沉积等工艺形成，第一电极和第二电极的材料可以为Cu、Al、Au、Ag等材料。
本申请提供的三维结构的制备方法，通过刻蚀工艺或刻蚀加修剪工艺，在基底上形成至少一个台阶型结构；其中，所述台阶型结构与所述基底围设成一个下小上大的凹槽，进而在所述基底和所述台阶型结构上交替沉积电极层和介电层，以在所述基底和所述台阶型结构之上形成由交替层叠的电极层和介电层构成的初始周期性材料层，进而在所述初始周期性材料层之上覆盖一层研磨层，形成中间结构，并对所述中间结构进行化学机械研磨，研磨停止于能够使所述台阶型结构之上的第一层电极层暴露的位置，以在所述凹槽内形成周期性材料层，其中，所述周期性材料层与所述凹槽形成一个平面，所述周期性材料层包括交替层叠的n+1层电极层和n层介电层，所述n为正整数，然后在所述平面之上覆盖一层隔离层，并在所述隔离层形成第一导线组和第二导线组，其中，所述第一导线组连接所述周期性材料层中的奇数级电极层，所述第二导线组连接所述周期性材料层中的偶数级电极层，最后在对应所述第一导线组的隔离层上制作第一电极，以通过所述第一导线组中填充的导电材料与所述奇数级电极层连接，从而在对应所述第二导线组的隔离层上制作第二电极，以通过所述第二导线组中填充的导电材料与所述偶数级电极层连接。这样，可以制备前述三维结构，该三维结构通过形成下小上大的凹槽，进而形成与凹槽匹配的周期性材料层，可以增加介电层的面积，实现非常高的电容密度，提高电容器的电容量，且并不必须采用高介电常数的材料来做介电层，可保证电容器的稳定性。
图13为本申请另一示例性实施例示出的三维结构的制备方法的流程图。请参照图13，本实施例的提供的三维结构的制备方法，包括：
S1301、通过纳米压印工艺，在基底上形成至少一个台阶型结构；其中，从远离所述基底的方向来看，所述台阶型结构与所述基底围设成一个下小上大的凹槽。
具体的，纳米压印是一种纳米制造技术，旨在通过将模板或模具的结构转移到底材上。具体实现时，例如，可以将预先制备好的模版（模版的形貌与隔离结构匹配）对准基底1的相应位置，并施加相应的压力使得模板与基底1之间发生物理接触，从而使得模版上的结构转移到基底1上，形成台阶型结构2，此时，形成的台阶型结构2的材料与基底1的材料一致。再例如，在另一种可能的实现方式中，可以现在基底上沉积一层材料层，然后将预先制备好的模版对该材料层的相应位置，并施加相应的压力使得模板与该材料层之间发生物理接触，从而使得模版上的结构转移到该材料层，形成台阶型结构2，此时，台阶型结构2的材料可以与基底1一致，也可以不一样。
S1302、在所述基底和所述台阶型结构上交替沉积电极层和介电层，以在所述基底和所述台阶型结构之上形成由交替层叠的电极层和介电层构成的初始周期性材料层；其中，所述初始周期性材料层的形貌与所述凹槽匹配，以填充并覆盖所述凹槽。
S1303、在所述初始周期性材料层之上覆盖一层研磨层，形成中间结构。
S1304、对所述中间结构进行化学机械研磨，研磨停止于能够使所述台阶型结构之上的第一层电极层暴露的位置；其中，以在所述凹槽内形成周期性材料层；其中，所述周期性材料层与所述凹槽形成一个平面，所述周期性材料层包括交替层叠的n+1层电极层和n层介电层；所述n为正整数。
S1305、在所述平面之上覆盖一层隔离层，并在所述隔离层形成第一导线组和第二导线组；其中，所述第一导线组连接所述周期性材料层中的奇数级电极层，所述第二导线组连接所述周期性材料层中的偶数级电极层。
S1306、在对应所述第一导线组的隔离层上制作第一电极，以通过所述第一导线组与所述奇数级电极层连接。
S1307、在对应所述第二导线组的隔离层上制作第二电极，以通过所述第二导线组与所述偶数级电极层连接。
具体的，步骤S1302至S1307的具体实现原理和实现过程可以参考前面实施例中的描述，此处不再赘述。
本实施例提供的制备方法，通过纳米压印来形成台阶型结构，这样，可以在短时间内大量制作该台阶型结构，提高生产效率，且纳米压印可利用模板迅速批量制造，制造成本较低。
以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。
Claims (11)
1.一种三维结构，其特征在于，所述三维结构包括基底、至少一个台阶型结构、周期性材料层、隔离层、第一电极和第二电极；其中，
所述台阶型结构形成于所述基底上，从远离所述基底的方向来看，所述台阶型结构与所述基底围设成一个下小上大的凹槽；
所述周期性材料层形成于所述基底和所述台阶型结构之上，所述周期性材料层的形貌与所述凹槽匹配，以填充所述凹槽、并与所述台阶型结构形成一个平面；所述周期性材料层包括交替层叠的n+1层电极层和n层介电层；所述n为正整数；
所述隔离层形成于所述平面之上；所述隔离层内部形成有第一导线组及第二导线组，所述第一导线组连接所述周期性材料层中的奇数级电极层，所述第二导线组连接所述周期性材料层中的偶数级电极层；
所述第一电极，形成于对应所述第一导线组的隔离层上，以通过所述第一导线组与所述奇数级电极层连接；
所述第二电极，形成于对应所述第二导线组的隔离层上，以通过所述第二导线组与所述偶数级电极层连接。
2.根据权利要求1所述的三维结构，所述台阶型结构的台阶的宽度大于第一指定值，所述台阶型结构除最上层台阶之外的其他台阶的高度等于第二指定值的正数倍；其中，所述最上层台阶为所述隔离层下的第一个台阶；所述第二指定值为所述周期性材料层中交替层叠的单层电极层和单层介电层的厚度之和。
3.根据权利要求1所述的三维结构，其特征在于，所述奇数级电极层和所述偶数级电极层位于所述周期性材料层的同一侧。
4.根据权利要求1所述的三维结构，其特征在于，所述基底和所述台阶型结构的材料相同；
或者，
所述基底和所述台阶性结构的材料不同。
5.根据权利要求1或2所述的三维结构，其特征在于，所述三维结构包括一个台阶型结构；其中，
所述一个台阶型结构覆盖在所述基底的一侧；
或者，
所述三维结构包括两个台阶型结构；其中，
所述两个台阶型结构覆盖在所述基底相对的两侧；
或者，
所述三维结构包括四个台阶型结构；其中，
所述四个台阶型结构覆盖在所述基底的四个角上。
6.根据权利要求5所述的三维结构，其特征在于，在所述三维结构包括两个台阶型结构或所述三维结构包括四个台阶型结构，相对的两个台阶型结构中处于同一层的台阶的高度相同。
7.根据权利要求1所述的三维结构，其特征在于，所述台阶型结构沿高度方向的侧面与所述台阶型结构中的各个台阶所在的平面垂直，或者，所述台阶型结构沿高度方向的侧面与所述台阶型结构中的各个台阶所在的平面不垂直。
8.根据权利要求1所述的三维结构，其特征在于，所述电极层由掺杂多晶硅、TiN、TaN、Ti、Ta、Al、Cu、Au、Ag、W中的一种或多种组合而成。
9.根据权利要求1所述的三维结构，其特征在于，所述介电层由氧化硅、氮化硅、氮氧化硅、氧化镁、氧化铝、氧化铪、氧化钽中的一种或多种组合而成。
10.一种三维结构的制备方法，其特征在于，所述方法包括：
通过刻蚀工艺或刻蚀加修剪工艺，在基底上形成至少一个台阶型结构；其中，从远离所述基底的方向来看，所述台阶型结构与所述基底围设成一个下小上大的凹槽；
在所述基底和所述台阶型结构上交替沉积电极层和介电层，以在所述基底和所述台阶型结构之上形成由交替层叠的电极层和介电层构成的初始周期性材料层；其中，所述初始周期性材料层的形貌与所述凹槽匹配，以填充并覆盖所述凹槽；
在所述初始周期性材料层之上覆盖一层研磨层，形成中间结构；
对所述中间结构进行化学机械研磨，研磨停止于能够使所述台阶型结构之上的第一层电极层暴露的位置，以在所述凹槽内形成周期性材料层；其中，所述周期性材料层与所述凹槽形成一个平面，所述周期性材料层包括交替层叠的n+1层电极层和n层介电层；所述n为正整数；
在所述平面之上覆盖一层隔离层，并在所述隔离层形成第一导线组和第二导线组；其中，所述第一导线组连接所述周期性材料层中的奇数级电极层，所述第二导线组连接所述周期性材料层中的偶数级电极层；
在对应所述第一导线组的隔离层上制作第一电极，以通过所述第一导线组与所述奇数级电极层连接；
在对应所述第二导线组的隔离层上制作第二电极，以通过所述第二导线组与所述偶数级电极层连接。
11.一种三维结构的制备方法，其特征在于，所述方法包括：
通过纳米压印工艺，在基底上形成至少一个台阶型结构；其中，从远离所述基底的方向来看，所述台阶型结构与所述基底围设成一个下小上大的凹槽；
在所述基底和所述台阶型结构上交替沉积电极层和介电层，以在所述基底和所述台阶型结构之上形成由交替层叠的电极层和介电层构成的初始周期性材料层；其中，所述初始周期性材料层的形貌与所述凹槽匹配，以填充并覆盖所述凹槽；
在所述初始周期性材料层之上覆盖一层研磨层，形成中间结构；
对所述中间结构进行化学机械研磨，研磨停止于能够使所述台阶型结构之上的第一层电极层暴露的位置；其中，以在所述凹槽内形成周期性材料层；其中，所述周期性材料层与所述凹槽形成一个平面，所述周期性材料层包括交替层叠的n+1层电极层和n层介电层；所述n为正整数；
在所述平面之上覆盖一层隔离层，并在所述隔离层形成第一导线组和第二导线组；其中，所述第一导线组连接所述周期性材料层中的奇数级电极层，所述第二导线组连接所述周期性材料层中的偶数级电极层；
在对应所述第一导线组的隔离层上制作第一电极，以通过所述第一导线组与所述奇数级电极层连接；
在对应所述第二导线组的隔离层上制作第二电极，以通过所述第二导线组与所述偶数级电极层连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410383852.7A CN117976608B (zh) | 2024-04-01 | 2024-04-01 | 一种三维结构和制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410383852.7A CN117976608B (zh) | 2024-04-01 | 2024-04-01 | 一种三维结构和制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117976608A true CN117976608A (zh) | 2024-05-03 |
| CN117976608B CN117976608B (zh) | 2024-06-07 |
Family
ID=90866104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410383852.7A Active CN117976608B (zh) | 2024-04-01 | 2024-04-01 | 一种三维结构和制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117976608B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001001427A1 (en) * | 1999-06-23 | 2001-01-04 | Koninklijke Philips Electronics N.V. | A dielectric multilayer element and method of manufacturing a dieletric multilayer element |
| CN107431063A (zh) * | 2015-06-15 | 2017-12-01 | 桑迪士克科技有限责任公司 | 与三维存储器器件集成的无源器件 |
| CN111769116A (zh) * | 2020-06-02 | 2020-10-13 | 长江存储科技有限责任公司 | 半导体结构及其制备方法 |
| CN111788649A (zh) * | 2020-01-08 | 2020-10-16 | 深圳市汇顶科技股份有限公司 | 电容器及其制作方法 |
| CN111863449A (zh) * | 2019-04-24 | 2020-10-30 | 芯恩（青岛）集成电路有限公司 | 三维电容器结构及其制作方法 |
| CN112951804A (zh) * | 2019-12-10 | 2021-06-11 | 三星电子株式会社 | 包括划线的半导体装置及制造半导体装置的方法 |
| CN117177578A (zh) * | 2023-11-02 | 2023-12-05 | 北京超弦存储器研究院 | 存储器及其制备方法、电子设备 |
| CN117651477A (zh) * | 2022-08-12 | 2024-03-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
-
2024
- 2024-04-01 CN CN202410383852.7A patent/CN117976608B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001001427A1 (en) * | 1999-06-23 | 2001-01-04 | Koninklijke Philips Electronics N.V. | A dielectric multilayer element and method of manufacturing a dieletric multilayer element |
| CN107431063A (zh) * | 2015-06-15 | 2017-12-01 | 桑迪士克科技有限责任公司 | 与三维存储器器件集成的无源器件 |
| CN111863449A (zh) * | 2019-04-24 | 2020-10-30 | 芯恩（青岛）集成电路有限公司 | 三维电容器结构及其制作方法 |
| CN112951804A (zh) * | 2019-12-10 | 2021-06-11 | 三星电子株式会社 | 包括划线的半导体装置及制造半导体装置的方法 |
| CN111788649A (zh) * | 2020-01-08 | 2020-10-16 | 深圳市汇顶科技股份有限公司 | 电容器及其制作方法 |
| CN111769116A (zh) * | 2020-06-02 | 2020-10-13 | 长江存储科技有限责任公司 | 半导体结构及其制备方法 |
| CN117651477A (zh) * | 2022-08-12 | 2024-03-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN117177578A (zh) * | 2023-11-02 | 2023-12-05 | 北京超弦存储器研究院 | 存储器及其制备方法、电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117976608B (zh) | 2024-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050266652A1 (en) | High density mimcap with a unit repeatable structure | |
| US7635887B2 (en) | Integrated circuit arrangement with capacitor in an interconnect layer and method | |
| CN111033780B (zh) | 电容器及其制作方法 | |
| CN111863449A (zh) | 三维电容器结构及其制作方法 | |
| US9521794B2 (en) | Method for producing a microelectronic device | |
| TWI229411B (en) | Method of manufacturing a semiconductor device | |
| US6909592B2 (en) | Thin film capacitor and fabrication method thereof | |
| CN117976608B (zh) | 一种三维结构和制备方法 | |
| US11903182B2 (en) | Capacitor and manufacturing method therefor | |
| WO2020181527A1 (zh) | 电容器及其制作方法 | |
| TWI270179B (en) | Method of fabricating a trench capacitor DRAM device | |
| CN117976609B (zh) | 一种三维结构及三维结构的制备方法 | |
| CN111010884B (zh) | 沟槽式电容器及其制造方法 | |
| US20040152259A1 (en) | Thin film capacitor and fabrication method thereof | |
| CN218456649U (zh) | 一种电子元件、电子设备 | |
| US20220246715A1 (en) | Capacitor unit and manufacturing process thereof | |
| TW479353B (en) | Manufacturing method of MIM capacitor | |
| CN110998856B (zh) | 电容器及其制作方法 | |
| CN102446981B (zh) | 一种多层金属-氮化硅-金属电容及其制作方法 | |
| US20230307185A1 (en) | Capacitor structure with via embedded in porous medium | |
| US20230134193A1 (en) | Electronic component comprising a 3d capacitive structure | |
| CN115472433A (zh) | 具有明确限定的绝缘区域的高密度电容性器件 | |
| CN117580444A (zh) | 一种电子元件、电子设备及其制造方法 | |
| KR100340907B1 (ko) | 캐패시터 형성방법 | |
| US20190304995A1 (en) | Semiconductor device and method of fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |