CN115472433A - 具有明确限定的绝缘区域的高密度电容性器件 - Google Patents

具有明确限定的绝缘区域的高密度电容性器件 Download PDF

Info

Publication number
CN115472433A
CN115472433A CN202210656238.4A CN202210656238A CN115472433A CN 115472433 A CN115472433 A CN 115472433A CN 202210656238 A CN202210656238 A CN 202210656238A CN 115472433 A CN115472433 A CN 115472433A
Authority
CN
China
Prior art keywords
region
layer
density
capacitive
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210656238.4A
Other languages
English (en)
Inventor
蒂埃里·克拉雷特
戴尔芬·费雷拉
拉斐尔·拉莫斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Publication of CN115472433A publication Critical patent/CN115472433A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/306—Stacked capacitors made by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Composite Materials (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及具有明确限定的绝缘区域的高密度电容性器件。还涉及用于制造电容性器件的方法，包括以下步骤：i)提供衬底，衬底包括：‑由第一材料制成和/或具有第一纹理的第一区域(Z1)，‑由第二材料制成和/或具有第二纹理的第二区域(Z2)，‑由第三材料制成和/或具有第三纹理的第三区域(Z3)；ii)使纳米柱衬底上生长，藉此获得在局部具有不同密度的纳米柱层，第一区域(Z1)的密度低于第三区域(Z3)的密度；iii)沉积绝缘层(32)；iv)沉积导电层(33)，使得在第一区域(Z1)处形成电容性叠组，电容性叠组包括绝缘层(32)和导电层(33)。

Description

具有明确限定的绝缘区域的高密度电容性器件
技术领域
本发明通常涉及电容性器件的领域。
本发明涉及用于制造高密度电容性器件的方法，在具有高形状因子的结构上制造，所述结构具有改进的绝缘区域。
本发明还涉及以这种方式获得的电容性器件。
本发明特别有益，因为本发明允许获得高密度电容性器件(大于1μF/mm2)，该高密度电容性器件具有良好的紧凑性并且在空间中对下电极和上电极具有良好界限。
本发明可应用于许多工业领域，特别是用于无源元件的制造和用于3D集成。
背景技术
高密度电容是当今密集发展的目标。具体地，这些电容包括一个叠组，称为电容性叠组，其具有两层或三层，并且形成在具有高形状因子的表面或结构上，以便限制这些电容的体积。
对于最有效的电容性器件中，应提到的是通过在多孔氧化铝基质(封闭结构)的展开表面上进行金属/绝缘体/金属(MIM)沉积而获得的器件。尽管长宽比相当大，但这种薄层沉积类型是通过原子层沉积(或称为ALD，Atomic Layer Deposition)在具有“曝光”模式的反应器中进行。一般来说，电容性区域是由硬掩膜中的开口限定的。可获得击穿电压为几伏特的高密度电容(在1μF/mm2的范围内)。这些器件已经开始供应市场。
同样的ALD沉积技术可以用来制造具有柱型(特别是，纳米管或纳米线)结构的高密度电容。纳米线或纳米管，尤其是碳纳米管(CNT，Carbon Nanotube)，具有相当大的表面/体积比，是制备具有高形状因子的开放式结构的理想候选材料。例如，我们在文中将提到通过蚀刻获得的柱(三脚架形硅)、碳纳米管(CNT)辫束和通过生长获得的其他性质的管(例如TiN管)、通过电解化学沉积(或ECD)经由多孔基质(多孔基质随后被化学消除)获得的导线(例如Ni柱)。这种基于碳纳米管或纳米线的技术使得射频组件(>GHz)能够接触恢复(contact resumption)。然而，ALD沉积物可以通过开放的三维结构在掩膜下发展，这导致了电容性区域的界限不清。
为了克服这一现象，应该应用高拓扑蚀刻区域。事实上，基于CNT的电容技术可以产生几十微米的拓扑结构。
到目前为止，对于纳米柱型开放结构，还没有考虑将电容限定到明确限定的区域和对高密度电容性器件进行隔绝的处理。
发明内容
本发明旨在提供一种方法来解决现有技术的缺点，并允许获得高密度电容性器件，该高密度电容性器件具有良好的下电极绝缘和明确限定的电容性区域，该方法应该易于实现。
为此，本发明提供了制造电容性器件的方法，包括以下步骤：
i)提供衬底，衬底包括：
-由第一材料制成和/或具有第一纹理的第一区域，
-由第二材料制成和/或具有第二纹理的第二区域，
-由第三材料制成和/或具有第三纹理的第三区域，
所述第一材料不同于所述第三材料，和/或，所述第一纹理不同于所述第三纹理，
所述第一材料与所述第二材料相同或不同，和/或，所述第一纹理与所述第二纹理相同或不同，
ii)使优选地为碳纳米管或金属纳米线的纳米柱在衬底上生长，使得获得在局部具有不同密度的纳米柱层，所述第一区域处的纳米柱具有第一密度，所述第二区域处的纳米柱具有第二密度，所述第三区域处的纳米柱具有第三密度，所述第一密度小于所述第三密度，所述第一密度可与所述第二密度相同或不同，
iii)在所述纳米柱层上沉积绝缘层，所述绝缘层至少在所述第一区域处以保形和连续的方式覆盖所述纳米柱，
iv)在所述纳米柱层上沉积导电层，所述导电层至少在所述第一区域处以保形和连续的方式覆盖所述绝缘层，使得电容性叠组形成在第一区域处，所述电容性叠组包括所述绝缘层和所述导电层。
本发明与现有技术的本质不同在于，应用特定的衬底，以形成由局部具有不同密度(即不同的纳米柱间空间)的纳米柱层形成的开放结构。特别地，在电容性区域(第一区域)，纳米柱具有低的密度(即，它们是间隔开的)，使得能够沉积电容性叠组。在上电极的绝缘区域(第三区域)，纳米柱具有高的密度(即，它们是密集的)，在适当的情况下防止导电层的沉积或导电层在掩模下方的横向发展。
根据第一有利变型，通过整板沉积所述绝缘层和所述导电层来执行步骤iii)和iv)，所述绝缘层和所述导电层在所述第一区域和所述第二区域处以保形的方式覆盖所述纳米柱层，以便在所述第二区域处形成接触恢复部(contact resumption)，所述绝缘层在所述第三区域处堵塞所述纳米柱之间的空间，使得形成电绝缘区域。
根据第二有利变型，在步骤iii)和步骤iv)之间，所述方法包括步骤：在所述第三区域处在所述纳米柱层上形成掩模。在沉积电容性叠组各层的过程中，掩膜保护了第三区域。此外，由于纳米柱在第三区域处具有高的密度，因而导致ALD沉积的横向进展在绝缘区域处停止。
根据该第二有利变型，有利地，所述掩模可在所述第二区域和所述第三区域处覆盖所述纳米柱层。
电容性叠组可由绝缘层和导电层(绝缘体/金属或IM层)形成。
替代性地，所述方法可包括在步骤ii)和步骤iii)之间的附加步骤：沉积附加的导电层，所述第一区域的电容性叠组包括所述附加的导电层、所述绝缘层和所述导电层。换句话说，形成了金属/绝缘体/金属叠组(MIM叠组)。
有利地，在所述第一区域和/或所述第二区域处，所述纳米柱之间的间距介于60nm至140nm之间。
有利地，在第三区域处，所述纳米柱之间的间距介于10nm到20nm之间。
根据有利的变型，步骤i)中提供的衬底包括覆盖有氧化物层的由铝制成的主层，所述氧化物层例如由氧化铝制成，所述氧化物层具有通向铝制成的主层的贯通开口、对应于第一区域的第一贯通开口和对应于第二区域的第二贯通开口，所述氧化物层的一部分设置在所述第一区域和所述第二区域之间并与所述第三区域对应。
另一根据有利的变型，步骤i)中提供的衬底包括由铝制成的主层，由铝制成的主层覆盖有第一催化剂和第二催化剂，所述第一区域和第二区域形成在所述第一催化剂处，所述第三区域形成在所述第二催化剂处。
根据有利的变型，步骤i)中提供的衬底根据以下步骤获得：
a)提供包括铝主层的衬底，
b)通过第一阳极化工艺在局部对所述铝主层的第一部分进行结构化，以限定第一区域，
c)通过第二阳极化工艺在局部对所述铝主层的第二部分进行结构化，以限定第二区域，
d)通过第三阳极化工艺在局部对所述铝主层的第三部分进行结构化，以限定第三区域，
e)进行蚀刻步骤，
使得所获得的结构化的铝主层包括所述第一区域处的第一结构、所述第二区域处的第二结构和所述第三区域处的第三结构，
所述第一结构与所述第三结构不同，
所述第一结构与所述第二结构相同或不同。
不同的阳极化工艺能够以不同的电势和/或持续时间来执行，导致氧化铝层的形成。
有利地，将进行单次的蚀刻步骤以去除形成的氧化铝。替代性地，可在每一个阳极化步骤之后去除形成的氧化铝。
有利地，所述衬底位于支撑部上，所述支撑部包括介电层，所述介电层优选地由氧化硅制成，沟槽形成为穿过所述衬底直到所述介电层，所述介电层覆盖所述支撑部，所述沟槽形成第四区域。在步骤ii)期间，纳米柱在所述第四区域处生长，所述纳米柱具有第四密度，所述第四密度高于所述第一密度和所述第二密度。该沟槽可用作器件的分离区域、分割线或使下电极脱离。
有利地，所述方法还包括下述步骤中的一个或多个：
-在电容性区域上形成上电极，
-在第二区域上形成接触恢复部，
-在接触恢复部上形成下电极，
-在沟槽处将在同一衬底上形成的电容性器件彼此分离。
本方法具有多个优点：
-这样的布置使得简化叠组技术，
-电容性叠组的各层可整板沉积而不使用任何掩膜，简化了制造方法，降低了制造成本，
-在使用掩模的情况下，由于纳米柱的密度不同，因此通过ALD沉积的层的横向进展不会停止，
-拓扑是受控的，
-优化了设置(set-up)，
-为RF器件提供理想的接触恢复，
-不需要蚀刻来形成电容性区域、接触恢复区域和绝缘区域，
-尽管拓扑高，但将下电极隔离的过程很容易。
本发明还涉及根据上述方法获得的高密度电容性器件，包括：
-衬底，所述衬底包括：
-由第一材料制成和/或具有第一纹理的第一区域，
-由第二材料制成和/或具有第二纹理的第二区域，
-由第三材料制成和/或具有第三纹理的第三区域，
所述第一材料不同于所述第三材料，和/或，所述第一纹理不同于所述第三纹理，
所述第一材料与所述第二材料相同或不同，和/或，所述第一纹理与所述第二纹理相同或不同，
-纳米柱层，所述纳米柱优选地为碳纳米管或金属纳米线，所述纳米柱层覆盖衬底并且在局部具有不同的密度，所述第一区域处的纳米柱具有第一密度，所述第二区域处的纳米柱具有第二密度，所述第三区域处的纳米柱具有第三密度，所述第一密度小于所述第三密度，所述第一密度可与所述第二密度相同或不同，
-电容性叠组，所述电容性叠组在所述第一区域处以保形和连续的方式覆盖所述纳米柱，以形成电容性区域，所述电容性叠组包括：绝缘层和导电层，以及可选地在所述纳米柱和所述绝缘层之间的附加的导电层。
例如，电容性叠组包括由TiN制成的导电层、由Al2O3制成的绝缘层，以及可选地，设置在绝缘层和纳米柱之间的由TiN制成的附加的导电层。
本发明与现有技术的本质区别在于，设有在局部具有不同密度的纳米柱层。
电容性器件有一个更受控制的拓扑，并且尤其是优化的设置(set-up)。器件还包括第二区域处的接触恢复部。其由部分或完全填充第二区域的纳米柱之间的空间的导电元件组成。
有利地，接触恢复部由与第一区域的电容性叠组相同的电容性叠组形成。该电容性叠组在第二区域处以保形和连续的方式覆盖纳米柱。
下电极的这种接触恢复部使得能够考虑工作超过GHz范围的RF部件。
与现有技术的已知器件相比，所述电容性器件的构型和/或布置使得能够具有更好的紧凑性。
有利地，绝缘层完全填满所述第三区域处的纳米柱之间的空间，使得在所述电容性区域和所述接触恢复区域之间形成绝缘区域。
有利地，所述衬底位于支撑部上，所述支撑部被介电层覆盖，所述介电层优选地由氧化硅制成，沟槽形成为穿过所述衬底直到所述介电层(所述介电层覆盖所述支撑部)，所述沟槽形成第四区域。更有利的是，具有第四密度的纳米柱填充所述沟槽，所述第四密度高于所述第一密度和所述第二密度。
有利地，所述方法还包括下述元件中的一个或多个：
-覆盖电容性区域的上电极，
-覆盖接触恢复部的下电极，
由此，得到的电容性结构包括：
-位于衬底上的开放的纳米柱结构，纳米柱结构具有高的形状系数，在局部具有不同的柱间空间，
-衬底，电连接到下电极，
-电容性区域，由开放的纳米柱结构的第一区域(或一部分)形成，开放的纳米柱结构的第一区域(或一部分)以保形和连续的方式覆盖有双元层IM或三元层MIM电容性叠组，
-接触恢复区域BF和/或RF设置在开放的纳米柱结构的第二区域(或一部分)处，并且由于沉积在纳米柱之间的导电材料而形成，该沉积可完全填满纳米柱之间的空间。
本器件具有多个优点：
-使用ALD类型的沉积可获得薄的层，从而最大限度地提高电容，
-整个电容性区域都是可以使用的，
-下电极的良好绝缘和电容性区域的明确限定，
-有利地，开放的纳米柱结构用于连接下电极，
-所述分离区域能够使每个器件的下电极绝缘和/或形成分割线。
本发明的其他特征和优点将在下面的补充说明中完全显现。
不言而喻，该补充说明仅意在说明本发明的目的，并且在任何情况下都不应被解释为对该目的的限制。
附图说明
通过阅读示例性且非限制性的实施例将更好地理解本发明，该实施例仅出于说明而非限制性的目的，并且参照附图给出，在附图中：
图1A至图1D以三维的形式示意性地示出根据本发明特定实施例的用于制造电容性器件的方法的不同步骤。
图2A至2E示意性地表示根据本发明另一特定实施例的用于制造电容性器件的方法的不同步骤，其中，图2C示意性地以剖面表示出在区域Z1、Z2、Z3和Z4处设置在纳米柱上的层。
图3A至图3F示意性地示出根据本发明另一特定实施例的用于制造电容性器件的方法的不同步骤。
图4A至图4D是根据本发明的不同实施例通过扫描电子显微术获得的在具有不同结构的不同衬底上得到的纳米柱(碳纳米管)的照片，分别在以60V进行阳极化的铝制成并覆盖有铁制成的催化剂层的衬底上，以90V进行阳极化的铝制成并覆盖有铁制成的催化剂层的衬底上，由氧化铝制成并覆盖有铁制成的催化剂层的平坦衬底上，由氧化铝制成并覆盖有催化Fe/Ti/Al/Fe叠组的平坦衬底上；刻度条对应于200μm。
附图中示出的不同部分不一定按相同比例示出，以便使附图更易读。
不同的可能性(变型和实施例)应被理解为不相互排斥并且可被组合在一起。
此外，在下文的描述中，与定向相关的术语，例如结构的“顶部”、“上方”、“底部”、“下方”等，应当参照如图中所示的定向的结构。
具体实施方式
尽管这不属于任何形式的限制，但本发明特别应用于1μF/mm2的高密度电容领域。有利地，电容性器件可被集成到包括其他部件的结构中。
根据本发明的用于制造电容性器件的方法的基本原理在于产生包括具有不同密度的纳米柱的开放结构，每个区域均具有与电容性器件的功能区域对应的特定密度。特别地，具有相当大的柱间自由空间的区域可对应于：
*电容性区域Z1，该区域处的空间将足以通过ALD来沉积绝缘体/金属(IM)类型的电容性叠组或金属/绝缘体/金属(MIM)类型的电容性叠组，
*接触恢复区域Z2，有利的是，在该区域处，柱间空间将与电容性区域的空间类似。
在具有有限的柱间自由空间的区域处：
-第一沉积物(电容性叠组IM的情况下)，或
-两个第二沉积物(在电容性叠组MIM的情况下)，将充满柱间空间，从而防止上电极的导电金属的沉积。
这些区域可对应于：
*绝缘区域Z3(亦称中性区域)，位于电容性区域与接触恢复区域之间，
*在衬底上产生的不同器件的下电极的分离区域Z4，形成分割线。
为了说明，图1A示出了衬底10，其覆盖有纳米柱层20(例如，碳纳米管层)，纳米柱层在电容性区域Z1处具有第一密度，在绝缘区域Z3处具有另一密度。电容性区域Z1的CNT的密度小于绝缘区域Z3的CNT的密度。绝缘区域Z3覆盖有掩模40。
之后，通过相继地沉积下述层来利用ALD形成MIM类型的电容性叠组：
-第一金属层31：金属沉积物覆盖第一区域的CNT，并在硬掩模下方发展(图1B)，
-绝缘层32：金属沉积物覆盖第一区域的碳CNT，并且CNT结构中具有密度最高的部分(第二区域)饱和(图1C)，
-另一金属层33：沉积仅限于低密度区域(第一区域)，掩模下方的ALD沉积物没有横向发展(图1D)。
根据有利的变型，可以不使用掩模40，因为在沉积绝缘层之后，绝缘区域Z3的开放结构饱和。在电容性区域Z1处将仅获得完整的MIM电容性叠组30。
现在，我们将参考图2A至图2E或图3A至图3F更详细地描述用于制造根据本发明的电容性器件的两种方法。这些方法包括下述步骤：
i)提供衬底10，所述衬底包括：
-由第一材料制成和/或具有第一纹理(texture)的第一区域Z1，
-由第二材料制成和/或具有第二纹理的第二区域Z2，
-由第三材料制成和/或具有第三纹理的第三区域Z3，
所述第一材料不同于所述第三材料，和/或，所述第一纹理不同于所述第三纹理，
第一材料可与第二材料相同或不同，和/或，第一纹理可与第二纹理相同或不同(图2A和图3B)，
ii)使纳米柱(优选地，碳纳米管或金属纳米线)在衬底上生长，使得获得在局部具有不同密度的纳米柱层20，第一区域Z1处的纳米柱具有第一密度，第二区域Z2处的纳米柱具有第二密度，第三区域Z3处的纳米柱具有第三密度，第一密度和第二密度小于第三密度，第一密度可与第二密度相同或不同(图2B和图3C)，
iii)在纳米柱层20上沉积绝缘层32，绝缘层32至少在第一区域Z1处以保形和连续的方式覆盖纳米柱(图3D)，以及
iv)在纳米柱层20上沉积导电层33，该导电层33至少在第一区域Z1处以保形和连续的方式覆盖绝缘层32，使得电容性叠组30形成在第一区域Z1处，电容性叠组30包括绝缘层32和导电层33，以及第二区域Z2处的接触恢复部(也称为接触恢复区域)(图2C和图3E)，
v)在第一区域Z1上形成上电极60(图2D)，
vi)在接触恢复区域上形成下电极70(图2E，图3F)。
根据第一变型，可通过沉积绝缘层32和整板导电层33来执行步骤iii)和iv)：绝缘层32和导电层33以保形的方式在第一区域Z1和第二区域Z2处覆盖纳米柱层20，以便分别形成电容性区域和接触恢复区域。
绝缘层32在第三区域Z3处堵塞纳米柱之间的空间，借此形成电绝缘区域Z3(图2C)。
根据另一个未示出的变型，在步骤iii)和iv)之间，该方法可包括步骤：在第三区域Z3处在纳米柱层20上形成掩模，以在沉积电容性叠组期间对纳米柱层进行保护。
根据另一个变型，在步骤iii)和iv)之间，该方法可包括步骤：在第三区域Z3处和第二区域Z2处在纳米柱层20上形成掩模40(图3E)。
在步骤i)中提供的衬底10包括正面和相对的背面，所述背面基本上平行于所述正面。有利地，衬底10包括多个层。
优选地，衬底包括主层11。有利地，主层由金属制成，并且优选由铝制成。主层11的厚度可介于0.5μm至5μm之间。
主层11可与介电层12(特别是氧化物层)接触。介电层12可布置在支撑部13上。因此，介电层12被插入在支撑部13和主层11之间(图2A和3B)。换句话说，主层11可被直接沉积在支撑部13上。
例如，支撑部13为硅衬底。例如，支撑部13的厚度为725μm。
例如，介电层12是氧化硅层。例如，介电层12的厚度为0.5μm。
主层11可以通过沉积或蒸镀技术形成在衬底13上或介电层12上。有利地，主层11是整板沉积的。
从该衬底10开始，可以形成不同的纹理(例如不同的粗糙度)和/或不同种类的区域，从而能够生长出对于每个区域具有特定密度的纳米柱。
例如，可将纳米柱生长在：
-由同一材料制成并且在局部具有不同的纹理的衬底上，或
-在局部具有由不同材料制成并且纹理相同的区域的衬底上，或
-在局部具有由不同材料制成并且纹理不同的区域的衬底上。
有利的是，在不同的区域，用于生长纳米柱的催化剂是相同的。替代性地，可以使用多种催化剂，但须实施使催化剂局部化步骤(掩蔽、移除(“剥离”)等)。
根据有利的实施例，衬底10的主层11被纹理化(图3A)。为了使金属主层11纹理化，例如，可以依次进行阳极化步骤和随后的蚀刻步骤。
有利地，主层11被阳极化以形成氧化物表面层。在由铝制成的主层11的情况下，形成了氧化铝层(Al2O3，也称为氧化铝)。
然后，形成的氧化层被蚀刻，以暴露出由于阳极化而位于主层11的表面处的纹理。
阳极化是发生在潮湿环境中的电解过程。原理基于在浸入电解液中的两个导电电极之间施加电势差，其中，电解液例如可以是草酸或磷酸。如果电极是由铝制成的，在阳极上施加电势，会在电极表面诱发氧化铝生长，并导致铝的纹理化。氧化铝在酸浴中的溶解暴露出金属的表面处的纹理化。
关于蚀刻，一般会选择缓冲的低酸性溶液。
有利的是，这些步骤是整板进行的。不需要掩膜。因此，获得了在正面处具有组织化的预制表面的铝主层11(图3A)。
主层11可以具有相同的纹理。
根据另一实施例，主层11可以在局部具有不同的纹理。例如，可以通过不同的掩模在局部进行不同的阳极化，从而在主层11中形成不同的纹理。例如，将在局部进行下述阳极化：
-在主层11的第一部分上以第一电势(例如90V)进行第一阳极化以形成第一区域Z1，
-在主层11的第二部分上以第二电势进行第二阳极化以形成第二区域Z2，以及
-在主层11的第三部分上以第三电势(例如60V)进行第三阳极化以形成第三区域Z3，其中，第三电势低于第一电势。
随后的蚀刻步骤将使得能够移除形成的氧化物层14，借此获得了主层11，主层11包括第一区域处的第一结构、第二区域处的第二结构和第三区域处的第三结构。第一结构与第三结构不同。第一结构与第二结构相同或不同。优选地，所述第一结构与所述第二结构中的一个相同，并且与所述第二阳极化在相同的步骤中进行。
能够使纳米柱直接生长在局部纹理化的主层之上。
替代性地，可以不使主层11纹理化，而是在该层上局部地形成由不同的材料制成的区域。
根据另一可选方案，可以使主层11(在局部或整板地)纹理化，并在该主层11上局部地形成由不同材料制成的区域。
根据图3B所示的第一实施例，主层11是纹理化层，优选地由铝制成。其覆盖有绝缘层(例如氧化物52和氧化铝51的双元层)，具有通向主层11的贯通开口、对应于第一区域Z1的第一贯通开口和对应于第二区域Z2的第二贯通开口，氧化物层52的一部分设置在第一区域Z1和第二区域Z2之间并对应于第三区域Z3。
有利地，通过对绝缘层12上开口并嵌入在保形绝缘层51中的层11进行蚀刻，而形成了第四区域Z4(分离区域)。
有利地，在沉积保形绝缘层51(例如ALD氧化铝层)之前，该方法还可包括步骤：在衬底10中形成沟槽80，沟槽直至介电层12，所述介电层覆盖支撑部13(图3B)。沟槽80形成衬底10中的第四区域。第四区域Z4对应于器件的分离区域。例如，该沟槽80可用于形成分割线或用于分离下电极11。
有利地，在步骤ii)期间，纳米柱形成在该第四区域Z4中。所述纳米柱具有第四密度。第四密度大于电容性区域Z1的第一密度和接触恢复区域Z2的第二密度。
根据第二实施例，步骤i)中提供的衬底10包括金属主层11(优选地由铝制成)，金属主层在第一区域和第二区域处覆盖有第一催化剂，在第三区域处覆盖有第二催化剂。该结构可以通过在局部沉积第一催化剂和第二催化剂来获得。
替代性地，该结构可以通过沉积第一催化剂和第二催化剂(例如第一催化剂和第二催化剂呈薄层的形式)来获得，第二催化剂层中的开口使第一催化剂层可及，第一开口对应于第一区域Z1，第二开口对应于第二区域Z2，第二催化剂层的一部分设置在第一区域Z1和第二区域Z2之间并对应于第三区域Z3。
第一催化剂和/或第二催化剂可以呈层的形式，例如由铁制成，或者呈层的叠组的形式，例如Fe/Ti/Al/Fe叠组。
氧化物层可设置在主层11与第一催化剂和/或第二催化剂之间。
可以组合前面描述的实施例，特别是，以不同的电势进行局部阳极化和沉积不同的催化剂。
在步骤ii)期间，生长纳米柱层20。纳米柱层可以由碳纳米管或金属纳米线组成(图2B或图3C)。
金属纳米线或碳纳米管的形成可通过实施标准技术的生长步骤来实现。特别地，碳纳米管束可以通过DC-PECVD或DCVD在400℃温度范围内利用不同的前驱体和催化剂形成。有利的是，在例如550℃的温度范围内通过热丝辅助CVD形成碳纳米管束。
所述纳米管或纳米线的平均长度可介于2μm至40μm之间，有利地，介于2μm至12μm之间。
例如，纳米线是钨、铜或镍纳米线。
纳米线形成纳米线网络。
纳米管形成纳米管网络。
纳米线或纳米管，尤其是碳纳米管，具有相当大的表面/体积比，是制备具有高形状因子的结构的理想候选材料。
在步骤ii)完成时，在第一区域Z1和/或第二区域Z2处，纳米柱之间的间距介于60nm至140nm之间。
有利地，在第三区域Z3处，纳米柱之间的间距介于10nm到20nm之间。
在步骤iii)和iv)期间，绝缘层32和导电层33被相继沉积，以至少在第一区域Z1处(并且可能地，在第二区域Z2处)形成电容性叠组30。连续的电容性叠组30包括上导电层33和将纳米柱的上导电层33隔离的层32。
在步骤iii)和iv)期间，绝缘层32和导电层33被相继沉积，以至少在第一区域Z1处(并且可能地，在第二区域Z2处)形成电容性叠组30。连续的电容性叠组30包括上导电层33和绝缘层32，所述绝缘层将纳米柱的上导电层33隔离。
该方法已针对绝缘体/金属型电容性叠组进行描述，但也可用于金属/绝缘体/金属(MIM)型电容性叠组。根据该变型，所述方法包括在步骤ii)和步骤iii)之间的附加步骤：沉积附加的导电层31，第一区域Z1的电容性叠组依次包括附加的导电层31、绝缘层32和导电层33。
尽管制造MIM电容性叠组而不是IM电容性叠组似乎使叠组复杂化，但这种变型有一下几个优点：
-碳纳米管在铝上的接触电阻被抑制，该电阻直接影响电容的特性，尤其针对等效串联电阻(ESR)而言，
-第一导电层31还应该穿透到碳纳米管束中并进一步降低ESR，
-通过等效的碳纳米管束，电容和发展表面的直径将增加，因此密度(μf/mm2)将更加可观。
因此，使用MIM可以达到非常好的电性能。
接触恢复区域Z3的纳米柱和电容性区域Z1的纳米柱的同时重叠，使得能够限制方法的步骤的数量。
可以经由原子层沉积(ALD)技术通过相继地沉积来进行MIM或IM的沉积。这种特定的保形沉积技术允许在纳米柱上和纳米柱之间沉积叠组，直到与衬底接触，并且可及纳米柱之间的空间。
第一导电层31与位于纳米柱层20底部的衬底10发生接触。例如，该第一导电层31可以使用ALD类型的沉积技术制成。例如，所使用的材料可以由TiN、TaN、NiB、Ru或任何其他导电材料组成。
电容性叠组30的绝缘层32使得能够在上导电层33和下导电层31之间产生电容。用于制造该介电层的材料应具有尽可能高的介电常数k，以使所获得的电容值最大化。可以使用一些类型的称为“高k”材料的材料(优选具有介电常数(k>6))，例如氮化硅(Si3N4)、氧化铝(aluminium oxide)、氧化铪(HfO2)，或介电常数k高于或等于上述材料的任何其他材料。此外，所用的材料应与用于制造具有MIM型电容的结构的工艺制程相兼容。
例如，绝缘层32的厚度介于5nm至80nm之间(1nm＝10-9m)，优选地，其可以形成为厚度在10nm的范围内。
获得绝缘层32的沉积工艺可以使用本领域技术人员已知的不同技术。例如，可优选地使用原子层沉积(或称为ALD)，或低压化学气相沉积(或称为LPCVD)。
之后，电容性叠组30的第二导电层33被沉积，从而能够产生MIM型电容。该第二导电层的特性以及沉积方法可以与用于制造第一导电层的情况相同。
下导电层31可以由氮化钛制成。
上导电层33可以由氮化钛制成。
绝缘层32可以由氧化铝制成。
优选地，电容性叠组30是Al2O3/TiN双元层或TiN/Al2O3/TiN三元层。
有利地，在步骤iii)和iv)期间，掩模40使得能够在沉积电容性叠组30期间保护中性区域Z3。
其可以按照以下子步骤制造：
-沉积第一介电层41(例如氧化硅层)的子步骤，
-沉积第二介电层42(例如氮化硅层)以形成介电叠组的子步骤，
-光刻/蚀刻子步骤，光刻/蚀刻子步骤意在使仅所述叠组被保留在中性区域Z3处。
例如，第一层41和第二层42可具有介于10nm到1000nm之间的厚度。
第一介电层41可以包括正硅酸乙酯(TEOS)，并且具有介于100nm至1000nm之间的厚度，例如，等于500nm的厚度。
与第一介电层41重叠形成的第二介电层42可以具有介于100nm到500nm之间的厚度。
在光刻、蚀刻和光敏树脂去除(“剥离”)步骤期间，第一图案被限定在第二介电层42中，以便后者形成硬掩模。第二图案通过干法蚀刻贯穿硬掩模获得，从而保护结构(碳纳米管，碳纳米线)免受任何湿法制程的影响。应当理解，第一图案和第二图案穿过介电层40中的开口形成。特别地，这第一图案和这第二图案使得能够分别界定电容性区域和恢复接触区域。
在步骤v)期间，上电极60被形成在第一区域Z1上(图2D)。
在步骤e)期间形成的上电极60通过沉积金属层获得。上电极60的厚度例如在1μm至5μm的范围内。例如，用于上电极的金属可以由铝(Al)、铜(Cu)、银(Ag)组成，并且结合有或未结合有阻挡金属(barrier metal)，如氮化钛(TiN)或氮化钽(TaN)。例如，它可由AlCu合金组成。
上电极60布置成与电容性叠组30的上导电层33电接触。上电极60覆盖有一个或多个绝缘材料层。金属图板(“UBM，Upper Bump Metallurgy”或“凸点上金属化层”)形式的接触恢复部被形成在整个由绝缘材料制成的一层或多层中。它可以包括氧化硅层、氮化硅层或包括上述两种层的双元层。
上电极60可在中性区域z3中与介电层轻微的重叠。
之后，在步骤vi)期间，下电极70形成在接触恢复区域Z2上。步骤vi)可以根据类似于用于形成上电极60的规约(步骤v)的规约来执行。用于下电极70的接触图板(contactplot)可以由与电极60的接触图板相同或不同的材料制成。例如，下电极图板70由AlCu制成。
下电极70的图板可以覆盖有绝缘材料层71。金属图板(“UBM”)形式的接触恢复部可以通过该层来形成。
在步骤v)和步骤vi)之间，有利地，可执行以下步骤：
-穿过导电层60的硬掩模蚀刻电容性器件的上层(10nm的TiN)，
-在上电极60上沉积保护层61，以在用于将下接触区域Z2暴露于外部环境的步骤中保护上电极60；例如，可以形成与上电极60重叠的介电层61，
-在第二区域Z2处蚀刻电容性叠组30，以使纳米柱在第二区域Z2处可及，从而允许将下接触区域ZCl暴露于外部环境。
可在上电极和/或下电极处形成一个或多个接触图板。
最后，制造电容性器件的方法可以结束于形成钝化层和钝化层在两个接触点处的开口，以便可电导通到上电极和下电极。
特别地，接触点是金属图板(“UBM”)。
在制造方法完成后，最后的叠组已做好被切割的准备(图3F)。
该方法还可以包括随后的步骤：在切割区域Z4处将在相同衬底10上形成的电容性器件彼此分离。
以这种方式获得的电容性器件是性能优异的，因为它包括形成整板的覆盖纳米柱层20。
电容性叠组30的布置方式使得能够在电容性器件内限定电容性区域Z1(第一区域)和下接触区域Z2(第二区域)。特别地，电容性区域是电容性叠组封围纳米柱的区域(即，电容性叠组在电容性区域处封围纳米柱)，而下接触区域是电容性叠组留出纳米柱的一端不被覆盖但在侧向上覆盖纳米柱的区域(即，在下接触区域处，电容性叠组留出纳米柱的一端不被覆盖但在侧向上覆盖纳米柱)。
替代性地，接触恢复部可以通过在第二区域Z2处向部分或整个柱间空间填充导电元件(例如铜、镍、钨)来形成。该导电元件可以通过电化学沉积(ECD)或原子层沉积(ALD)来沉积。
中性区域Z3(第三区域)被插入在电容性区域Z1和下接触区域Z2之间。中性区域Z3的对面不存在电容性叠组。换句话说，在中性区域处，纳米柱被电容性叠组的所有层所覆盖。
中性区域Z3可覆盖有至少一个由绝缘材料制成的封装层。特别地，封装层可以包括氧化硅层或氮化硅层。还可以具有双元层，其包括覆盖氧化硅层的氮化硅层。
实施例的说明性和非限制性示例：
用扫描电镜(SEM)观察到不同的纳米柱(碳纳米管)层。它们是在包括由铝/氧化铝制成、具有不同纹理并覆盖有催化剂层或具有不同性质的催化剂叠组的主层11的基底上获得的：
-由以60V阳极化的铝制成并覆盖有由铁制成的催化剂层的主层11(图4A)，
-由以90V阳极化的铝制成并覆盖有由铁制成的催化剂层的主层(图4B)，
-由Al2O3制成并覆盖有由铁制成的催化剂层的平坦主层(图4C)，
-由Al2O3制成并覆盖有Fe/Ti/Al/Fe催化剂叠组的主层(图4D)。
在这些不同的基底上得到的碳纳米管的密度是不同的。
在下面的示例1和2中，将更详细地描述制造电容性器件的方法。给出了导电层或绝缘层的性质和厚度以供说明。
示例1
1)在硅支撑部13上沉积500nm的SiO2(SiH4)整板介电层12，
2)沉积3μm的整板铝主层11，
3)阳极化约1μm的铝主层11(可以调整阳极化电压、浴槽的温度和电解液的温度以限定形成的氧化铝的“排列”，特别是间距(“节距”)，
4)对形成的氧化铝进行蚀刻以暴露出具有纹理的预制Al表面(图3A)，
5)沉积200nm的SiO2层52(例如，TEOS)，
6)对SiO2层52进行化学-机械蚀刻(“平滑”)，
7)通过光刻来使SiO2层52结构化，然后对SiO2和Al进行蚀刻并在步骤1)中所沉积的SiO2层12处停止蚀刻以形成区域Z4，
8)通过ALD来沉积Al2O3层51，
9)在Al2O3层51和SiO2层52中制造开口，光刻和干法蚀刻在铝层11处停止(图3B)，
10)沉积催化剂并生长CNT纳米管层20(图3C):
-在第一区域Z1(电容性区域)和第二区域Z2(下电极的接触恢复区域)上以相当大的自由空间(通常以60nm间距有140nm为目标)集束生长。
-在第三区域Z3(上电极的绝缘区域)和第四区域Z4(下电极和分割线的分离区域)上生长，而不具有特定的集束形成物并且具有小的自由空间(例如在10nm至20nm的范围内)，
11)通过ALD沉积Al2O3绝缘层32(图3C)，
12)沉积200nm的SiO2层，然后
13)沉积100nm的SiN层，以形成掩模40，
14)对SiN进行结构化，对SiN进行光刻蚀刻(在SiO2处停止)，光敏树脂去除(“剥离”)以及限定电容性区域Z1，
15)制造穿过SiN硬掩膜直至Al2O3上的SiO2的开口(图3D)，
16)通过ALD沉积10nm的TiN导电层33(图3E)，以形成IM型电容性叠组30，
17)沉积1μm的Al或AlCu或AlSi，以形成上电极60，
18)对Alu“上电极”图板进行结构化，光刻和Alu蚀刻(在TiN处停止)，
19)穿过Alu硬掩模对TiN进行干法蚀刻(在SiN处停止)，
20)对100nmSiN层61钝化，
21)对SiN进行结构化，对SiN进行光刻蚀刻(在SiO2处停止)，光敏树脂去除(“剥离”)以及限定接触恢复区域Z2，
22)制造穿过SiN硬掩膜直至Al2O3上的SiO2的开口(干法蚀刻)，
23)进行Al2O3蚀刻并在碳纳米管上停止(过蚀刻的干法蚀刻)，
24)沉积1μm的Al或AlCu，以形成下电极70，
25)对AlCu“下电极”图板进行结构化，光刻和Alu蚀刻(在SiN处停止)，
26)在“上电极”图板上的SiN钝化物制造开口，光刻和SiN蚀刻(在AlCu处停止)(图3F)，
27)将器件彼此分离(沿着不具有Alu层的区域中的分割线，即，区域Z4)。
示例2：
执行示例1)的步骤1)至步骤10)，然后进行以下步骤：
11)整板ALD沉积“MIM”型电容性叠组30，该“MIM”型电容性叠组30由下导电层31(例如10nm的TiN)、绝缘层32(例如20nm的Al2O3)和上导电层33(例如10nm的TiN)形成，
12)进行AlCu沉积以形成上电极60，
13)对AlCu“上电极”图板进行结构化(“图案化”)，进行AlCu和TiN蚀刻(在Al2O3处停止)，
14)沉积SiN层61，然后制造SiN开口，
15)进行AlCu沉积以形成下电极70，
16)对Alu“下电极”图板进行结构化，进行光刻和Alu蚀刻(在SiN处停止)，
17)在“上电极”图板上的SiN钝化物制造开口，光刻和SiN蚀刻(在AlCu处停止)，
18)将器件彼此分离(沿着不具有Alu层的区域中的分割线，即，区域Z4)。
示例1和示例2的变型：
在示例1中，在步骤8)之前，也可以通过ALD在CNT集束上预先沉积TiN导电层31，以形成MIM型电容性叠组。
在示例1和示例2中，可以在电容性区域和绝缘区域使用两种不同的催化剂叠组，以便在这两个区域中获得不同的CNT密度。
在示例1和示例2中，可以不沉积SiO2(步骤5)和/或不在绝缘区域上执行平坦化步骤(步骤6)。
于是可以在电容性区域和绝缘区域中使用两种不同的催化剂叠组，以便在这两个区域中获得不同的CNT密度。
根据另一种变型，在电容性区域和绝缘区域中可以使用两种不同的阳极化工艺(例如在电容性区域使用90V阳极化而在绝缘区域使用60V阳极化)，以获得铝层的不同结构，从而在生长后获得不同的CNT密度。

Claims (15)

1.一种用于制造电容性器件的方法，包括以下步骤：
i)提供衬底(10)，所述衬底包括：
-由第一材料制成和/或具有第一纹理的第一区域(Z1)，
-由第二材料制成和/或具有第二纹理的第二区域(Z2)，
-由第三材料制成和/或具有第三纹理的第三区域(Z3)，所述第一材料不同于所述第三材料，和/或，所述第一纹理不同于所述第三纹理，
所述第一材料与所述第二材料相同或不同，和/或，所述第一纹理与所述第二纹理相同或不同，
ii)使优选地为碳纳米管或金属纳米线的纳米柱在衬底(10)上生长，使得获得在局部具有不同密度的纳米柱层(20)，所述第一区域(Z1)处的纳米柱具有第一密度，所述第二区域(Z2)处的纳米柱具有第二密度，所述第三区域(Z3)处的纳米柱具有第三密度，所述第一密度和所述第二密度小于所述第三密度，所述第一密度与所述第二密度相同或不同，
iii)在所述纳米柱层(20)上沉积绝缘层(32)，所述绝缘层(32)至少在所述第一区域(Z1)处以保形和连续的方式覆盖所述纳米柱，
iv)在所述纳米柱层(20)上沉积导电层(33)，所述导电层(33)至少在所述第一区域(Z1)处以保形和连续的方式覆盖所述绝缘层(32)，使得电容性叠组(30)形成在第一区域(Z1)处，所述电容性叠组(30)包括所述绝缘层(32)和所述导电层(33)。
2.根据权利要求1所述的方法，其中，通过整板沉积所述绝缘层(32)和所述导电层(33)来执行步骤iii)和iv)，所述绝缘层(32)和所述导电层(33)在所述第一区域(Z1)和所述第二区域(Z2)处以保形的方式覆盖所述纳米柱层(20)，以便在所述第二区域(Z2)处形成接触恢复部，所述绝缘层(32)在所述第三区域(Z3)处堵塞所述纳米柱之间的空间，使得形成电绝缘区域。
3.根据权利要求1所述的方法，其中，在步骤iii)和步骤iv)之间，所述方法包括步骤：在所述第三区域(Z3)处在所述纳米柱层上形成掩模(40)。
4.根据权利要求3所述的方法，其中，所述掩模(40)在所述第二区域(Z2)和所述第三区域(Z3)处覆盖所述纳米柱层(20)。
5.根据前述权利要求中任一项所述的方法，其中，在所述第一区域(Z1)和/或所述第二区域(Z2)处，所述纳米柱之间的间距介于60nm至140nm之间。
6.根据前述权利要求中任一项所述的方法，其中，在所述第三区域(Z3)处，所述纳米柱之间的间距介于10nm到20nm之间。
7.根据前述权利要求中任一项所述的方法，其中，所述方法包括在步骤ii)和步骤iii)之间的附加步骤：沉积附加的导电层(31)，所述第一区域(Z1)的电容性叠组包括所述附加的导电层(31)、所述绝缘层(32)和所述导电层(33)。
8.根据权利要求1至7中任一项所述的方法，其中，步骤i)中提供的衬底(10)包括覆盖有氧化物层(51)的铝主层(11)，所述氧化物层例如由氧化铝制成，所述氧化物层具有通向所述铝主层(11)的贯通开口、对应于第一区域(Z1)的第一贯通开口和对应于第二区域(Z2)的第二贯通开口，所述氧化物层的一部分设置在所述第一区域(Z1)和所述第二区域(Z2)之间并与所述第三区域(Z3)对应。
9.根据权利要求1至7中任一项所述的方法，其中，步骤i)中提供的衬底(10)包括由铝制成的主层(11)，所述由铝制成的主层覆盖有第一催化剂和第二催化剂，所述第一区域(Z1)和第二区域(Z2)形成在所述第一催化剂处，所述第三区域(Z3)形成在所述第二催化剂处，氧化物层设置在所述由铝制成的主层(11)和第二催化剂层之间。
10.根据权利要求1至7中任一项所述的方法，其中，步骤i)中提供的衬底根据以下步骤获得：
a)提供包括铝主层(11)的衬底(10)，
b)通过第一阳极化工艺在局部对所述铝主层(11)的第一部分进行结构化，以限定第一区域(Z1)，
c)通过第二阳极化工艺在局部对所述铝主层(11)的第二部分进行结构化，以限定第二区域(Z2)，
d)通过第三阳极化工艺在局部对所述铝主层(11)的第三部分进行结构化，以限定第三区域(Z3)，
e)进行蚀刻步骤，
使得所获得的结构化的铝主层(11)包括所述第一区域处的第一结构、所述第二区域处的第二结构和所述第三区域处的第三结构，
所述第一结构与所述第三结构不同，
所述第一结构与所述第二结构相同或不同。
11.根据前述权利要求中任一项所述的方法，其中，所述衬底(10)位于支撑部(13)上，所述支撑部包括介电层(12)，所述介电层优选地由氧化硅制成，沟槽(80)形成为穿过所述衬底(10)直到所述介电层(12)，所述介电层覆盖所述支撑部(13)，所述沟槽(80)形成第四区域(Z4)，
并且其中，在步骤ii)中，纳米柱在所述第四区域(Z4)处生长，所述纳米柱具有第四密度，所述第四密度高于所述第一密度和所述第二密度。
12.根据权利要求1至11中的一项获得的电容性器件，包括
-衬底(10)，所述衬底包括：
-由第一材料制成和/或具有第一纹理的第一区域(Z1)，
-由第二材料制成和/或具有第二纹理的第二区域(Z2)，
-由第三材料制成和/或具有第三纹理的第三区域(Z3)，所述第一材料不同于所述第三材料，和/或，所述第一纹理不同于所述第三纹理，
所述第一材料与所述第二材料相同或不同，和/或，所述第一纹理与所述第二纹理相同或不同，
-纳米柱层(20)，所述纳米柱优选地为碳纳米管或金属纳米线，所述纳米柱层覆盖衬底(10)并且在局部具有不同的密度，所述第一区域(Z1)处的纳米柱具有第一密度，所述第二区域(Z2)处的纳米柱具有第二密度，所述第三区域(Z3)处的纳米柱具有第三密度，所述第一密度和所述第二密度小于所述第三密度，所述第一密度与所述第二密度相同或不同，
-电容性叠组(30)，所述电容性叠组在所述第一区域(Z1)处以保形和连续的方式覆盖所述纳米柱，以形成电容性区域，所述电容性叠组包括：绝缘层(32)和导电层(33)，以及可选地在所述纳米柱和所述绝缘层(32)之间的附加的导电层(31)。
13.根据权利要求12所述的电容性器件，其中，所述器件包括所述第二区域(Z2)处的接触恢复部，所述接触恢复部由附加的电容性叠组形成，所述附加的电容性叠组以保形和连续的方式覆盖在第二区域(Z2)处的纳米柱，有利地，所述附加的电容性叠组与所述第一区域(Z1)的电容性叠组相同。
14.根据权利要求12至13中一项所述的电容性器件，其中，绝缘层(32)完全填满所述第三区域(Z3)处的纳米柱之间的空间，使得在所述电容性区域和所述接触恢复区域之间形成绝缘区域。
15.根据权利要求14所述的电容性器件，其中，所述衬底(10)位于支撑部(13)上，所述支撑部被介电层(12)覆盖，所述介电层优选地为氧化硅层，沟槽(80)形成为穿过所述衬底(10)直到覆盖所述支撑部(13)的介电层(12)，所述沟槽形成第四区域(Z4)，
具有第四密度的纳米柱填充所述沟槽(80)，所述第四密度高于所述第一密度和所述第二密度。
CN202210656238.4A 2021-06-10 2022-06-10 具有明确限定的绝缘区域的高密度电容性器件 Pending CN115472433A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FRFR2106145 2021-06-10
FR2106145A FR3124020B1 (fr) 2021-06-10 2021-06-10 Dispositif capacitif a haute densite ayant des zones d’isolation bien definies

Publications (1)

Publication Number Publication Date
CN115472433A true CN115472433A (zh) 2022-12-13

Family

ID=77021527

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210656238.4A Pending CN115472433A (zh) 2021-06-10 2022-06-10 具有明确限定的绝缘区域的高密度电容性器件

Country Status (4)

Country Link
US (1) US20220399167A1 (zh)
EP (1) EP4102526B1 (zh)
CN (1) CN115472433A (zh)
FR (1) FR3124020B1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7126207B2 (en) * 2005-03-24 2006-10-24 Intel Corporation Capacitor with carbon nanotubes
US7645669B2 (en) * 2007-02-16 2010-01-12 Sharp Laboratories Of America, Inc. Nanotip capacitor
US20090035513A1 (en) * 2007-03-28 2009-02-05 Michael Jeremiah Bortner Tethered nanorods
US10032569B2 (en) * 2009-08-26 2018-07-24 University Of Maryland, College Park Nanodevice arrays for electrical energy storage, capture and management and method for their formation
EP3795721B1 (en) * 2019-09-19 2023-07-19 Murata Manufacturing Co., Ltd. Nanowire structure to form an array of isolated capacitors, and associated manufacturing methods
WO2021059570A1 (ja) * 2019-09-25 2021-04-01 株式会社村田製作所 ナノ構造集合体およびその製造方法

Also Published As

Publication number Publication date
EP4102526A1 (fr) 2022-12-14
EP4102526B1 (fr) 2024-02-28
US20220399167A1 (en) 2022-12-15
FR3124020B1 (fr) 2023-05-12
FR3124020A1 (fr) 2022-12-16

Similar Documents

Publication Publication Date Title
US7081383B2 (en) Method for fabricating memory cells and memory cell array
JP2016535441A (ja) 改良型コンデンサを有する構造
US9484302B2 (en) Semiconductor devices and methods of manufacture thereof
JP2009088034A (ja) コンデンサ及びその製造方法
CN103855150A (zh) 片上解耦电容器、集成芯片及其制造方法
CN113165868B (zh) 用于堆叠体沉积的增强的纳米线结构
US20220208968A1 (en) Manufacturing method of a nanowire-based structure and capacitor array component including the structure
US8564935B2 (en) High energy density storage material device using nanochannel structure
US7446014B2 (en) Nanoelectrochemical cell
CN115472433A (zh) 具有明确限定的绝缘区域的高密度电容性器件
US10910309B2 (en) Nanotube structure based metal damascene process
US20220301784A1 (en) High-density capacitive device and method for manufacturing such a device
EP4009340B1 (en) Capacitor structure with via embedded in porous medium
EP4174219A1 (en) Nanowire array structures for integration, products incorporating the structures, and methods of manufacture thereof
CN113555228B (zh) 基于纳米森林的mems超级电容及其制备方法
CN116601729A (zh) 具有嵌入多孔介质中的通孔的电容器结构
CN113346019A (zh) 电容性装置
JP2024033560A (ja) 半導体装置およびその製造方法
KR100324818B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100972909B1 (ko) 반도체 소자 및 그 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication