CN113165868B - 用于堆叠体沉积的增强的纳米线结构 - Google Patents

用于堆叠体沉积的增强的纳米线结构 Download PDF

Info

Publication number
CN113165868B
CN113165868B CN201980076768.8A CN201980076768A CN113165868B CN 113165868 B CN113165868 B CN 113165868B CN 201980076768 A CN201980076768 A CN 201980076768A CN 113165868 B CN113165868 B CN 113165868B
Authority
CN
China
Prior art keywords
layer
conductive lines
conductive
anodic oxide
lateral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980076768.8A
Other languages
English (en)
Other versions
CN113165868A (zh
Inventor
朱利安·埃尔萨巴希
弗雷德里克·瓦龙
保罗-亨利·奥梅塞
皮埃尔·诺埃
久伊·帕拉特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Murata Manufacturing Co Ltd
Original Assignee
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique et aux Energies Alternatives CEA, Murata Manufacturing Co Ltd filed Critical Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Publication of CN113165868A publication Critical patent/CN113165868A/zh
Application granted granted Critical
Publication of CN113165868B publication Critical patent/CN113165868B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Luminescent Compositions (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

提出了用于在其中沉积堆叠体例如电极‑绝缘体‑电极结构的增强的纳米线结构。所述结构包括：导电层(1308)；具有与导电层接触的第一端和从导电层突出的第二端的导电线(1316)；以及横向地连接一定数量的导电线以在导电线之间提供基本均匀的间距的横向桥层(1318)。此后，将绝缘体‑电极堆叠体(1802、1804)沉积到所述结构上(参见图18)。

Description

用于堆叠体沉积的增强的纳米线结构
技术领域
本发明涉及集成领域，并且更特别地，涉及电子产品、相关的半导体产品、以及它们的制造方法。
背景技术
如今，硅无源集成技术可用于工业设计。例如，由Murata Integrated PassiveSolutions开发的PICS技术允许将高密度电容组件集成到硅基底中。根据该技术，可以将数十个或者甚至数百个无源组件有效地集成到硅模中。
例如，在P.Banerjee等的题为“Nanotubular metal-insulator-metal capacitorarrays for energy storage”(发表于Natural technology，2009年5月)的工作中，他们描述了在多孔阳极材料例如多孔阳极氧化铝(AAO)中形成的金属-绝缘体-金属(metal-insulator-metal，MIM)结构。金属、绝缘体、然后金属的连续层遵循多孔材料的轮廓，使得MIM结构嵌入在多孔材料的孔内。然而，由于可以通过原子层沉积(Atomic LayerDeposition，ALD)来沉积的AAO厚度，Banerjee的AAO嵌入式结构遭受高的等效串联电阻(Equivalent Series Resistance，ESR)和有限的电容密度。
国际申请公开WO 2015/063420 A1中描述了由F.Voiron等改善Banerjee的ESR和电容的结构。Voiron的结构得到可以用于各种应用的高度集成的电容。在该结构中，孔的底部是开放的并且MIM结构的下金属层与位于多孔区域之下的导电层接触，从而提供了电接触并降低了ESR。
通常，如上所述的AAO嵌入式结构是由于将结构(例如，MIM结构)嵌入在形成于基底例如硅晶片上方的多孔区域内而产生的。通常，多孔区域是由于对沉积在基底上方的金属例如铝的薄层进行阳极化而产生的。阳极化将铝层转化为多孔阳极氧化铝。通常，多孔区域形成为任何形状(如从顶部观察的)，并且在与晶片表面垂直的方向上延伸穿过氧化铝层。
MIM结构(或更一般地，电极-绝缘体-电极(EIE)结构)通常使用原子层沉积(ALD)沉积在多孔区域内。当使用的反应性和反应物物质作为气体引入时，ALD沉积过程对多孔结构的渗透性敏感。图2是嵌入有MIM结构的AAO的示例性扫描电子显微镜(SEM)图像。图3是图2的突出显示嵌入在AAO中的MIM结构的放大图。
多种应用可以受益于通过AAO嵌入式结构实现的高度集成的电容。对于一些应用，期望结构表现出非常低的等效串联电阻(ESR)和等效串联电感(ESL)以及高的等效电容密度(EPC)。例如，这是对于用于去耦处理器的电容元件的情况。在这种情况下，电容器被用作局部能量罐(并因此放置成非常接近处理器)以补偿在大电流摆动的情况下由供电线阻抗引起的电压降。在当今的处理器中，这样的电流摆动可以大至100A。在电流摆动的情况下，电容器用于在电流摆动的持续时间内提供处理器所需的电荷(即，电流)。当由电容器提供的电流通过电容器的内部电容器电阻时，结构的ESR应尽可能低以使跨经电容器的电压降最小化。由于同样的原因，电容器的ESL也应最小化。另一方面，EPC越大，由电容器过滤的电流摆动事件就可以越大(例如，对于～nF电容器的～皮秒供应中断、对于μF电容器的纳秒供应中断等)。
为了降低ESR/ESL并增加EPC，在一个实施方式中，提供了两个金属集电板以分别使EIE堆叠体的顶部和底部电极短路。因此，嵌入在多孔区域中的EIE堆叠体形成电容器的并联网络。如示出嵌入有EIE堆叠体的AAO的电路示意图的图1所示，多孔区域的各孔(包括嵌入式EIE)可以由与电容(C孔)串联的电阻器(R孔)表示。整体结构使孔并联联接，得到等于R孔除以孔的数量的结构电阻和等于C孔乘以孔的数量的结构电容。
如WO 2015/063420 A1中所示的另一种方法是堆叠数层AAO嵌入式结构，条件是各层具有其自己的在并联网络中相互连接的电极。使用该方法可以实现较大的电容和较低的ESR/ESL。
然而，WO 2015/063420 A1中使用的结构的气体渗透性限制在ESR/ESL和EPC方面限制了其性能。实际上，当纳米尺度的多孔结构用于构建电容器时，EIE堆叠体的沉积对于最终组件性能至关重要。具体地，电极层的均匀性(即，长宽比的变化)对ESR/ESL具有直接影响，而如果不连续，则对EPC也具有直接影响。此外，绝缘体层的均匀性对于电容器比密度以及电容器击穿控制具有高度决定性。在WO 2015/063420 A1中描述的结构中，几乎封闭的孔隙率(其中气体仅可以通过孔开口进入结构中)降低了渗透性，并导致更不均匀的EIE堆叠体，并因此导致更不均匀的电性能。由于ALD期间增加的物质扩散时间，沉积过程也较慢。
通常，可以通过调节AAO结构的几何形状，具体地，孔几何形状(孔径和间距)，以及AAO厚度来改善EPC。然而，如以下进一步讨论的，这些方法具有局限性。
图4示出了对于多种AAO厚度值，AAO嵌入式电容器结构的孔几何形状(直径和间距)对EPC的影响。如所示出的，无论AAO厚度如何，对于确定的孔径和间距值，EPC都表现出最大值。如由分别对应于15μm、10μm和5μm的AAO厚度的线402、404和406所示，增加AAO厚度使EPC增加。
图5示出了AAO嵌入式电容器结构的孔径对EPC的影响。如所示出的，EPC随着孔径的增加而线性增加。然而，在实践中，绝对限制是由结构的机械强度施加的。实际上，随着孔径的增加，相邻孔之间的AAO壁的厚度减小。在一定的孔径值下，对于实际的实施方式而言，结构变得太脆。例如，在60V下处理的多孔AAO结构的情况下，对于～150nm的间距，对于～100nm的孔径在比孔隙率方面达到理论极限。超过该孔径，AAO结构变得太脆而无法承受EIE沉积过程期间引起的应力。在具有～15nm的电极厚度和～10nm的氧化铝的绝缘体的EIE的情况下，这使得电容密度限制在约650nF/mm2。
一旦达到孔径极限，如图4所示，还可以通过增加AAO厚度来增加EPC。然而，当电极的长度随着AAO厚度增加时，增加AAO厚度也使结构的ESR增加。因此，增加EPC涉及在保持可接受的ESR水平和对于结构机械完整性而言足够的孔几何形状(直径和间距)的情况下的权衡。
在某些情况下，AAO嵌入式结构的ESR可能降低。例如，在使用集电板以分别使EIE堆叠体的顶部和底部电极短路的实施方式中，可以通过增加集电板的厚度来降低ESR。这在图6中示出，图6是AAO嵌入式电容器结构的ESR(y轴)相对于电容器表面(x轴)的图。线602是对于对应于使用用铝金属化的上集电板的电容器实施方式的ESR测量的最佳拟合线。线604是对于对应于相同的电容器实施方式，但在铝层上方还包括NiAu层的ESR测量的最佳拟合线。应注意，线602与604之间的差异是由于测量探针与集电板之间的接触电阻的贡献(在仅有铝的情况下，天然氧化物阻止良好的接触并因此阻止直接测量电容器的固有ESR；相比之下，当添加NiAu时，接触几乎是理想的并且测量的ESR对应于电容器的固有ESR)。所示的水平虚线表示集电板对整体ESR的ESR贡献。
如图6所示，对于大型电容器(例如，>1mm2)，结构的ESR主要是由于集电板。因此，可以通过增加集电板的厚度来降低ESR。但是，如图6所示，在该实例中，ESR无法降低为低于30mΩ。然而，对于小型电容器(例如，<1mm2)，由于孔的数量太少，因此集电板对结构的ESR做出的贡献可忽略不计，并且集电板的厚度对ESR的影响最小。
用于降低小型电容器的ESR的一种方式包括增加电极厚度，从而降低单个孔的电阻。然而，如图7所示，这种方法可能对EPC不利，图7示出了AAO嵌入式电容器结构的底部电极厚度对EPC的影响。具体地，图7示出了结构的EPC相对于面积增强因子。面积增强因子与3D暴露表面相对于2D暴露表面(其中3D暴露表面包括孔的表面积，2D暴露表面是多孔区域的顶表面)的比率相关，并且是孔径和间距的函数。在该实例中，线702表示对于15nm的底部电极厚度的EPC，线704表示对于10nm的底部电极厚度的EPC。对于两种配置，AAO、绝缘体层和顶部电极厚度分别为10μm、10nm和10nm。如所示出的，EPC随着底部电极厚度的增加而显著降低。
此外，增加电极厚度可能使结构内的机械应力增加。具体地，在通过ALD沉积的15nm厚TiN层的情况下，TiN层的固有应力可以高至1GPa。这种高的固有应力可能使得在电极沉积之后在AAO中出现裂纹。图8A至图8B分别是AAO嵌入式电容器结构的光学显微镜图像和SEM图像，其示出了由于因高电极厚度引起的应力而导致的裂纹。裂纹的出现降低了电产量(electrical yield)并降低了可靠性。
因此，从ESR的角度来看，在降低ESR与不降低结构内的机械应力和EPC之间存在权衡。
已经提出了AAO嵌入式结构的替代方法。一种方法包括使用纳米线结构代替多孔结构作为EIE的沉积表面。纳米线结构的一个优点可以是其较高的对应力累积的耐受性，特别是当结构足够开放以使应力在纳米线之间的空隙中消散时。与AAO嵌入式结构的情况相比，在较高应力耐受性的情况下，ESR和EPC二者均可以进一步改善(例如，可以进一步增加电极厚度以降低ESR，可以进一步增加线间距(相当于孔径)和/或线深度(相当于AAO厚度)以增加EPC)。
通常，纳米线结构可以通过使导电材料的纳米线在使其生长局部化的模板(例如，具有孔的AAO结构)内生长而形成。多种材料可以用于导电材料，例如如石墨烯、硅或铜。生长过程可以包括通过溶胶-凝胶的沉积、化学气相沉积(CVD)、ALD、或其他电化学技术。在纳米线的生长之后，可以使用蚀刻过程以去除模板并释放纳米线。
然而，常规纳米线结构在纳米线的均匀性方面表现出局限性。具体地，如图9常规纳米线结构的SEM图像所示，常规结构遭受纳米线的成束和偶尔的纳米线的坍塌。这些现象使得纳米线之间的间距难以控制，并且纳米线结构不太适合于受控的EIE沉积。EP 2980014A1(Huyghebaert)提出了该问题的解决方案，其涉及在彼此的顶部上形成两层纳米线。层中的一者(在结构用于EIE沉积的情况下，顶层)被设计成在纳米线之间具有相互连接。相互连接与纳米线同时生长，并因此由与纳米线相同的材料制成。Huyghebaert认识到在相互连接的存在下涂覆纳米线存在问题，并因此为了减轻该问题，不再教导沿顶部和底部纳米线层二者形成相互连接。该问题由于Huyghebaert在整个AAO模板上形成纳米线簇的事实而加剧，这导致了开放性较低的结构。此外，Huyghebaert的过程不适合在给定的基底上形成纳米线结构的阵列。更确切地说，Huyghebaert设想在整个基底上形成单个纳米线结构。从实践的角度来看，除非从该过程中考虑到具有独特尺寸(即，基底的尺寸)的装置(例如，电容器)，否则这是不切实际的。换言之，Huyghebaert的过程不允许得到可以根据期望被切割以产生各种装置尺寸的纳米线结构的阵列。通过对Huyghebaert的所得结构进行切割的任何尝试都将导致跨经导电结构切割，从而导致电气故障。
因此，需要非常适合于在其中受控沉积EIE结构的具有足够规则的几何形状的导电结构。
发明内容
本发明提供了一种结构，所述结构包括：
第一导电层；
具有与第一导电层接触的第一端和从第一导电层突出的第二端的第一导电线；以及
横向地连接一定数量的第一导电线以在第一导电线之间提供基本均匀的间距的第一横向桥层。
通过使用横向地连接第一导电线的横向桥层，减少或消除了第一导电线的坍塌和/或成束。因此，实现了第一导电线之间的基本均匀的间距，使得结构非常有利于在第一导电线的顶部上受控沉积堆叠结构例如电极-绝缘体-电极(EIE)结构(例如，MIM)或绝缘体-电极(IE)结构。
第一导电线可以具有与第一导电层相同或不同的材料。
在一个实施方案中，第一横向桥层包括覆盖至少一些第一导电线的第二端的覆盖层。覆盖层可以优选具有导体材料，但也可以使用绝缘体材料。
覆盖层可以具有与导电线相同或不同的材料。从过程的角度来看，通过限制过程步骤，使用相同的材料可能是有益的。在设想多堆叠结构的情况下，使用不同的材料可能是有益的。在一个实施方案中，覆盖层可以具有与第一导电层相同的材料。这使覆盖层用作形成在结构的顶部上的后续结构的“第一导电层”。在一个实施方案中，第一导电层用作结构的阳极蚀刻停止层，并且可以由对用于形成结构的阳极化过程耐受的任何材料制成。类似地，由与第一导电层相同的材料制成的覆盖层将用作构建在结构的顶部上的后续结构的阳极蚀刻停止层。这改善了所得结构的电容密度。
在一个实施方案中，覆盖层是覆盖所有或基本上所有第一导电线的第二端的连续层。所得结构通过其侧面保持开放，但是表现出高的机械稳定性。这通过提供高度规则的几何形状和对EIE沉积过程(例如，ALD)期间使用的气体的高渗透性二者来促进EIE沉积过程。
在另一个实施方案中，覆盖层是覆盖一些但不是所有第一导电线的第二端的半连续的或不连续的层。在该配置中，第一导电线中的相邻者可以被覆盖层的相同部分覆盖在一起。所得结构进一步增强对EIE沉积过程期间使用的气体的渗透性，但是仍确保用于EIE沉积的足够规则的几何形状。
在另一个实施方案中，替代地或除覆盖层之外，第一横向桥层还可以包括经由它们的外壁横向地连接至少一些第一导电线的横向延伸部。在一个实施方案中，横向延伸部形成将至少一些第一导电线连接在一起的网状横向结构。
当对于EIE沉积过程，需要较高的机械稳定性和较规则的几何形状时，可以将横向延伸部与覆盖层一起使用。另一方面，当仅使用覆盖层就可以实现足够高的机械稳定性和规则的几何形状时，则可以省略横向延伸部以进一步增强结构的气体渗透性。这是因为，通常，与使用横向延伸部相比，使用覆盖层更容易进行EIE沉积。
网状横向结构的密度可以根据增加或减少横向延伸部的数量，并因此增加或减少第一导电线之间的连接部的数量的实施方案来控制。在一个实施方案中，横向延伸部直接连接第一导电线中的相邻者。在另一个实施方案中，横向延伸部还可以直接连接第一导电线中的非相邻者。
在一个实施方案中，第一横向桥可以包括形成在第一导电线的多种深度处的数个网状横向结构。
在一个实施方案中，在所述结构包括覆盖层的情况下，所述结构还可以包括：
具有与覆盖层接触的第一端和从覆盖层突出的第二端的第二导电线；以及
横向地连接一定数量的第二导电线以在第二导电线之间提供基本均匀的间距的第二横向桥层。
因此，结构可以是具有为在其中沉积EIE结构提供空间的各堆叠体(即，导电线和相关的横向桥层)的多堆叠结构。作为层的数量的倍数，所得结构的比电容密度进一步增加。
第二横向桥可以与上述第一横向桥类似，例如，第二横向桥可以包括覆盖第二导电线的至少一些第二端中的第二端的覆盖层(连续的、半连续的、或不连续的)和/或经由它们的外壁横向地连接至少一些第二导电线的横向延伸部。类似于第一横向桥层，第二横向桥层减少或消除了第二导电线的坍塌和/或成束，并在第二导电线之间产生基本均匀的间距。这使得堆叠体非常有利于在第二导电线的顶部上沉积EIE堆叠体。
在一个实施方案中，结构还可以包括涂覆第一导电线和/或第二导电线的EIE堆叠体。EIE堆叠体在结构内形成电容。在EIE堆叠体中，电极可以由导体材料或者导体和氧化物的组合制成。绝缘体层可以是电介质，例如离子电介质或者选自顺电材料或铁电材料中的电介质。
在另一个实施方案中，第一导电线(和/或第二导电线)提供导电电极。因此，第一导电线(和/或第二导电线)可以仅被绝缘体层和电极层(IE堆叠体)涂覆以提供EIE堆叠体。
在一个实施方案中，结构可以形成在基底上以提供电容器装置。基底可以嵌入其他电子或电光组件，其可以电联接至或可以不电联接至电容器装置。
EIE堆叠体可以使用ALD过程来沉积。由于与常规的AAO或纳米线结构相比，根据本发明的结构表现出更大的气体渗透性，因此其非常适合于这样的沉积过程。实际上，所提出的结构至少通过其侧面开放并且具有更规则的几何形状，其促进了沉积过程中使用的气体的扩散。该方面引起过程持续时间和成本的减少。
与常规的AAO或纳米线结构相比，所提出的结构还引起较低的ESR/ESL和较高的EPC。具体地，与常规结构的情况相比，在由于横向桥层而具有较高的机械稳定性和应力耐受性的情况下，ESR和EPC二者均可以进一步改善(例如，可以进一步增加电极厚度以降低ESR，可以进一步增加线间距(相当于孔径)和/或线深度(相当于AAO厚度)以增加EPC)。
在一个实施方案中，结构可以包括邻接并横向地包围(从侧面)第一导电线的隔离侧壁。当第二导电线可用时，可以形成类似的隔离侧壁以围绕第二导电线。隔离侧壁可以由绝缘材料(例如，聚合物或氧化物)形成。隔离侧壁在结构周围形成隔离壁，并产生数个优点。首先，使用隔离侧壁，结构可以形成在容纳这样的结构的阵列的基底中。阵列的结构将由隔离侧壁界定。阵列的切割可以沿隔离侧壁来进行。当沿隔离侧壁发生切割时，所得结构的横向侧与结构的内部电绝缘。此外，隔离侧壁在切割过程期间充当应力缓冲。此外，隔离侧壁充当横向钝化层，将结构密封并防止由于在切割之后的进一步处理步骤(例如，成型、焊接等)而引起的渗透。
本发明还提供了制造电子产品的方法，所述方法包括：
在基底上形成阳极蚀刻停止层；
在阳极蚀刻停止层上形成可阳极化层；
对可阳极化层进行阳极化以形成具有孔的阳极氧化物区域；
在阳极氧化物区域的孔内形成具有与阳极蚀刻停止层接触的第一端和从阳极蚀刻停止层突出的第二端的导电线；
形成横向地连接一定数量的导电线的横向桥层；以及
选择性地溶解阳极氧化物区域。
在一个实施方案中，可阳极化层由铝制成，阳极氧化物区域由AAO制成。
在一个实施方案中，对可阳极化层进行阳极化包括改变阳极化电压以在阳极氧化物中产生连接相邻垂直孔的横向多孔性分支。
在一个实施方案中，横向桥层可以形成在所产生的横向多孔性分支内。在一个实施方案中，形成横向桥层包括在横向多孔性分支内形成横向延伸部，横向延伸部经由它们的外壁横向地连接至少一些导电线。
在一个实施方案中，导电线和横向桥层生长在阳极氧化物区域的横向多孔性分支和孔内。可以使用适合于在多孔结构中生长导电材料的任何沉积方法，包括例如电化学沉积(ECD)和/或无电沉积过程。
在另一个实施方案中，形成横向桥层包括在阳极氧化物区域的顶表面上形成覆盖至少一些导电线的第二端的覆盖层。覆盖层可以是连续的、半连续的、或不连续的，并且可以覆盖导电线的所有或基本上所有或一些第二端。覆盖层可以优选具有导体材料，但也可以使用绝缘体材料。覆盖层可以具有与导电线相同或不同的材料。从过程的角度来看，通过限制过程步骤，使用相同的材料可能是有益的。在设想多堆叠结构的情况下，使用不同的材料可能是有益的。在一个实施方案中，覆盖层可以具有与阳极蚀刻停止层相同的材料。这使覆盖层用作形成在结构的顶部上的后续结构的阳极蚀刻停止层。
在一个实施方案中，选择性地溶解阳极氧化物区域包括控制阳极氧化物区域的选择性蚀刻过程以减少在阳极蚀刻停止层与导电线的界面处的蚀刻。在一个实施方案中，这是通过减慢界面处的蚀刻过程来进行的。这具有防止或减少界面处的电化学蚀刻的益处并使得导电线更均匀(更少的不连续性和/或颈缩(necking))，特别是在连接至阳极蚀刻停止层的第一端周围。
在一个实施方案中，所述方法还包括：
在可阳极化层上方沉积第一硬掩模；
对第一硬掩模进行图案化以限定可阳极化层的部分；以及
对可阳极化层的由第一硬掩模限定的部分进行阳极化以形成阳极氧化物区域。
第一硬掩模有助于使导电线在可阳极化层的由第一硬掩模限定的部分内的生长局部化。
第一硬掩模可以是绝缘材料例如氧化硅或氮化硅。
在另一个实施方案中，所述方法还可以包括：
在阳极氧化物区域上沉积第二硬掩模；
对第二硬掩模进行图案化以限定阳极氧化物区域的部分；以及
在落在阳极氧化物区域的由第二硬掩模限定的部分内的阳极氧化物区域的孔内形成导电线。
在一个实施方案中，阳极氧化物区域的由第二硬掩模限定的部分对应于具有完全开放的孔的部分。
第二硬掩模可以是绝缘材料例如氧化硅或氮化硅。
在一个实施方案中，第二硬掩模在阳极氧化物区域的溶解之前被蚀刻或者在阳极氧化物区域的溶解期间被剥离。这促进了阳极氧化物区域的溶解。由于使用第二硬掩模促进了气体渗透到结构中，因此也使EIE堆叠体的沉积容易。具体地，第二硬掩模的使用和随后去除使得结构在EIE沉积之前从侧面完全开放。
在一个实施方案中，所述方法还可以包括形成邻接并横向地包围导电线的隔离侧壁。这可以包括溶解阳极氧化物区域的围绕导电线的部分，阳极氧化物区域在溶解部分中没有导电线；以及在阳极氧化物区域的先前由溶解部分占据的空间内形成隔离侧壁。
在一个实施方案中，阳极氧化物区域的围绕导电线的部分包括在将所述部分溶解时未完全延伸至阳极蚀刻停止层(1308)的孔。
在另一个实施方案中，所述方法还包括在导电线上形成EIE或IE堆叠体。EIE或IE堆叠体可以使用ALD过程来沉积。EIE或IE堆叠体在结构内形成电容。
附图说明
参照附图，根据仅通过示例性而非限制性的方式给出的本发明的某些实施方案的以下描述，本发明的另外的特征和优点将变得显而易见，在附图中：
图1是阳极化的氧化铝(AAO)嵌入式电容器结构的电路示意图；
图2是AAO嵌入式电容器结构的示例性扫描电子显微镜(SEM)图像；
图3是图2的突出显示嵌入在AAO中的金属-绝缘体-金属(MIM)结构的放大图；
图4示出了对于多种AAO厚度值，AAO嵌入式电容器结构的孔几何形状(直径和间距)对等效电容密度(EPC)的影响；
图5示出了AAO嵌入式电容器结构的孔径对EPC的影响；
图6是AAO嵌入式电容器结构的等效串联电阻(ESR)相对于电容器表面的图；
图7示出了AAO嵌入式电容器结构的底部电极厚度对EPC的影响；
图8A至图8B分别是AAO嵌入式电容器结构的光学显微镜图像和SEM图像，其示出了由于因高电极厚度引起的应力而导致的裂纹；
图9是常规纳米线结构的SEM图像；
图10示出了根据本发明的一个实施方案的示例性结构的截面图；
图11示出了根据本发明的一个实施方案的另一个示例性结构的截面图；
图12A至图12B分别示出了根据本发明的一个实施方案的另一个示例性结构的截面图和顶视图；
图13A至图13G示出了用于生产根据本发明的实施方案的结构的过程步骤；
图14A至图14B分别是根据本发明的一个实施方案的示例性结构的截面图和顶视图的SEM图像；
图15A至图15B分别是根据本发明的一个实施方案的示例性结构的截面图和顶视图的SEM图像；
图16是示出与常规AAO嵌入式结构相比，根据本发明的一个实施方案的示例性结构的ESR性能的图；
图17是根据本发明的一个实施方案的示例性结构的截面图的SEM图像；以及
图18示出了根据本发明的一个实施方案的示例性结构。
具体实施方式
本发明的实施方案通过提供具有高度规则的几何形状的纳米线结构来解决现有技术的现存缺陷。所提出的结构还高度开放，其非常适合于EIE沉积，而且在较高的应力耐受性方面保持了纳米线结构的优点，并因此改善了ESR/ESL和EPC。
图10示出了根据本发明的一个实施方案的示例性结构1000的截面图。如图10所示，示例性结构1000包括第一导电层1002；具有与第一导电层1002接触的第一端和从第一导电层1002突出的第二端的第一导电线1008；以及横向地连接一定数量的第一导电线1008以在第一导电线1008之间提供基本均匀的间距的第一横向桥层(图10中的1010)。第一导电线1008可以具有与第一导电层1002不同的材料。
在一个实施方案中，如图10所示，第一导电层1002是形成在基底上的阳极蚀刻停止层。第一导电线1008可以在牺牲AAO模板(图10中未示出)内生长，牺牲AAO模板在第一导电线1008的生长之后被部分或完全去除。AAO模板可以通过对由铝制成的层1004进行阳极化而形成。可以在阳极化之前在层1004上形成硬掩模层1006，以限定其中生长第一导电线1008的牺牲AAO模板。
第一导电层1002可以具有影响其特性的数个功能。在一个实施方案中，第一导电层1002用于防止阳极化进展到第一导电层1002下方的铝电接触层。具体地，在阳极化期间，第一导电层1002的暴露于阳极化过程的部分形成氧化物顶表面。为了去除该氧化物顶表面并确保通过第一导电层1002至电接触层的电接触，将第一导电层1002选择为使得其氧化物可以相对于周围的AAO模板被选择性地蚀刻。此外，可以选择第一导电层1002以减小通过该层的接触电阻，从而改善ESR性能。在另一个实施方案中，可能需要第一导电层1002以充分地将提供的电流通过层1002，以进行用于形成第一导电线1008的电镀过程。
通过使用横向地连接第一导电线1008的横向桥层，减少或消除了第一导电线1008的坍塌和/或成束。因此实现了第一导电线1008之间的基本均匀的间距，使得结构1000非常有利于在第一导电线1008的顶部上受控沉积堆叠结构例如EIE结构。
在一个实施方案中，第一横向桥层包括覆盖至少一些第一导电线1008的第二端的覆盖层。覆盖层可以具有导体或绝缘体材料。当覆盖层是导电的时，其可以具有与导电线1008相同或不同的材料。在一个实施方案中，覆盖层可以具有与第一导电层1002相同的材料(例如，钨)。
在一个实施方案中，如图10所示，覆盖层是覆盖所有或基本上所有第一导电线1008的第二端的连续层1010。所得结构通过其侧面保持开放但表现出高的机械稳定性。这通过提供高度规则的几何形状和对EIE沉积过程(例如，ALD)期间使用的气体的高渗透性二者来促进EIE沉积过程。
在图12A和图12B中以截面图和顶视图示出的另一个实施方案中，覆盖层可以是覆盖一些但不是所有第一导电线1008的第二端的半连续的或不连续的层1202。在该配置中，第一导电线1008中的相邻者可以被覆盖层1202的相同部分覆盖在一起。所得结构1200进一步增强了对EIE沉积过程期间使用的气体的渗透性，但是仍然确保用于EIE沉积的足够规则的几何形状。
在图11中示出的另一个实施方案中，第一横向桥层可以包括经由它们的外壁横向地连接至少一些第一导电线1008的横向延伸部1102。在一个实施方案中，通过在阳极化期间改变阳极化电压(电压摆动)，在AAO模板内产生的横向多孔性分支内形成横向延伸部1102。应注意，根据用于形成横向延伸部的过程，横向延伸部可以具有或可以不具有规整(well-defined)的几何形状。在电压摆动过程中，形成的横向延伸部通常不具有受控的、规整的几何形状(例如，圆柱形)。
在一个实施方案中，横向延伸部1102形成将至少一些第一导电线1008连接在一起的网状横向结构。网状横向结构的密度可以根据增加或减少横向延伸部1102的数量，并因此增加或减少第一导电线1008之间的连接部的数量的实施方案来控制。在一个实施方案中，横向延伸部1102直接连接第一导电线1008中的相邻者。在另一个实施方案中，横向延伸部1102还可以直接连接第一导电线1008中的非相邻者。
如图11所示，可以提供横向延伸部1102以形成在第一导电线1008的多种深度处形成的数个网状横向结构。然而，在另一些实施方案中，可以在第一导电线1008的基本上单个深度处提供单个网状横向结构。
如本领域技术人员基于本文中的教导将理解的，第一横向桥层可以包括横向桥层类型的任何组合。例如，当对于EIE沉积过程，需要较高的机械稳定性和较规则的几何形状时，可以将横向延伸部1102与覆盖层(连续的、半连续的、或不连续的)一起使用。另一方面，当仅使用覆盖层就可以实现足够高的机械稳定性和规则的几何形状时，则可以省略横向延伸部1102以进一步增强结构的气体渗透性。
在其中结构包括覆盖层的一个实施方案中(图中未示出)，结构还可以包括具有与覆盖层接触的第一端和从覆盖层突出的第二端的第二导电线；以及横向地连接一定数量的第二导电线以在第二导电线之间提供基本均匀的间距的第二横向桥层。因此，结构可以是具有为在其中沉积EIE结构提供空间的各堆叠体(即，导电线和相关的横向桥层)的多堆叠结构。作为层的数量的倍数，所得结构的等效电容密度进一步增加。
第二横向桥可以与上述第一横向桥类似，例如，第二横向桥可以包括覆盖第二导电线的至少一些第二端中的第二端的覆盖层(连续的、半连续的、或不连续的)和/或经由它们的外壁横向地连接至少一些第二导电线的横向延伸部。类似于第一横向桥层，第二横向桥层减少或消除了第二导电线的坍塌和/或成束，并在第二导电线之间产生基本均匀的间距。这使得堆叠体非常有利于在第二导电线的顶部上沉积EIE堆叠体。
如本领域技术人员基于本文中的教导将理解的，多堆叠结构可以包括多于两个堆叠体。
在一个实施方案中，所提出的结构还可以包括涂覆第一导电线1008和/或第二导电线的EIE堆叠体(图10、图11和图12A至图12B中未示出)。EIE堆叠体在结构内形成电容。在EIE堆叠体中，电极可以由导体材料或者导体和氧化物的组合制成。绝缘体层可以是电介质，例如离子电介质或者选自顺电材料或铁电材料中的电介质。
在另一个实施方案中，第一导电线1008(和/或第二导电线)提供导电电极。因此，第一导电线1008(和/或第二导电线)可以仅被绝缘体层和电极层涂覆以提供EIE堆叠体。这样的结构的实例在图18中示出，图18示出了具有涂覆第一导电线的IE堆叠体的结构1800。
EIE堆叠体可以使用ALD过程来沉积。由于与常规的AAO或纳米线结构相比，根据本发明的结构表现出更大的气体渗透性，因此其非常适合于这样的沉积过程。实际上，如图10、图11和图12A至图12B所示，所提出的结构至少通过其侧面开放并且具有更规则的几何形状，其促进了沉积过程中使用的气体的扩散。该方面引起过程持续时间和成本的减少。
此外，与常规的AAO或纳米线结构相比，所提出的结构引起较低的ESR/ESL和较高的EPC。具体地，与常规结构的情况相比，在由于横向桥层而具有更高的机械稳定性和应力耐受性的情况下，ESR和EPC二者均可以进一步改善(例如，可以进一步增加电极厚度以降低ESR，可以进一步增加线间距(相当于孔径)和/或线深度(相当于AAO厚度)以增加EPC)。出于说明的目的，图16示出了与常规AAO嵌入式结构相比，根据本发明的一个实施方案的示例性结构的ESR性能。具体地，图16示出了AAO嵌入式结构的单个孔中的MIM堆叠体的电阻(线1602)与沉积在本发明的示例性结构的纳米线上的相同MIM堆叠体的电阻(线1604)的比较。如所示出的，电阻在每孔(纳米线)的基础上显著降低，特别是对于较小的孔径值。除其他原因之外，这种降低可能是由于充当较低电阻电极的纳米线。
图13A至图13G示出了用于制造包括根据本发明的实施方案的结构的电子产品的过程的步骤。
出于简化的目的，参照示出在基底上方形成多孔区域之后得到的中间产品的图13A开始描述。在一个示例性实施方案中，中间产品的制造包括在基底上形成阳极蚀刻停止层1308；在阳极蚀刻停止层1308上形成可阳极化层1310；以及对可阳极化层1310进行阳极化以形成具有孔的阳极氧化物区域1314。阳极氧化物区域1314可以包括未开放的孔1322(即，未一直延伸至阳极蚀刻停止层1308的孔)。
在一个示例性实施方案中，基底可以是包括形成在基础基底上的硅层1304和绝缘体层1302的绝缘体上硅基底。然而，实施方案不限于该示例性实施方案。
在一个示例性实施方案中，在基底的硅层1304与阳极蚀刻停止层1308之间形成金属层1306。金属层1306可以由与阻挡金属(例如钛、氮化钛、钽、氮化钽)组合或不组合的铝、铜(Cu)、银(Ag)、或铝铜(AlCu)制成。在一个实施方案中，金属层1306用作用于嵌入到结构中的电容器装置的底部电极。
在一个实施方案中，可阳极化层1310由铝制成，阳极氧化物区域1314由AAO制成。
阳极蚀刻停止层1308可以由耐阳极化过程的任何材料制成。例如，阳极蚀刻停止层1308可以由钨制成。
在形成阳极氧化物区域1314时，对于一些应用可能期望将所得的多孔区域嵌入在可阳极化层1310内。例如，可能期望控制所得的多孔区域的尺寸以控制将被嵌入其中的电容结构的电容和尺寸。通常，如图13A所示，这是通过在可阳极化层1310的顶部上形成第一硬掩模1312以掩盖可阳极化层1310的不旨在被阳极化的区域来实现的。具体地，过程包括在可阳极化层1310上方沉积第一硬掩模1312；对第一硬掩模1312进行图案化以限定可阳极化层1310的部分；以及对可阳极化层的由第一硬掩模1312限定的部分进行阳极化以形成阳极氧化物区域1314。掩盖屏蔽了除了由第一硬掩模1312限定的部分之外的可阳极化层1310，使其不与阳极化电解质接触，因此在可阳极化层1310的其中第一硬掩模1312开放的一个或多个区域中形成多孔区域。
第一硬掩模可以是绝缘材料例如氧化硅或氮化硅或者金属，条件是金属在暴露于阳极化电解质时形成稳定的氧化物。
在另一个实施方案中，除了在阳极化期间设定阳极电压的区域之外，可以使阳极氧化物区域1314在基底的整个表面上方延伸。在这样的实施方案中，不使用硬掩模。
在形成阳极氧化物区域1314之后，如图13B和图13C所示，过程包括在阳极氧化物区域1314的孔内形成具有与阳极蚀刻停止层1308接触的第一端和从阳极蚀刻停止层1308突出的第二端的导电线1316。
导电线1316可以生长在阳极氧化物区域1314的孔内。可以使用适合于在多孔结构中生长导电材料的任何沉积方法，包括例如电化学沉积(ECD)或无电沉积过程。在一个实施方案中，电沉积过程是优选的。多种材料可以用于导电材料，例如如镍、石墨烯、硅或铜。
在一个实施方案中，避免了阳极氧化物区域1314的未开放的孔1322，并且其中未形成导电线。具体地，在一个实施方案中，过程包括在阳极氧化物区域1314上(或者如果还存在第一硬掩模1312，则在第一硬掩模1312上)沉积第二硬掩模(未示出)；对第二硬掩模进行图案化以限定阳极氧化区域1314的部分；以及在落在由第二硬掩模限定的部分内的阳极氧化物区域1314的孔内形成导电线1316。在一个实施方案中，阳极氧化物区域1314的由第二硬掩模限定的部分对应于具有完全开放的孔的部分。第二硬掩模可以是绝缘材料例如氧化硅或氮化硅。
在形成导电线1316之后或者与形成导电线1316同时，过程包括形成横向地连接一定数量的导电线1316的横向桥层。
在一个实施方案中，形成横向桥层包括在阳极氧化物区域1314的顶表面上形成覆盖至少一些导电线1316的第二端的覆盖层。覆盖层可以是连续的、半连续的、或不连续的，并且可以覆盖导电线1316的所有或基本上所有或一些第二端。图13D示出了具有部分地覆盖导电线1316的半连续的覆盖层1318的结构。图13E示出了具有覆盖所有或基本上所有导电线1316的连续的覆盖层1320的相同结构。
在另一个实施方案中(图13A至图13G中未示出)，替代地或除了形成覆盖层之外，形成横向桥层还包括在阳极氧化物区域1314的横向多孔性分支内形成横向延伸部，横向延伸部经由它们的外壁横向地连接至少一些导电线1316。根据该实施方案，可阳极化层1310的阳极化包括改变阳极化电压以在连接相邻垂直孔的阳极氧化物中产生横向多孔性分支。横向延伸部可以与形成导电线1316同时通过相同的沉积过程来形成。
一旦形成导电线1316和横向桥层，就可以选择性地(部分地或完全地)溶解阳极氧化物区域1314。因此，阳极氧化物区域1314充当牺牲模板以使得能够有序地形成导电线1316。图13F(部分覆盖)和图13G(连续覆盖)中示出了所得结构。在一个实施方案中，选择性地溶解阳极氧化物区域1312包括控制阳极氧化物区域1312的选择性蚀刻过程以减少在阳极蚀刻停止层1308与导电线1316的界面处的蚀刻。在一个实施方案中，这是通过减慢界面处的蚀刻过程来进行的。这具有防止或减少界面处的电化学蚀刻的益处并使得导电线1316更均匀(较少的不连续性和/或颈缩)，特别是在连接至阳极蚀刻停止层1308的第一端周围。
在另一个实施方案中，过程还可以包括在导电线1316上形成EIE或IE堆叠体。EIE或IE堆叠体可以使用ALD过程来沉积。EIE或IE(与导电线1316一起)堆叠体在结构内形成电容。图18示出了由在图13G中示出的结构上形成IE堆叠体而产生的示例性结构1800。如所示出的，IE堆叠体包括绝缘体层1802和电极层1804。在一个实施方案中，在去除第二硬掩模并溶解阳极氧化物区域之后形成IE堆叠体。因此，IE堆叠体可以一直沿其外壁和因阳极氧化物区域的溶解而产生的沟槽(以下进一步讨论)涂覆第一硬掩模1312、覆盖层1320、导电线1316。在另一个实施方案中，IE堆叠体可以被设计成仅涂覆导电线1316或仅涂覆导电线1316和覆盖层1320。如本领域技术人员基于本文中的教导将理解的，实施方案不限于具有连续的覆盖层1320的结构1800。在另一些实施方案中，覆盖层1320可以用不连续的覆盖层、半连续的覆盖层(例如，1318)或横向延伸部(例如，1102)来代替。
在一个实施方案中，在第二掩模用于覆盖阳极氧化物区域的未开放的孔的情况下，第二硬掩模在阳极氧化物区域的溶解之前被蚀刻或者在阳极氧化物区域的溶解期间被剥离。这促进了阳极氧化物区域的溶解。由于第二硬掩模的去除促进了气体渗透到结构中，因此第二硬掩模的去除也使EIE堆叠体的沉积容易。具体地，如以下进一步讨论的，第二硬掩模的使用和随后去除使得结构在EIE沉积之前从侧面完全开放。
图17是根据本发明的一个实施方案的示例性结构的截面图的SEM图像。具体地，图17示出了在去除第二硬掩模之后但在溶解阳极氧化物区域之前的结构。如所示出的，由于使用第二硬掩模，阳极氧化物区域的横向部分保持没有导电线。当去除第二硬掩模并溶解阳极氧化物时，在阳极氧化物区域的先前由该横向部分占据的空间中形成沟槽。由于围绕导电线的该沟槽，结构从其侧面完全开放，这极大地促进了气体渗透性和EIE沉积。
在一个实施方案中，在EIE沉积之后，可以用绝缘材料(聚合物或氧化物)来填充沟槽，从而形成结构的侧壁。因此，在一个实施方案中，过程还可以包括形成邻接并横向地包围导电线的隔离侧壁。这可以包括将阳极氧化物区域的围绕导电线的部分溶解，阳极氧化物区域在溶解部分中没有导电线；以及在阳极氧化物区域的先前由溶解部分占据的空间内形成隔离侧壁。
如上所述，隔离侧壁在结构周围形成隔离壁，并产生数个优点。首先，使用隔离侧壁，结构可以形成在容纳这样的结构的阵列的基底中。阵列的结构将由隔离侧壁界定。阵列的切割可以沿隔离侧壁来进行。当沿隔离侧壁发生切割时，所得结构的横向侧与结构的内部电绝缘。此外，隔离侧壁在切割过程期间充当应力缓冲。此外，隔离侧壁充当横向钝化层，将结构密封并防止由于在切割之后的进一步处理步骤(例如，成型、焊接等)而引起的渗透。
在另一个实施方案中，可以在不使用第二硬掩模的情况下形成围绕导电线的沟槽(其可以被填充以形成隔离侧壁)。具体地，该实施方案依赖于以下事实：在可阳极化层(如由第一硬掩模限定的)的阳极化中，形成在第一硬掩模的边缘附近的孔可能不开放(即，未一直延伸至阳极蚀刻停止层的孔)或者仅部分开放(即，延伸但不超过整个孔径的孔)。因此，可阳极化层在由这些孔限定的区域中形成残留壁架。在一个实施方式中，在阳极化之后蚀刻形成残留壁架的一些侧孔，以使它们完全开放并使用它们来生长导电线。然而，在另一个实施方式中，在阳极化之后可以保持侧孔不被蚀刻。这样的效果是，在用于生长导电线的电镀期间，电流可能不流过这些孔。因此，没有导电线在侧孔中生长。在生长导电线之后，阳极氧化物的溶解在先前由侧孔占据的区域中产生沟槽。如上所述，该沟槽可以被填充以形成隔离侧壁。
可以重复上述制造过程以形成多堆叠结构。具体地，从如图13F或图13G所示的结构开始，可以在覆盖层上方形成第二阳极氧化物模板。然后，可以在第二阳极氧化物模板内生长导电线，并且可以沉积第二覆盖层以覆盖导电线。最后，将第二阳极氧化物模板溶解。通过具有与阳极蚀刻停止层1308相同的材料(例如，钨)的覆盖层，将有助于该多堆叠过程，并且所得结构的电容密度将得到改善。
图14A至图14B分别是根据上述过程制造的部分覆盖的结构的截面图和顶视图的SEM图像。图15A至图15B分别是根据上述过程制造的连续覆盖的结构的截面图和顶视图的SEM图像。
另外的变型
虽然以上已经参照某些具体实施方案描述了本发明，但是将理解，本发明不受具体实施方案的特殊性的限制。在所附权利要求书的范围内，可以在上述实施方案中做出许多变化、修改和发展。

Claims (14)

1.一种电容结构(1800)，包括：
第一导电层(1308)；
具有与所述第一导电层(1308)接触的第一端和从所述第一导电层(1308)突出的第二端的第一导电线(1316)；
横向地连接一定数量的第一导电线(1008、1316)以在所述第一导电线(1008、1316)之间提供基本均匀的间距的第一横向桥层(1010、1102、1202、1320)，其中所述第一横向桥层(1010、1102、1202)包括覆盖所述第一导电线(1008、1316)的至少一些的所述第二端的覆盖层(1010、1202、1320)，所述覆盖层(1010、1202、1320)的材料不同于所述第一导电线(1008、1316)的材料；以及
涂覆所述第一导电线(1008、1316)和所述覆盖层(1010、1202、1320)的电极-绝缘体-电极(EIE)堆叠体或绝缘体-电极(IE)堆叠体(1802、1804)。
2.根据权利要求1所述的电容结构(1800)，其中所述第一横向桥层(1010、1102、1202、1320)包括经由它们的外壁横向地连接至少一些所述第一导电线(1008)的横向延伸部(1102)。
3.根据权利要求1或2所述的电容结构(1800)，其中所述覆盖层(1010、1202、1320)是连续的、半连续的、或者不连续的层。
4.根据权利要求1至2中任一项所述的电容结构(1800)，还包括：
具有与所述覆盖层(1010、1202、1320)接触的第一端和从所述覆盖层(1010、1202、1320)突出的第二端的第二导电线；以及
横向地连接一定数量的所述第二导电线以在所述第二导电线之间提供基本均匀的间距的第二横向桥层。
5.根据权利要求4所述的电容结构(1800)，其中所述第二横向桥包括：
覆盖至少一些所述第二导电线的所述第二端的覆盖层；或者
经由它们的外壁横向地连接至少一些所述第二导电线的横向延伸部。
6.根据权利要求4所述的电容结构(1800)，其中所述电极-绝缘体-电极(EIE)堆叠体或所述绝缘体-电极(IE)堆叠体(1802、1804)进一步涂覆所述第二导电线。
7.根据权利要求1至2中任一项所述的电容结构(1800)，包括：
邻接并横向地包围所述第一导电线(1008)的隔离侧壁。
8.一种制造电子产品的方法，包括：
在基底(1302、1304)上形成阳极蚀刻停止层(1308)；
在所述阳极蚀刻停止层(1308)上形成可阳极化层(1310)；
对所述可阳极化层(1310)进行阳极化以形成具有孔的阳极氧化物区域(1314)；
在所述阳极氧化物区域(1314)的孔内形成具有与所述阳极蚀刻停止层(1308)接触的第一端和从所述阳极蚀刻停止层(1308)突出的第二端的导电线(1316)；
形成横向地连接一定数量的所述导电线(1316)的横向桥层(1318、1320)，其中形成所述横向桥层(1318、1320)包括在所述阳极氧化物区域的顶表面上形成覆盖所述导电线的至少一些的所述第二端的覆盖层(1318、1320)，所述覆盖层(1318、1320)的材料不同于所述导电线(1316)的材料；
部分地或完全地溶解所述阳极氧化物区域(1314)，其中部分地或完全地溶解所述阳极氧化物区域(1314)包括控制所述阳极氧化物区域(1314)的蚀刻过程以减少在所述阳极蚀刻停止层(1308)与所述导电线(1316)的界面处的蚀刻；以及
在所述导电线和所述覆盖层(1318、1320)上形成电极-绝缘体-电极(EIE)堆叠体或绝缘体-电极(IE)堆叠体(1802、1804)。
9.根据权利要求8所述的方法，还包括：
在所述可阳极化层(1310)上方沉积第一硬掩模(1312)；
对所述第一硬掩模(1312)进行图案化以限定所述可阳极化层的部分；以及
对所述可阳极化层的由所述第一硬掩模(1312)限定的部分进行阳极化以形成所述阳极氧化物区域(1314)。
10.根据权利要求9所述的方法，还包括：
在所述阳极氧化物区域上沉积第二硬掩模；
对所述第二硬掩模进行图案化以限定所述阳极氧化物区域的部分；以及
在落在所述阳极氧化物区域的由所述第二硬掩模限定的部分内的所述阳极氧化物区域的孔内形成所述导电线。
11.根据权利要求8至10中任一项所述的方法，其中所述阳极氧化物区域包括与所述阳极氧化物区域的相邻孔连接的横向多孔性分支，以及其中形成所述横向桥层包括在所述横向多孔性分支内形成横向延伸部，所述横向延伸部经由它们的外壁横向地连接至少一些所述导电线。
12.根据权利要求8至10中任一项所述的方法，包括：
形成邻接并横向地包围所述导电线(1316)的隔离侧壁。
13.根据权利要求12所述的方法，包括：
溶解所述阳极氧化物区域(1314)的围绕所述导电线(1316)的部分，所述阳极氧化物区域(1314)在溶解部分中没有导电线；以及
在先前由所述阳极氧化物区域(1314)的所述溶解部分占据的空间内形成所述隔离侧壁。
14.根据权利要求13所述的方法，其中所述阳极氧化物区域(1314)的围绕所述导电线的部分包括在所述部分被溶解时未完全延伸至所述阳极蚀刻停止层(1308)的孔。
CN201980076768.8A 2018-11-23 2019-11-21 用于堆叠体沉积的增强的纳米线结构 Active CN113165868B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP18306565.5A EP3656734A1 (en) 2018-11-23 2018-11-23 Nanowire structure enhanced for stack deposition
EP18306565.5 2018-11-23
PCT/EP2019/082156 WO2020104624A1 (en) 2018-11-23 2019-11-21 Nanowire structure enhanced for stack deposition

Publications (2)

Publication Number Publication Date
CN113165868A CN113165868A (zh) 2021-07-23
CN113165868B true CN113165868B (zh) 2023-05-09

Family

ID=64572271

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980076768.8A Active CN113165868B (zh) 2018-11-23 2019-11-21 用于堆叠体沉积的增强的纳米线结构

Country Status (5)

Country Link
US (1) US11705484B2 (zh)
EP (1) EP3656734A1 (zh)
CN (1) CN113165868B (zh)
TW (1) TWI819150B (zh)
WO (1) WO2020104624A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3567645A1 (en) * 2018-05-11 2019-11-13 Murata Manufacturing Co., Ltd. Porous region structure and method of manufacture thereof
EP3799084B1 (en) 2019-09-30 2023-05-03 Murata Manufacturing Co., Ltd. Nanomagnetic inductor cores, inductors and devices incorporating such cores, and associated manufacturing methods
EP4174219A1 (en) 2021-11-02 2023-05-03 Murata Manufacturing Co., Ltd. Nanowire array structures for integration, products incorporating the structures, and methods of manufacture thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8168495B1 (en) * 2006-12-29 2012-05-01 Etamota Corporation Carbon nanotube high frequency transistor technology

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050276743A1 (en) * 2004-01-13 2005-12-15 Jeff Lacombe Method for fabrication of porous metal templates and growth of carbon nanotubes and utilization thereof
US9099241B1 (en) * 2013-04-10 2015-08-04 Mainstream Engineering Corporation Enhanced charge-storage electrochemical double layer capacitors with nanoscale electrolyte confinement tunability, and a method for production thereof to obtain axi-symmetric, high surface area electrode growth
JP5931594B2 (ja) * 2012-06-07 2016-06-08 太陽誘電株式会社 コンデンサ
FR3012664B1 (fr) 2013-10-29 2016-01-01 Ipdia Structure a capacite amelioree
JP6218558B2 (ja) * 2013-10-30 2017-10-25 太陽誘電株式会社 コンデンサ
EP2980014B1 (en) 2014-07-31 2019-06-26 IMEC vzw Method for interconnected nanowire cluster formation using an Anodic Aluminium Oxide (AAO) template
TWI546835B (zh) * 2014-10-28 2016-08-21 鈺邦科技股份有限公司 金屬陽極改良之固態電解電容器及其製造方法
EP3567645A1 (en) * 2018-05-11 2019-11-13 Murata Manufacturing Co., Ltd. Porous region structure and method of manufacture thereof
EP3795721B1 (en) * 2019-09-19 2023-07-19 Murata Manufacturing Co., Ltd. Nanowire structure to form an array of isolated capacitors, and associated manufacturing methods

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8168495B1 (en) * 2006-12-29 2012-05-01 Etamota Corporation Carbon nanotube high frequency transistor technology

Also Published As

Publication number Publication date
US20210280670A1 (en) 2021-09-09
EP3656734A1 (en) 2020-05-27
TW202107498A (zh) 2021-02-16
WO2020104624A1 (en) 2020-05-28
TWI819150B (zh) 2023-10-21
CN113165868A (zh) 2021-07-23
US11705484B2 (en) 2023-07-18

Similar Documents

Publication Publication Date Title
CN113165868B (zh) 用于堆叠体沉积的增强的纳米线结构
US8555474B2 (en) Method of manufacturing capacitor element
US11316006B2 (en) Porous region structure and method of manufacture thereof
CN109545778B (zh) 电容器组件
CN109585163B (zh) 电容器及其制造方法
US20210032766A1 (en) Semiconductor device having porous region embedded structure and method of manufacture thereof
US11978766B2 (en) Three-dimensional capacitive structures and their manufacturing methods
US20220208968A1 (en) Manufacturing method of a nanowire-based structure and capacitor array component including the structure
US20230197440A1 (en) Device comprising an anodic porous region surrounded by a trench having an electrical isolation barrier, and corresponding method
US20230307185A1 (en) Capacitor structure with via embedded in porous medium
EP4174219A1 (en) Nanowire array structures for integration, products incorporating the structures, and methods of manufacture thereof
US20240178183A1 (en) Method for obtaining an integrated device comprising using an etching mask to define dicing lines
CN111989426B (zh) 具有多孔区域嵌入式结构的半导体装置及其制造方法
US20220301784A1 (en) High-density capacitive device and method for manufacturing such a device
CN118251121A (zh) 包括阳极多孔氧化物区域的集成装置及其制造方法
CN116601729A (zh) 具有嵌入多孔介质中的通孔的电容器结构
CN116264220A (zh) 电气器件以及制造电气器件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant