CN116264220A - 电气器件以及制造电气器件的方法 - Google Patents
电气器件以及制造电气器件的方法 Download PDFInfo
- Publication number
- CN116264220A CN116264220A CN202211589417.7A CN202211589417A CN116264220A CN 116264220 A CN116264220 A CN 116264220A CN 202211589417 A CN202211589417 A CN 202211589417A CN 116264220 A CN116264220 A CN 116264220A
- Authority
- CN
- China
- Prior art keywords
- porous oxide
- top surface
- layer
- anodic porous
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 239000000463 material Substances 0.000 claims abstract description 119
- 229910052751 metal Inorganic materials 0.000 claims abstract description 82
- 239000002184 metal Substances 0.000 claims abstract description 82
- 239000000945 filler Substances 0.000 claims abstract description 31
- 238000000151 deposition Methods 0.000 claims abstract description 15
- 238000007743 anodising Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 31
- 239000011148 porous material Substances 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 16
- 229910052782 aluminium Inorganic materials 0.000 claims description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 14
- 239000003990 capacitor Substances 0.000 claims description 11
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 125000006850 spacer group Chemical group 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 4
- 238000004528 spin coating Methods 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 238000002048 anodisation reaction Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004146 energy storage Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000001878 scanning electron micrograph Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 239000010405 anode material Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 239000002071 nanotube Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
- C25D11/02—Anodisation
- C25D11/022—Anodisation on selected surface areas
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
- C25D11/02—Anodisation
- C25D11/04—Anodisation of aluminium or alloys based thereon
- C25D11/18—After-treatment, e.g. pore-sealing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Electrochemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Pressure Sensors (AREA)
- Micromachines (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Element Separation (AREA)
Abstract
本发明提供了一种电气器件以及制造电气器件的方法。一种制造电气器件的方法,包括:对可阳极氧化金属层的部分进行阳极氧化,以获得阳极多孔氧化物区域(101)以及与阳极多孔氧化物区域相邻的可阳极氧化金属区域(100),阳极多孔氧化物区域比可阳极氧化金属区域厚;在阳极多孔氧化物区域和可阳极氧化金属区域上沉积衬垫材料的层(105);在衬垫材料的层上沉积填充材料的层(106)以获得具有顶表面的堆叠结构,填充材料与衬垫材料不同;对从堆叠结构的顶表面起直至到达衬垫材料的层的堆叠结构进行平坦化,以暴露位于阳极多孔氧化物区域的至少一部分(112)上方的衬垫材料的部分(111);去除衬垫材料的暴露部分。
Description
本发明涉及集成领域,并且更具体地,涉及电气器件、相关的半导体产品及其制造方法。
背景技术
如今,硅基无源集成技术可用于工业设计。例如,例如,由村田集成无源解决方案(Murata Integrated Passive Solutions)开发的PICS技术允许将高密度电容性部件集成到硅衬底中。根据该技术,可以将几十甚至几百个无源部件有效地集成到硅管芯中。
在P.Banerjee等人的题为“Nanotubular metal-insulator-metal capacitorarrays for energy storage(用于能量存储的纳米管金属-绝缘体-金属电容器阵列)”(2009年5月在Natural technology中发表)的工作中,描述了在多孔阳极材料诸如例如多孔阳极氧化铝(porous anodic alumina,PAA)中形成的金属-绝缘体-金属(metal-insulator-metal,MIM)结构。金属绝缘体然后以及金属的相继的层遵循多孔材料的轮廓,得到嵌入到多孔材料的孔内的MIM结构。然而,由于可以通过原子层沉积(ALD)来沉积的PAA厚度,因此Banerjee的PAA嵌入式结构经受高的等效串联电阻(ESR)和受限的电容密度。
在国际申请公开WO 2015/063420 A1中描述了F.Voiron等人的改善Banerjee的ESR和电容的结构。Voiron的结构导致可以用于各种应用的高度集成的电容。在该结构中,孔的底部被打开,并且MIM结构的下金属层接触位于多孔区域下方的导电层,从而提供了电接触并且减少ESR。
通常,上述PAA嵌入式结构通过将结构(例如,MIM电容性堆叠)嵌入衬底(诸如硅晶片)上方的多孔区域内而得到。通常,多孔区域通过对沉积在衬底上的金属(诸如铝)的薄层进行阳极氧化而得到。阳极氧化将铝层转化成多孔阳极氧化铝。通常,多孔区域以任何形状形成(如从顶部观看),并且在垂直于晶片表面的方向上延伸穿过氧化铝层。
可以通过将具有开口的硬掩模形成至要被阳极氧化的区域上来执行限定PAA的形状。
图1是示出了在铝层AL上方使用二氧化硅硬掩模HM形成的示例性多孔区域PR的硬掩模界面区域的截面的SEM(扫描电子显微镜)图像。多孔区域具有多于其初始预阳极氧化的体积的约20%的体积。因此,并且由于多孔区域只能向上生长,因此多孔区域PR比铝层AL厚,以及存在在两层的顶表面之间的高度差h约2微米至3微米。
由于难以在图像上区分,因此铝层AL和硬掩模HM之间的界面由标记INF指示。
硬掩模HM通常没有足够的延性(在示出的示例中,硬掩模HM是二氧化硅硬掩模)以在阳极氧化过程期间保持完全共形。事实上,已观察到可能出现裂纹(诸如图1中可见的裂纹CR)。裂纹由如下原因导致:多孔区域的顶表面在阳极氧化过程期间向上延伸,由于非阳极氧化铝区域保持恒定的高度,多孔区域的顶表面在阳极氧化过程期间向上延伸使硬掩模变形。
裂纹可能对随后沉积的MIM结构的功能有影响(例如,裂纹导致短路或断路)。
高度差h也存在问题,原因是后续步骤将被这种拓扑影响。在电容器上方形成互连(通常被称为后端的部分)后通常是在多孔区域中形成电容器。这些互连包括电连接和随后沉积的绝缘体区域。互连下方的非平坦拓扑可能影响其功能以及其如何沉积。
图2是示出了在铝层AL上使用二氧化硅硬掩模HM形成的示例性多孔区域PR的硬掩模界面区域的截面的另一SEM图像。在该示例中,不仅形成裂纹CR,而且还存在电解质在裂纹区域中的渗透,这产生不期望的阳极氧化APR。
文件EP 3556910教导使用金属硬掩模来限定要阳极氧化的部分。使用金属硬掩模(即更有延性的掩模)防止出现裂纹。然而,这种解决方案对多孔氧化物区域和金属区域之间的高度差没有作用。
文件EP 3567645公开了使用第二硬掩模在裂纹区域上方形成密封,以防止任何电故障,并且精确地限定将有助于随后形成的电容器的电容的孔。这还是限制了与裂纹相关联的缺陷,但仍未克服与高度差相关联的问题。
本发明鉴于上面的问题而作出。
发明内容
本发明提供了用于制造电气器件的方法,包括:
-在衬底上方设置可阳极氧化金属层,
-对可阳极氧化金属层的部分进行阳极氧化,以获得具有顶表面的阳极多孔氧化物区域以及与阳极多孔氧化物区域相邻并且也具有顶表面的可阳极氧化金属区域,阳极多孔氧化物区域比可阳极氧化金属区域厚,使得阳极多孔氧化物区域的顶表面高于可阳极氧化金属区域的顶表面,
-在阳极多孔氧化物区域的顶表面上以及在可阳极氧化金属区域的顶表面上沉积衬垫材料的层,
-在衬垫材料的层上沉积厚度大于阳极多孔氧化物区域的顶表面与可阳极氧化金属区域的顶表面之间的高度差的填充材料的层,以获得具有顶表面的堆叠结构,填充材料与衬垫材料不同,
-从堆叠结构的顶表面对堆叠结构进行平坦化直至到达衬垫材料的层,以暴露位于阳极多孔氧化物区域的至少一部分上方的衬垫材料的部分,
-去除衬垫材料的暴露部分。
因此,本发明提出改进已对其执行阳极氧化的结构,例如通过使用硬掩模来限定后续被去除的阳极氧化的部分。事实上,在所获得的装置中不存在硬掩模意味着在阳极氧化金属和非阳极氧化金属之间的界面的水平处没有裂纹。
例如,可阳极氧化金属区域在阳极多孔氧化物区域的侧面。
另外,例如,平坦化过程相对于衬垫材料是选择性的(即不去除这种材料,或者以低速去除这种材料)。
使用两种不同的材料(衬垫材料和填充材料)允许补偿高度差并且控制去除材料并暴露阳极多孔氧化物区域的部分的过程。
填充材料的层可以优选地比衬垫材料的层厚。
在此,平坦化过程将从堆叠结构中去除材料,并且在到达衬垫时停止:这应当发生在阳极多孔氧化物的上方,因为其顶表面高于可阳极氧化金属层的顶表面。另外,最后的去除步骤可以在不影响参与补偿高度差的填充材料的层的情况下执行,因为填充材料的层比高度差厚。
因此,所获得的装置将基本上是平坦的,并且填充材料与阳极多孔氧化物的顶点平齐(其中衬垫停止平坦化)。然后观察到无高度差,并且任何后续的沉积步骤将不被拓扑差异影响。
本领域技术人员将能够选择适合于实现上面的方法的可阳极氧化金属。另外,衬垫材料和填充材料可以被选择成使得衬垫可以被沉积在可阳极氧化金属上,填充物可以被沉积在衬垫上,衬垫允许停止平坦化过程,衬垫可以在其被暴露的地方被去除。
根据特定的实施方式,该方法包括:在对可阳极氧化金属层的部分进行阳极氧化之前,在可阳极氧化金属层的顶表面上形成硬掩模的预备步骤,硬掩模具有到达要阳氧极化的可阳极氧化金属层的部分的开口,
其中,该方法还包括在对可阳极氧化金属层的部分进行阳极氧化之后去除硬掩模的步骤。
该硬掩模是将限定要阳极氧化的区域的硬掩模。
可以通过选择性蚀刻(即硬掩模材料而不是阳极多孔氧化物或可阳极氧化金属的蚀刻)来去除硬掩模。
根据特定的实施方式,衬垫材料具有大于阳极多孔氧化物的孔的平均孔宽度的2倍的厚度。
观察到这种最小的厚度将有利于对孔进行密封,这防止孔内的任何污染。
另外,衬垫的厚度应当优选地保持尽可能薄(但优选地大于孔的平均宽度的2倍),使得在衬垫被去除后,平坦化的表面基本上保持平坦。换句话,结构的拓扑基本上不被衬垫材料的层的暴露部分的去除影响。
在衬垫材料的化学蚀刻也可以去除阳极多孔氧化物的情况下(即衬垫和阳极多孔氧化物之间的选择性低的情况下),衬垫材料的薄层也是有益的。
根据特定的实施方式,去除衬垫材料的部分包括选择性蚀刻,该选择性蚀刻在蚀刻的衬垫材料和(应当优选地不被蚀刻)的阳极多孔氧化物之间具有高选择性。
例如,这种高选择性可以与是阳极多孔氧化物的蚀刻速度的至少两倍的衬垫材料的蚀刻速度相对应。
这允许在不明显影响阳极多孔氧化物区域的情况下去除衬垫材料的暴露部分。优选地,阳极多孔氧化物的去除应当保持低于蚀刻材料的100纳米。
这种选择性特别地适合于以下情况:蚀刻速度例如在蚀刻表面的中心和边缘之间变化;以及阳极多孔氧化物可以在一些区域中暴露而在其他区域中不暴露。
这个实施方式有利于具有衬垫材料的薄层。
根据特定的实施方式,对堆叠结构进行平坦化包括使用被配置成在到达衬垫材料的层时停止平坦化的化学机械抛光。
例如,化学机械抛光可以使用仅蚀刻填充材料而不蚀刻衬垫材料的化学品(即具有高选择性的化学品)。
根据特定的实施方式,该方法还包括通过旋涂来沉积厚度大于阳极多孔氧化物区域的顶表面与可阳极氧化金属区域的顶表面之间的高度差的抗蚀剂材料的层。其中,对堆叠结构进行平坦化包括在抗蚀剂材料和填充材料之间的非选择性蚀刻。
本领域技术人员可以将上面的步骤称为抗蚀剂回蚀步骤。抗蚀剂材料和填充材料之间的低选择性可以与基本上相同的抗蚀剂材料的蚀刻速度和填充材料的蚀刻速度相对应。
由于抗蚀剂材料的层具有大于阳极多孔氧化物区域的顶表面与可阳极氧化金属区域的顶表面之间的高度差的厚度,并且由于使用旋涂,因此得到具有平坦的顶表面的抗蚀剂材料的层。这允许在平坦化期间执行均匀且平坦的蚀刻。
在此,还将执行平坦化,直到抗蚀剂被完全地蚀刻掉。
根据特定的实施方式,可阳极氧化金属层包括铝。
根据特定的实施方式,阳极多孔氧化物区域包括从阳极多孔氧化物区域的顶表面延伸的基本上直的孔,并且其中,在去除衬垫材料的暴露部分之后,孔被打开至阳极多孔氧化物区域的部分的顶表面。
在阳极氧化期间,这些基本上直的孔可以在各种金属中形成,并且更确切地,它们可以在铝中形成。
这种特殊的实施方式确保孔不被例如衬垫材料封堵,使得孔可以被后续使用。
根据特定的实施方式,该方法还包括在阳极多孔氧化物区域的部分的孔内沉积的分层结构。
例如,分层结构可以被共形地沉积在孔内。
根据特定的实施方式,包括金属-绝缘体-金属堆叠以形成电极在阳极多孔氧化物区域的部分的孔内延伸的电容器。
金属-绝缘体-金属结构可以被称为MIM结构,并且金属可以例如是掺杂的多晶硅。
本发明还提供一种电气器件,包括衬底,以及在衬底上方包括:
-包括具有顶表面的可阳极氧化金属区域的层,所述可阳极氧化金属区域与也具有顶表面的阳极多孔氧化物区域相邻,阳极多孔氧化物区域比可阳极氧化金属区域厚,使得阳极多孔氧化物区域的顶表面高于可阳极氧化金属区域的顶表面,
-堆叠结构,该堆叠结构包括衬垫材料的层,衬垫材料的层在可阳极氧化金属区域的顶表面上以及部分地位于阳极多孔氧化物区域的顶表面上方及阳极多孔氧化物区域的顶表面上,以限定阳极多孔氧化区域的暴露部分;以及在衬垫材料的层上方的厚度基本上等于阳极多孔氧化物区域的顶表面与可阳极氧化金属区域的顶表面之间的高度差的填充材料的层,
其中,堆叠结构包括到达阳极多孔氧化物区域的暴露部分的开口,并且堆叠结构在开口周围被平坦化。
这种装置可以适应于从上面定义的方法的任何实施方式中获得。
在这种结构中,基本上相等可以指相等,或在可以加上或减去衬垫材料的厚度(优选地比填充材料的层薄)的范围内。
根据特定的实施方式,阳极多孔氧化物区域的暴露部分被包括由衬垫材料的层密封的孔的阳极多孔氧化物区域的外围部分围绕。
这允许防止横向/周边孔参与随后形成的装置(例如电容器),因为难以精确地量化其对该装置的贡献。
附图说明
参照附图,根据仅通过说明而非限制的方式给出的本发明的某些实施方式的以下描述,本发明的其他特征和优点将变得明显,在附图中:
已描述的图1和图2是阳极多孔氧化物区域的SEM图像;
-图3是阳极氧化后的装置的示意表示;
-图4示出了去除硬掩模后的图3的装置;
-图5示出了在沉积衬垫材料的层和填充材料的层后的图4的装置;
-图6示出了在沉积抗蚀剂后的图5的装置;
-图7示出了在执行平坦化步骤后的图6的装置;
-图8示出了在去除衬垫材料的暴露部分后的图7的装置。
具体实施方式
我们现在将描述制造包括不包括裂纹并且呈现平面轮廓的阳极多孔氧化物区域的装置的方法。
图3示出了在衬底SUB(例如硅晶片或其他材料的晶片)上方形成的装置。衬底SUB还可以包括阻止阳极氧化过程的阻挡层。
在该衬底SUB上,已形成可阳极氧化金属的初始层。例如,金属是沉积成超过几微米(例如7微米)的厚度的铝。在图中,该层被表示成在执行该层的一部分的阳极氧化后,以获得可阳极氧化金属区域100以及与可阳极氧化金属区域相邻的阳极多孔氧化物区域101。
由于可阳极氧化金属是铝,因此阳极多孔氧化物区域包括从阳极多孔氧化物区域的表面延伸至衬底SUB的基本上直的孔。本发明不限于使用铝,并且例如也适用于可以被阳极氧化的其他金属,以形成从顶表面(在阳极氧化期间暴露的表面)延伸的基本上直的孔。
借助于硬掩模102(例如,包括二氧化硅并且具有约1微米的厚度的硬掩模)获得选择性阳极氧化。
由于阳极多孔氧化物区域101的体积大于相应的可阳极氧化金属的初始体积(约20%),因此阳极多孔氧化物区域的顶点AP(阳极多孔氧化物区域的顶表面)高于可阳极氧化金属区域100的顶表面(约2微米至3微米的距离h1)。
在阳极氧化期间,硬掩模102已开裂,并且裂纹CRA在图中是可见的。
本方法旨在对高度差h1进行补偿的同时去除该裂纹。
如图4中所示,可以通过选择性蚀刻(例如,使用氟化干蚀刻)去除硬掩模102。该步骤可以去除可阳极氧化金属区域100和阳极多孔氧化物区域101之间的界面处的裂纹。
在这个阶段,可阳极氧化金属区域100的顶表面104和阳极多孔氧化物区域101的顶表面103(该顶表面103包括顶点AP)都被暴露。
随后并且如图5中所示,在阳极多孔氧化物区域的顶表面103上和可阳极氧化金属区域100的顶表面上沉积衬垫材料的层105。
优选地,应当使用防止任何衬垫材料沉积在阳极多孔氧化物区域的孔内的工艺来执行沉积衬垫材料。这防止可能影响在孔内的随后沉积的任何污染,并且密封孔。这可以通过使用是平均孔宽度的两倍的衬垫材料的层的厚度来获得。
例如,可以以约300纳米的厚度使用硅氮化物的等离子体增强化学气相沉积(PECVD),或钛氮化物的物理气相沉积(PVD)来沉积衬垫材料的层105。事实上,为了形成密封阳极多孔氧化物区域101的孔的连续层,衬垫材料的层的厚度应当大于孔直径(通常为80纳米)。衬垫也应当优选地保持薄,使得稍后可以快速地被蚀刻掉,而无需蚀刻太多的多孔氧化物区域。例如,可以使用包括200纳米和400纳米之间的厚度。
在沉积衬垫材料的层105之后,在衬垫材料的层上沉积填充材料的层106。填充材料与衬垫材料不同。填充材料的层还应当以大于高度差h1的厚度沉积,以对该差进行补偿。
例如,填充材料的层106可以包括使用PVD沉积的铝,或者甚至使用PECVD沉积的二氧化硅。
图6示出了沉积也具有大于高度差h1的厚度的抗蚀剂材料的层107的步骤。通常地,可以沉积约3微米的厚度。抗蚀剂可以被旋涂在表面上,以获得平坦的表面。
抗蚀剂材料可以被选择成相对于相同的蚀刻剂具有与填充材料的蚀刻速度相等的蚀刻速度。因此,并且如图7中所示,可以执行通过该蚀刻剂(并且优选地,蚀刻剂在一方面抗蚀剂材料和蚀刻的填充材料与另一方面衬垫材料之间是选择性的或高度选择性的)的蚀刻步骤。
这个过程可以被本领域技术人员称为抗蚀剂回蚀,并且与平坦化步骤相对应。
平坦化/蚀刻步骤被配置成被执行直至到达衬垫材料的层(其顶表面)。这发生在阳极多孔氧化物区域的顶点AP上方,因为顶点AP也是衬垫材料的最高部分。
在这个阶段处,衬垫材料的一部分110被暴露:衬垫材料的一部分110不再被填充材料或抗蚀剂材料覆盖。另外,该部分110和填充材料的新顶表面111形成基本上平坦的表面。
应当注意,本发明不被限制于抗蚀剂回蚀工艺,并且也可以使用被配置成在到达衬垫材料的层时停止平坦化的化学机械抛光来实现。
然后,并且如图8中所示,例如,但不一定通过使用在一方面蚀刻的衬垫材料和另一方面阳极多孔氧化物之间具有高选择性的选择性蚀刻来去除衬垫层的暴露部分110。另外,可以使用掩模来限定要去除的衬垫材料的部分。
这允许获得与填充材料的层的新顶表面111基本上平齐的阳极多孔氧化物区域的一部分。
例如,二者之间的差可以小于与阳极多孔氧化物区域的顶表面的粗糙度相对应的100纳米。
获得电气器件,其包括在衬底SUB上方的以下层电气器件:
-包括具有顶表面的可阳极氧化金属区域100的层,可阳极氧化金属区域100与也具有顶表面的阳极多孔氧化物区域101相邻,阳极多孔氧化物区域比可阳极氧化金属区域厚,使得阳极多孔氧化物区域的顶表面高于可阳极氧化金属区域的顶表面,
-堆叠结构,该堆叠结构包括在可阳极氧化金属区域的顶表面上以及部分地在阳极多孔氧化物区域上方以及在阳极多孔氧化物区域的顶表面上的衬垫材料的层105,以限定阳极多孔氧化物区域的暴露部分112;以及在衬垫材料的层上方以及在衬垫材料的层上的填充材料的层。
其中,堆叠结构包括到达阳极多孔氧化物区域的暴露部分的开口OP,并且堆叠结构在开口周围被平坦化(堆叠结构基本上平坦,具有与阳极多孔氧化物区域的顶表面的粗糙度相对应的粗糙度)。
电气器件在可阳极氧化金属区域和阳极多孔氧化物区域之间的界面的水平处没有裂纹。
另外,装置具有基本上平坦的顶表面,这提高了后续沉积步骤(通常用于在装置上方形成互连)的可靠性。
在阳极多孔氧化物区域的112部分中,可以在孔内沉积MIM结构,以形成具有增大的电容的3D电容器。
阳极多孔氧化物区域的部分112还被包括由衬垫密封的孔的阳极多孔氧化物区域的外围部分包围,这部分在部分112和可阳极氧化金属区域之间延伸。
文件EP 3 567 645说明孔如何布置在阳极多孔氧化物区域的外围处可能存在问题。这些布置在外围区域中的侧向孔对随后形成的电气器件具有贡献,该贡献难以精确地量化。
在此,阳极多孔氧化物区域的外围部分被密封,这防止横向孔参与随后形成的电气器件。例如,在形成电容器的情况下,这些侧向孔将不参与电容器的电容。
Claims (12)
1.一种制造电气器件的方法,包括:
-在衬底(SUB)上方设置可阳极氧化金属层,
-对所述可阳极氧化金属层的部分进行阳极氧化,以获得具有顶表面(103)的阳极多孔氧化物区域(101)以及与所述阳极多孔氧化物区域相邻且也具有顶表面(104)的可阳极氧化金属区域(100),所述阳极多孔氧物区域比所述可阳极氧化金属区域厚,使得所述阳极多孔氧化物区域的顶表面高于所述可阳极氧化金属区域的顶表面,
-在所述阳极多孔氧化物区域的顶表面上以及在所述可阳极氧化金属区域的顶表面上沉积衬垫材料的层(105),
-在所述衬垫材料的层上沉积厚度大于所述阳极多孔氧化物区域的顶表面与所述可阳极氧化金属区域的顶表面之间的高度差的填充材料的层(106),以获得具有顶表面的堆叠结构,所述填充材料与所述衬垫材料不同,
-从所述堆叠结构的顶表面对所述堆叠结构进行平坦化直至到达所述衬垫材料的层,以暴露位于所述阳极多孔氧化物区域的至少一部分(112)上方的衬垫材料的部分(110),
-去除所述衬垫材料的暴露部分。
2.根据权利要求1所述的方法,包括:在对所述可阳极氧化金属层的所述部分进行阳极氧化之前,在所述可阳极氧化金属层的顶表面上形成硬掩模(102)的预备步骤,所述硬掩模具有到达要阳极氧化的所述可阳极氧化金属层的部分的开口。
其中,所述方法还包括在对所述可阳极氧化金属层的所述部分进行阳极氧化之后去除所述硬掩模的步骤。
3.根据权利要求1或2所述的方法,其中,所述衬垫材料具有大于所述阳极多孔氧化物的孔的平均孔宽度的2倍的厚度。
4.根据权利要求1至3中任一项所述的方法,其中,去除所述衬垫材料的所述部分包括在要被蚀刻的所述衬垫材料与所述阳极多孔氧化物之间具有高选择性的选择性蚀刻。
5.根据权利要求1至4中任一项所述的方法,其中,对所述堆叠结构进行平坦化包括使用被配置成在到达所述衬垫材料的层时停止平坦化的化学机械抛光。
6.根据权利要求1至5中任一项所述的方法,还包括:通过旋涂来沉积厚度大于所述阳极多孔氧化物区域的顶表面与所述可阳极氧化金属区域的顶表面之间的高度差的抗蚀剂材料的层(107),并且其中,对所述堆叠结构进行平坦化包括所述抗蚀剂材料和所述填充材料之间的非选择性蚀刻。
7.根据权利要求1至6中任一项所述的方法,其中,所述可阳极氧化金属层包括铝。
8.根据权利要求1至7中任一项所述的方法,其中,所述阳极多孔氧化物区域包括从所述阳极多孔氧化物区域的顶表面延伸的基本上直的孔,并且其中,在去除所述衬垫材料的暴露部分之后,所述孔被打开至所述阳极多孔氧化物区域的部分的顶表面。
9.根据权利要求8所述的方法,还包括在所述阳极多孔氧化物区域的所述部分的所述孔内沉积的分层结构。
10.根据权利要求9所述的方法,其中,所述分层结构包括金属-绝缘体-金属堆叠以形成电极在所述阳极多孔氧化物区域的所述部分的所述孔内延伸的电容器。
11.一种电气器件,包括衬底(SUB),以及在所述衬底上方包括:
-包括具有顶表面(104)的可阳极氧化金属区域(100)的层,所述可阳极氧化金属区域(100)与也具有顶表面(103)的阳极多孔氧化物区域(101)相邻,所述阳极多孔氧化物区域比所述可阳极氧化金属区域厚,使得所述阳极多孔氧化物区域的顶表面高于所述可阳极氧化金属区域的顶表面。
-堆叠结构,所述堆叠结构包括:衬垫材料的层(105),所述衬垫材料的层在所述可阳极氧化金属区域的顶表面上以及部分地位于所述阳极多孔氧化物区域的顶表面上方及所述阳极多孔氧化物区域的顶表面上,以限定所述阳极多孔氧化物区域的暴露部分;以及在所述衬垫材料的层上方及在所述衬垫材料的层上的厚度基本上等于所述阳极多孔氧化物区域的顶表面与所述可阳极氧化金属区域的顶表面之间的高度差的填充材料的层(106),
其中,所述堆叠结构包括到达所述阳极多孔氧化物区域的暴露部分的开口(OP),并且所述堆叠结构在所述开口周围被平坦化。
12.根据权利要求11所述的电气器件,其中,所述阳极多孔氧化物区域的暴露部分被包括由所述衬垫材料的层密封的孔的所述阳极多孔氧化物区域的外围部分围绕。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP21306755.6A EP4194591A1 (en) | 2021-12-13 | 2021-12-13 | A method for manufacturing an electrical device with an anodic porous oxide region delimited by planarizing a stack of materials |
EP21306755.6 | 2021-12-13 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116264220A true CN116264220A (zh) | 2023-06-16 |
Family
ID=79686638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211589417.7A Pending CN116264220A (zh) | 2021-12-13 | 2022-12-12 | 电气器件以及制造电气器件的方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20230386751A2 (zh) |
EP (1) | EP4194591A1 (zh) |
CN (1) | CN116264220A (zh) |
TW (1) | TW202331012A (zh) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3012664B1 (fr) | 2013-10-29 | 2016-01-01 | Ipdia | Structure a capacite amelioree |
EP3556910B1 (en) | 2018-04-20 | 2023-10-04 | Murata Manufacturing Co., Ltd. | Semiconductor device having porous region embedded structure and method of manufacture thereof |
EP3567645A1 (en) | 2018-05-11 | 2019-11-13 | Murata Manufacturing Co., Ltd. | Porous region structure and method of manufacture thereof |
WO2020162459A1 (en) * | 2019-02-04 | 2020-08-13 | Murata Manufacturing Co., Ltd. | Capacitor |
-
2021
- 2021-12-13 EP EP21306755.6A patent/EP4194591A1/en active Pending
-
2022
- 2022-12-02 TW TW111146302A patent/TW202331012A/zh unknown
- 2022-12-12 CN CN202211589417.7A patent/CN116264220A/zh active Pending
- 2022-12-13 US US18/065,188 patent/US20230386751A2/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20230187143A1 (en) | 2023-06-15 |
US20230386751A2 (en) | 2023-11-30 |
TW202331012A (zh) | 2023-08-01 |
EP4194591A1 (en) | 2023-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11316006B2 (en) | Porous region structure and method of manufacture thereof | |
US20210032766A1 (en) | Semiconductor device having porous region embedded structure and method of manufacture thereof | |
US11978766B2 (en) | Three-dimensional capacitive structures and their manufacturing methods | |
CN113165868B (zh) | 用于堆叠体沉积的增强的纳米线结构 | |
US7404887B2 (en) | Electrodes for electrolytic capacitors and method for producing them | |
JP3873133B2 (ja) | キャパシタ構造 | |
CN116264220A (zh) | 电气器件以及制造电气器件的方法 | |
EP3940804A1 (en) | A device comprising an anodic porous region surrounded by a trench having an electrical isolation barrier, and corresponding method | |
US20240178183A1 (en) | Method for obtaining an integrated device comprising using an etching mask to define dicing lines | |
EP4376064A1 (en) | A method for obtaining an integrated device comprising using an etching mask to define dicing lines | |
CN114556507B (zh) | 低缺陷高电容薄固态电解质电容器及其制造方法 | |
CN111989426B (zh) | 具有多孔区域嵌入式结构的半导体装置及其制造方法 | |
KR101355505B1 (ko) | 정전척 및 정전척 제조방법 | |
CN112119512A (zh) | 多孔区域结构及其制造方法 | |
EP4009340B1 (en) | Capacitor structure with via embedded in porous medium | |
CN116601729A (zh) | 具有嵌入多孔介质中的通孔的电容器结构 | |
JP2013038197A (ja) | キャパシタ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication |