JP3873133B2 - キャパシタ構造 - Google Patents

キャパシタ構造 Download PDF

Info

Publication number
JP3873133B2
JP3873133B2 JP2002002593A JP2002002593A JP3873133B2 JP 3873133 B2 JP3873133 B2 JP 3873133B2 JP 2002002593 A JP2002002593 A JP 2002002593A JP 2002002593 A JP2002002593 A JP 2002002593A JP 3873133 B2 JP3873133 B2 JP 3873133B2
Authority
JP
Japan
Prior art keywords
metal
metal layer
layer
capacitor structure
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002002593A
Other languages
English (en)
Other versions
JP2002280458A (ja
Inventor
リチャード・ピー・ボーラント
ジョン・エム・コット
ケビン・エス・ペトラルカ
ケニス・ジェイ・スタイン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2002280458A publication Critical patent/JP2002280458A/ja
Application granted granted Critical
Publication of JP3873133B2 publication Critical patent/JP3873133B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H01L21/31687—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures by anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/957—Making metal-insulator-metal device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、一般にコンピュータ・チップ製造に関し、より詳細には、半導体基板上でＭＩＭ構造を作製する加工技法に関する。
【０００２】
【従来の技術】
キャパシタ（コンデンサ）は、絶縁物材料によって分離された２枚の金属プレートで構成される。これらのデバイスは、半導体基板内に形成された回路内で広く使用されている。キャパシタを形成するための一般的なプロセスは、金属層を堆積し、絶縁物層を堆積し、第２の金属層を堆積し、最後にこの３層構造をエッチングして所望の場所にキャパシタを作製することによるものである。これはリソグラフィのマスキングを大量に要し、相補型金属酸化物半導体（ＣＭＯＳ）の加工では流れが悪く、ダマシン適用分野によっては実用的でないことがある。
【０００３】
【発明が解決しようとする課題】
本発明の目的は、半導体基板内に金属・絶縁物・金属キャパシタ（ＭＩＭ ｃａｐ）構造を作製するための低コストで効率的なプロセスを提供することである。
【０００４】
【課題を解決するための手段】
本発明によれば、第１の金属層が基板のキャビティ内に堆積される。基板はシリコン、砒化ゲルマニウム、または何らかの他の材料でよいが、（ダマシン加工で考えられるような）二酸化シリコン層、または半導体デバイスの代替絶縁層でもよい。基板の性質に関わらず、本発明では、基板を半導体製作で使用される任意の材料であるものと見なす。第１金属層を堆積した後、上面を酸化して金属酸化物オーバー・コート層を形成する。酸化は、陽極酸化によって最適に実現できる。金属酸化物オーバー・コート層を形成した後で、窒化シリコンおよび酸化シリコン（たとえば、二酸化シリコン）などの追加絶縁層を追加できるが、第２の金属層を金属酸化物オーバー・コート層の上部に直接堆積することもできる。第１金属層と第２金属層は同じであることが好ましいが、製作する構成要素の要件を満たすため、異なる場合もある。これらのプロセスには、かなりの数の変形形態を使用できる。
【０００５】
本発明の上記その他の目的、態様および利点は、図面を参照しながら本発明の好ましい実施形態についての以下の詳しい説明を読めば、よりよく理解できよう。
【０００６】
【発明の実施の形態】
図１は、上面内にキャビティ１２が形成された基板１０を示す。基板１０は、それだけには限らないが、シリコン、二酸化シリコン、砒化ゲルマニウムなどを含め、半導体製作で使用される材料とすることができる。図１に示す実施形態では、金属プラグ１４がキャビティ１２の下部に位置付けられているが、その他の接点構成が本発明の実施範囲内で使用できることを理解されたい。当然ながら、図１に示す構造全体を別の半導体基板（図示せず）の上部に載置できる。図１に示す構造は、典型的なダマシンＣＭＯＳバック・エンド・オブ・ライン（ＢＥＯＬ）基板として見ることができる。基板内にキャビティ１２（凹部）を形成するためには、リソグラフィ・マスクが１つ必要なだけである。
【０００７】
図２は、第１の金属層１６が堆積された後であって、金属酸化物層１８が第１金属層１６の上部に形成された後の基板１０を示す。堆積は、第１金属層が基板１０の表面と共形となり、キャビティ１２内へ降り、キャビティ側壁を上がって、基板１０の上面を覆って延びるような化学気相堆積（ＣＶＤ）技法または他のプロセスによって進めることができる。金属酸化物層１８は、第１金属層１６から形成する。したがって、金属酸化物層１８は第１金属層１６との適合性が一層高く、後続の加工条件の中で第１金属層に貼着し、分離しない可能性が高い。金属酸化物層１８を形成することに適したプロセスは、陽極酸化によるものである。
【０００８】
Berry等による「Thin Film Technology」, Van Nostrand Reinhold Co., 1968年に説明されているように、陽極酸化は、電解液内での金属陽極の電気化学酸化によって金属酸化物被膜を形成することである。陽極酸化可能な金属は、その陽極酸化物の整流特性のため、「バルブ金属」と呼ばれることが多い。陽極酸化中は、金属陽極が酸化され、形成された金属陽イオンが電解液内の水酸化物イオンの酸素と直接反応して連続的な非晶質膜を形成する。ワーク・ピースの陽極酸化に使用できる電解槽は、電解液、バルブ金属陽極、不活性な陰極、電源を具備する。ウェハ・スケールの陽極酸化は、電気めっきに使用されるものなど、従来湿式加工で使用されているツールを使用して実施できる。陽極と陰極は、両方の電極に電気接触を加えた状態で電解液に浸漬できる。
【０００９】
図３は、第２の金属層２０が金属酸化物層１８の上に被覆された後の基板１０を示す。好ましくは第２金属層２０が第１金属層１６と同じとなるため、この第２金属層２０もまた、金属酸化物層１８に適合性がある利点を有し、貼着する能力が高まる。しかし、第１金属層と第２金属層が互いに異なる適用分野がおそらく数多くあろう。加えて、製作物によっては、第２金属層２０の堆積前に、金属酸化物層の上部に追加絶縁層（図示せず）を堆積することが有利な可能性がある。たとえば、二酸化シリコンおよび窒化シリコンを堆積できる。
【００１０】
図４は、たとえば化学的機械的研磨によって、上面の３層構造が除去された後の基板１０を示す。他の技法を使用して基板１０を図４に示すように平坦化することもできる。最終的には、好ましくは第１金属層を陽極酸化して形成される絶縁物によって分離された２枚の金属プレートを有するＭＩＭｃａｐ構造が得られる。
【００１１】
表１は、本発明の実施範囲内で第１および第２金属層として使用できる代表的な金属と、陽極酸化によって作製される対応する酸化物のリストである。
【表１】
Figure 0003873133
第１金属層と第２金属層の金属は同じであることが好ましい。金属は、純粋な形態で、合金の組み合わせとして（たとえば、ＴｉＡｌ）、窒化物の形態で（たとえば、ＴａＮ）、またはその他の形態で堆積できる。指針となる原理は、陽極酸化材料が、陽極酸化前に存在した「親」材料によく固着する可能性が高いことである（たとえば、Ｔａ2Ｏ5は、銅（Ｃｕ）など他の金属よりもＴａＮxまたはＴａによく固着する可能性が高い）。必要とされる層が少ないため、製作が一層容易でもある。
【００１２】
一般に容量値の式はＣ＝８．８５×１０-12（ｋＡ／Ｓ）であり、Ｃは単位ファラドのキャパシタの値、ｋはプレート間の絶縁物の誘電率、Ａは単位Ｍ2のプレートの共通面積、Ｓは単位Ｍのプレート間の間隔である。本発明のキャパシタは、ほぼどのようなサイズにもできるが、好ましくは５×５μｍ程度であろう。最大サイズは、平坦化能力（たとえば、ＣＭＰ）に応じて決まる。ＣＭＰを使用してプレート面積が数平方ミリメートルの金属を平坦化することができるため、本発明のプレート面積は、数平方ミリメートルとすることができる。誘電体の厚みは、典型的には５００Å前後とすることができる。一般に誘電絶縁層は５０Åから１０００Åの範囲にすべきである。
【００１３】
例示のためにすぎないが、図１から４に示すプロセスは、以下のようにたどることができる。典型的なダマシンＣＭＯＳ ＢＥＯＬから始めて、単一のリソグラフィ・マスクを使用して誘電体内に凹部を形成し、これを金属ライン・レベルと共に行うことができる。ＭＩＭ用の凹部は、深さ約２０００Åである。次いで、ＴａＮを厚さ１０００Åで基板の上と凹部内に堆積できる。次いで、約２５０Åから３００Åを陽極酸化してＴａＯ5を形成する。次いで、ＴａＮの別の層を厚さ約８００Åで堆積する。ＣＭＰを使用して表面を研磨する。凹部に残ったものは、下にあるビアまたはスタッドが接触するＴａＮの下部プレートである。加えて、上部プレートを形成するＴａＮの薄い最終層を有するＴａＯ5の薄い誘電体層がある。ＴａＯ5に加えて、ＳｉＮXおよび二酸化シリコンなど多層の絶縁物を堆積でき、これらの層の厚みは、デバイスの要件に応じて好ましくは５０Åから１００Å間の範囲とすることができる。これは、研磨を１ステップではなく２ステップで行い、それによってキャパシタの下部プレートを密封することが必要になろう。
【００１４】
本発明は、多数の異なるデバイス形態と共に実施できる。たとえば、図５はカプセル化された銅プレートを示し、銅４０が、上述したＴａまたはいずれかの他の材料など、層４２を形成する金属層でオーバー・コートされている。誘電体層４４は陽極酸化によって形成し、第２の金属層がプレート４６（除去エッチングまたは他の機構によって作製）を形成する。金属ビア５０、５２および５４は、２枚のプレートに接する。他の例として、図６は積み重ねられたシングル・ダマシンを示し、銅６０が、上述したＴａまたは任意の他の材料などの金属層６２内にカプセル化され、誘電体６４が陽極酸化によって形成される。さらに他の例として、図７は、上述したＴａまたはいずれかの他の材料などの金属層７２でカプセル化された銅３０を示す。酸化タンタルなどの陽極酸化された誘電体層７４があり、たとえばタンタルからなる上部金属プレート７６を有する。酸化タンタル７４は、Ｔａプレート７６の側壁を陽極酸化して作製できる。上部プレート７６は、二酸化シリコンなどの絶縁周辺部７８内に位置付ける。図８から１０は、デュアル・ダマシン・デバイスを示す。図８では、下部プレート８０をＴａＮの共形堆積によって作製できる。後続の陽極酸化により誘電体８２を形成し、金属上部プレート８４が誘電体８２によって画定された空間内に堆積される。金属上部プレート８４は、Ｔａまたは上記で指摘したいずれかの金属など任意の金属とすることができる。図９は、金属ライナ８６が誘電体８２の上部に追加され、残りの部分が異なる金属８８で充填された変形形態を示す（たとえば、図９はＴａ、酸化タンタル、銅インレイ（inlay）を有するＴａレイアップ（layup）を有するビアを示すことができる）。図１０は、ビア・レベルを使用して上部プレートを形成した積み重ねデュアル・ダマシン構成を示す。
【００１５】
以上本発明をその好ましい実施形態に関して述べたが、修正を加えれば、添付の特許請求の範囲の精神および範囲内で本発明を実施できることを当業者なら理解するであろう。
【００１６】
まとめとして、本発明の構成に関して以下の事項を開示する。
【００１７】
（１）基板内にキャパシタ構造を形成するための方法であって、
基板の上面の上と前記上面上のキャビティ内に第１の金属層を堆積するステップと、
前記第１金属層の上部上の金属酸化物層を、前記金属酸化物層を形成するための前記第１金属層内の金属を使用して形成するステップと、
前記金属酸化物層の上に第２の金属層を堆積するステップとを含む方法。
（２）前記形成するステップが、前記第１金属層を陽極酸化することによって行われる請求項１に記載の方法。
（３）前記２つの堆積するステップと前記形成するステップで前記キャビティより上に延びる３層構造が作製され、前記基板の前記上面より上から前記３層構造を除去するステップをさらに含む請求項１に記載の方法。
（４）前記除去するステップが化学的機械的研磨によって行われる請求項３に記載の方法。
（５）前記第１および第２金属層が同一である請求項１に記載の方法。
（６）前記第１および第２金属層がＡｌ、Ｓｂ、Ｂｉ、Ｈｆ、Ｎｂ、Ｔａ、Ｔｉ、Ｗ、ＹおよびＺｒからなる群、同金属の合金から選択され、前記第１および第２金属層が同じであることも異なることもできる請求項１に記載の方法。
（７）前記第１および第２金属層が金属窒化物の形態で存在する請求項６に記載の方法。
（８）前記形成するステップが、５０Åないし１０００Åの範囲の厚みを有する金属酸化物層を形成するように行われる請求項１に記載の方法。
（９）前記金属酸化物層上に絶縁層を追加するステップをさらに含む請求項１に記載の方法。
（１０）前記第１および第２金属層が合金の形態で存在する請求項６に記載の方法。
（１１）半導体基板内のキャパシタ構造であって、
前記半導体基板のキャビティ内に位置付けられる第１の金属層と、
前記第１金属層上に位置付けられ、前記第１金属層と同じ金属で形成される金属酸化物層と、
前記金属酸化物層上に位置付けられる第２の金属層とを含むキャパシタ構造。
（１２）前記金属酸化物層が陽極酸化された第１金属層である請求項１１に記載のキャパシタ構造。
（１３）前記第１金属層および第２金属層が同一である請求項１１に記載のキャパシタ構造。
（１４）前記第１および第２金属層がＡｌ、Ｓｂ、Ｂｉ、Ｈｆ、Ｎｂ、Ｔａ、Ｔｉ、Ｗ、ＹおよびＺｒからなる群、同金属の合金から選択され、前記第１および第２金属層が同じであることも異なることもできる請求項１１に記載のキャパシタ構造。
（１５）前記第１および第２金属層のうち少なくとも１つが窒化物として存在する請求項１４に記載のキャパシタ構造。
（１６）前記第１および第２金属層のうち少なくとも１つが合金として存在する請求項１４に記載のキャパシタ構造。
【図面の簡単な説明】
【図１】上面内にキャビティを有するパターン付き基板の横断面図である。
【図２】第１の金属下部層（たとえば、ＴａＮ）と酸化物層（たとえば、ＴａＮを陽極酸化して作製したＴａＯ5）とを有する図１のパターン付き基板の横断面図である。
【図３】酸化物層上に第２の金属層を堆積した図２のパターン付き基板の横断面図である。
【図４】基板から上部３層構造を研磨した後の図３のパターン付き基板の横断面図である。
【図５】本発明によるＭＩＭ構造の一例の横断面図である。
【図６】本発明によるＭＩＭ構造の他の例の横断面図である。
【図７】金属酸化物がカプセル化された酸化シリコン層内に位置付けられた、本発明によるＭＩＭ構造の他の例の横断面図である。
【図８】ビア・レベルを使用して上部プレートを形成したデュアル・ダマシン構造の横断面図である。
【図９】ビア・レベルを使用して上部プレートを形成したデュアル・ダマシン構造の横断面図である。
【図１０】ビア・レベルを使用して上部プレートを形成したデュアル・ダマシン構造の横断面図である。
【符号の説明】
１０ 基板
１２ キャビティ
１４ プラグ
１６ 第１金属層
１８ 金属酸化物層
２０ 第２金属層
４０ 銅
４２ 層
４４ 誘電体層
４６ プレート
５０ 金属ビア
５２ 金属ビア
５４ 金属ビア
６０ 銅
６２ 金属層
６４ 誘電体
７０ 銅
７２ 金属層
７４ 酸化タンタル
７６ 上部プレート
７８ 絶縁周辺部
８０ 下部プレート
８２ 誘電体
８４ 金属上部プレート
８６ 金属ライナ
８８ 金属

Claims (12)

  1. （イ）基板の表面に設けられたキャビティと、
    （ロ）前記キャビティ内に設けられた第１金属層と、
    （ハ）該第１金属層内に設けられ該第１金属層により全面が囲まれている銅の層と、
    （ニ）前記第１金属層の上面に設けられ、該第１金属層の金属の陽極酸化物である誘電体層と、
    （ホ）該誘電体層の表面に設けられた第２金属層とを有するキャパシタ構造。
  2. 前記第１金属層及び前記第２金属層の材料が、Ａｌ、Ｓｂ、Ｂｉ、Ｈｆ、Ｎｂ、Ｔａ、Ｔｉ、Ｗ、ＹおよびＺｒからなる群から選択された材料、又は該材料の合金であることを特徴とする請求項１に記載のキャパシタ構造。
  3. 前記第１金属層及び前記第２金属層の材料がＴａＮであり、前記金属の酸化物が酸化タンタルであることを特徴とする、請求項１に記載のキャパシタ構造。
  4. 前記第１金属層および第２金属層の材料が同じであることを特徴とする、請求項１に記載のキャパシタ構造。
  5. 前記誘電体層と前記第２金属層との間に、ＳｉＮｘ及び二酸化シリコンの多層絶縁層が設けられていることを特徴とする、請求項１に記載のキャパシタ構造。
  6. （イ）基板の表面に設けられたキャビティと、
    （ロ）前記キャビティ内に設けられたＴａからなる第１金属層と、
    （ハ）該第１金属層内に設けられ該第１金属層により全面が囲まれている銅の層と、
    （ニ）前記第１金属層の上面に設けられ、該第１金属層の金属の陽極酸化物である酸化タンタルからなる誘電体層と、
    （ホ）該誘電体層の表面に設けられたＴａからなる第２金属層とを有するキャパシタ構造。
  7. 前記誘電体層と前記第２金属層との間に、ＳｉＮｘ及び二酸化シリコンの多層絶縁層が設けられていることを特徴とする、請求項６に記載のキャパシタ構造。
  8. （イ）基板の表面に設けられたキャビティと、
    （ロ）該キャビティの底部の一部分に露出するように前記基板内に設けられた金属ビアと、
    （ハ）前記金属ビアに接続するように前記キャビティ内に設けられた第１金属層と、
    （ニ）該第１金属層内に設けられ該第１金属層により全面が囲まれている銅の層と、
    （ホ）前記第１金属層上に設けられ、該第１金属層の金属の陽極酸化物である誘電体層と、
    （ヘ）該誘電体層上に設けられた第２金属層とを有するキャパシタ構造。
  9. 前記第１金属層及び前記第２金属層の材料が、Ａｌ、Ｓｂ、Ｂｉ、Ｈｆ、Ｎｂ、Ｔａ、Ｔｉ、Ｗ、ＹおよびＺｒからなる群から選択された材料、又は該材料の合金であることを特徴とする請求項８に記載のキャパシタ構造。
  10. 前記第１金属層及び前記第２金属層の材料がＴａＮであり、前記金属の酸化物が酸化タンタルであることを特徴とする請求項８に記載のキャパシタ構造。
  11. 前記第１金属層および第２金属層の材料が同じであることを特徴とする、請求項８に記載のキャパシタ構造。
  12. 前記誘電体層と前記第２金属層との間に、ＳｉＮｘ及び二酸化シリコンの多層絶縁層が設けられていることを特徴とする、請求項８に記載のキャパシタ構造。
JP2002002593A 2001-01-17 2002-01-09 キャパシタ構造 Expired - Fee Related JP3873133B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/764834 2001-01-17
US09/764,834 US6613641B1 (en) 2001-01-17 2001-01-17 Production of metal insulator metal (MIM) structures using anodizing process

Publications (2)

Publication Number Publication Date
JP2002280458A JP2002280458A (ja) 2002-09-27
JP3873133B2 true JP3873133B2 (ja) 2007-01-24

Family

ID=25071923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002002593A Expired - Fee Related JP3873133B2 (ja) 2001-01-17 2002-01-09 キャパシタ構造

Country Status (2)

Country Link
US (2) US6613641B1 (ja)
JP (1) JP3873133B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101374461B1 (ko) 2012-03-23 2014-03-17 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 소자의 접촉 구조

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6844762B2 (en) * 2002-10-30 2005-01-18 Freescale Semiconductor, Inc. Capacitive charge pump
US6949442B2 (en) * 2003-05-05 2005-09-27 Infineon Technologies Ag Methods of forming MIM capacitors
DE10341059B4 (de) * 2003-09-05 2007-05-31 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Kondensator und Herstellungsverfahren
IL157838A (en) * 2003-09-10 2013-05-30 Yaakov Amitai High-brightness optical device
US8085524B2 (en) * 2005-11-08 2011-12-27 Ipdia Integrated capacitor arrangement for ultrahigh capacitance values
US7728372B2 (en) * 2006-05-10 2010-06-01 International Business Machines Corporation Method and structure for creation of a metal insulator metal capacitor
US7880268B2 (en) * 2006-05-12 2011-02-01 Stmicroelectronics S.A. MIM capacitor
WO2008010028A1 (en) * 2006-06-15 2008-01-24 Freescale Semiconductor, Inc. Mim capacitor integration
US20080233704A1 (en) * 2007-03-23 2008-09-25 Honeywell International Inc. Integrated Resistor Capacitor Structure
JP2009010281A (ja) * 2007-06-29 2009-01-15 Renesas Technology Corp 半導体装置およびその製造方法
US8227894B2 (en) * 2007-11-21 2012-07-24 Industrial Technology Research Institute Stepwise capacitor structure and substrate employing the same
FR2994019B1 (fr) * 2012-07-25 2016-05-06 Commissariat Energie Atomique Procede pour la realisation d'une capacite
FR3122415B1 (fr) 2021-04-29 2024-05-31 Thales Sa Micro-commutateur RF à capacité structurée

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6032357B2 (ja) 1977-03-04 1985-07-27 松下電器産業株式会社 容量素子の製造方法
US4344223A (en) 1980-11-26 1982-08-17 Western Electric Company, Inc. Monolithic hybrid integrated circuits
FR2530077A1 (fr) * 1982-07-09 1984-01-13 Radiotechnique Compelec Procede de realisation de condensateurs integres dans une structure microelectronique
US5053917A (en) 1989-08-30 1991-10-01 Nec Corporation Thin film capacitor and manufacturing method thereof
JP2856825B2 (ja) 1990-03-20 1999-02-10 株式会社東芝 薄膜トランジスタアレイ
US5111355A (en) 1990-09-13 1992-05-05 National Semiconductor Corp. High value tantalum oxide capacitor
JPH04146663A (ja) 1990-10-09 1992-05-20 Nec Corp タンタル薄膜コンデンサ
US5138411A (en) 1991-05-06 1992-08-11 Micron Technology, Inc. Anodized polysilicon layer lower capacitor plate of a dram to increase capacitance
US5068199A (en) * 1991-05-06 1991-11-26 Micron Technology, Inc. Method for anodizing a polysilicon layer lower capacitor plate of a DRAM to increase capacitance
US5183411A (en) * 1992-08-06 1993-02-02 J. A. L. Taiwan Ltd. Coaxial cable
KR960005681B1 (ko) 1992-11-07 1996-04-30 금성일렉트론주식회사 반도체 메모리 장치의 캐패시터 제조방법
CA2131668C (en) * 1993-12-23 1999-03-02 Carol Galli Isolation structure using liquid phase oxide deposition
US5508542A (en) * 1994-10-28 1996-04-16 International Business Machines Corporation Porous silicon trench and capacitor structures
US5625233A (en) * 1995-01-13 1997-04-29 Ibm Corporation Thin film multi-layer oxygen diffusion barrier consisting of refractory metal, refractory metal aluminide, and aluminum oxide
US5708559A (en) 1995-10-27 1998-01-13 International Business Machines Corporation Precision analog metal-metal capacitor
US5926717A (en) * 1996-12-10 1999-07-20 Advanced Micro Devices, Inc. Method of making an integrated circuit with oxidizable trench liner
JPH10189505A (ja) * 1996-12-25 1998-07-21 Toshiba Corp 研磨装置及び研磨方法
US5936831A (en) 1997-03-06 1999-08-10 Lucent Technologies Inc. Thin film tantalum oxide capacitors and resulting product
US5872696A (en) * 1997-04-09 1999-02-16 Fujitsu Limited Sputtered and anodized capacitors capable of withstanding exposure to high temperatures
JP3111924B2 (ja) * 1997-04-11 2000-11-27 日本電気株式会社 半導体装置の製造方法
SG74643A1 (en) * 1997-07-24 2000-08-22 Matsushita Electronics Corp Semiconductor device and method for fabricating the same
JPH1154614A (ja) * 1997-07-29 1999-02-26 Toshiba Corp 半導体装置及びその製造方法
US5960294A (en) * 1998-01-13 1999-09-28 Micron Technology, Inc. Method of fabricating a semiconductor device utilizing polysilicon grains
US6358837B1 (en) * 1998-03-31 2002-03-19 Lsi Logic Corporation Method of electrically connecting and isolating components with vertical elements extending between interconnect layers in an integrated circuit
US6294473B1 (en) * 1998-06-03 2001-09-25 Rodel Holdings Inc. Method of polishing substrates comprising silicon dioxide and composition relating thereto
US6274435B1 (en) * 1999-01-04 2001-08-14 Taiwan Semiconductor Manufacturing Company High performance MIM (MIP) IC capacitor process
US6261895B1 (en) * 1999-01-04 2001-07-17 International Business Machines Corporation Polysilicon capacitor having large capacitance and low resistance and process for forming the capacitor
JP4220615B2 (ja) * 1999-04-16 2009-02-04 三菱重工業株式会社 燃料電池スタック
US6465828B2 (en) * 1999-07-30 2002-10-15 Micron Technology, Inc. Semiconductor container structure with diffusion barrier
US6323078B1 (en) * 1999-10-14 2001-11-27 Agere Systems Guardian Corp. Method of forming metal oxide metal capacitors using multi-step rapid thermal process and a device formed thereby
US6117747A (en) * 1999-11-22 2000-09-12 Chartered Semiconductor Manufacturing Ltd. Integration of MOM capacitor into dual damascene process
US6565730B2 (en) * 1999-12-29 2003-05-20 Intel Corporation Self-aligned coaxial via capacitors
US6329234B1 (en) * 2000-07-24 2001-12-11 Taiwan Semiconductor Manufactuirng Company Copper process compatible CMOS metal-insulator-metal capacitor structure and its process flow

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101374461B1 (ko) 2012-03-23 2014-03-17 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 소자의 접촉 구조
US8716765B2 (en) 2012-03-23 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US9076819B2 (en) 2012-03-23 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US9337304B2 (en) 2012-03-23 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making semiconductor device

Also Published As

Publication number Publication date
US20030203586A1 (en) 2003-10-30
US6613641B1 (en) 2003-09-02
JP2002280458A (ja) 2002-09-27
US6992368B2 (en) 2006-01-31

Similar Documents

Publication Publication Date Title
US6992344B2 (en) Damascene integration scheme for developing metal-insulator-metal capacitors
KR100873542B1 (ko) 반도체 다이 내 전압 의존도가 낮은 고밀도 합성 ｍｉｍ커패시터
JP3873133B2 (ja) キャパシタ構造
JP4414221B2 (ja) Ｍｉｍキャパシタの形成方法
US7476922B2 (en) Logic device having vertically extending metal-insulator-metal capacitor between interconnect layers and method of fabricating the same
US7687867B2 (en) Inexpensive method of fabricating a higher performance capacitance density MIMcap integrable into a copper interconnect scheme
US6847077B2 (en) Capacitor for a semiconductor device and method for fabrication therefor
US7091542B1 (en) Method of forming a MIM capacitor for Cu BEOL application
TW200845347A (en) Chip carrier substrate including capacitor and method for fabrication thereof
CN115360175A (zh) 电容器组件
US6200629B1 (en) Method of manufacturing multi-layer metal capacitor
US20030197215A1 (en) A dual stacked metal-insulator-metal capacitor and method for making same
US20100079929A1 (en) Cmos compatible integrated high density capacitor structure and process sequence
JPH11261007A (ja) 半導体素子上に容量性多層構造を形成する方法およびその方法による半導体素子
EP1263027A2 (en) Method of making stacked MIMCap between Cu dual-damascene levels
WO2006057775A2 (en) Method for fabricating a mim capacitor having increased capacitance density and related structure
CN115513372A (zh) 电容器结构及其制造方法
TW200415797A (en) Capacitor in an interconnect system and method of manufacturing thereof
WO2022013713A1 (en) A device comprising an anodic porous region surrounded by a trench having an electrical isolation barrier, and corresponding method
EP4389942A1 (en) A method of manufacturing an integrated device comprising anodic porous oxide with limited roughness
CN113517273B (zh) 电容器阵列结构及其制备方法和半导体存储器件
CN100394545C (zh) 半导体元件的制造方法
US7033887B2 (en) Process for producing an integrated electronic circuit that includes a capacitor
JP2013038197A (ja) キャパシタ及びその製造方法
CN117651476A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060929

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees