JPS6032357B2 - 容量素子の製造方法 - Google Patents

Description

【発明の詳細な説明】 本発明の目的は高歩留り｝こ容量素子を製造する方法を
提供することにある。

特に、同一主平面上に特性の均一な多数の容量を同時に
高歩蟹りで製造することを目的とする。第１図を用いて
集積回路等における従来の容量の製造方法の一例を述べ
る。

絶縁あるいは半導体基体１１の上面に第１のＡＩ膜１２
を真空蒸着法やスパッタリング法等を用いて形成した後
、この山膜１２を酸化して全面に陽極酸化ＡＩ２０３膜
１３を形成する。容量に用いる絶縁体膜としての陽極酸
化ＡＩ２０３膜１ ３は例えば１５重量％５棚酸アンモ
ニウムのエチレングリコール溶液中で化成して得られ、
そのＮ２０３膜の絶縁耐圧はほぼ化成電圧に等しいａ。
次にフオトレジスト膜１４を所望の形状に形成するｂ。
そしてフオトレジスト膜１４をマスクとして陽極酸イ仏
１２０辺莫１３と第１の山膜１２の２層膜を選択的にエ
ッチングして除去し、次いでフオトレジスト膜１４をレ
ジスト除去液（例えばＪ−１００）で除去するｃ。次に
第２のＡＩ膜を全面に蒸着した後、通常のフオトヱッチ
ング法を用いて陽極酸イ仏１２０３膜１３の上面に選択
的に山電極１５を形成して完成するｄ。ところで、以上
の方法は、工程ｃに於けるフオトレジスト除去によって
陽極酸イ仏１２０３膜１ ３が侵されてその耐圧が低下
するだけでなくピンホールが発生して容量としての特性
及び歩留りが箸るしく劣化し、多数の容量素子を含む装
置の製造は困難であった。

本発明は以上の欠点に鑑み、多数の特性のそろった容量
素子の形成を可能とするもので、本発明の実施例を第２
図を用いて説明する。

第２図において第１図と同一のものには同一番号を付し
ている。絶縁または半導体基体１１の上面に第１のＮ膜
１２を真空蒸着法やスパッタリング法等を用いて形成し
た後、所望の形状にフオトレジスト膜２１を形成するａ
。こうしたのち、たとえば１５重量％５棚酸アンモニウ
ムのエチレングリコール溶液中で陽極酸化を行ない、フ
オトレジスト膜２１で覆われていない領域に選択的に陽
極酸化Ｎ２０３膜１３′を形成するｂ。次に真空蒸着法
を用いて第２の山膜２２，２２′を形成する。この場合
、フオトレジスト膜２１の側面には第２のＭ膜２２，２
２′が被看しない様にするｃ。そして、Ｊ−１００等の
フオトレジスト除去液に浸してフオトレジスト膜２１を
除去すると同時にその上の第２のＡＩ膜２２′を除去し
、陽極酸化ＡＩ２０３膜１３′の上に自己整合的にＮ電
極２２が形成されるｄ。通常のフオトェッチング法を用
いて第１のＮ膜１２を選択的に除去して完成するｅ。以
上の方法によれば、陽極酸化ＡＩ２０３膜１ ３′はフ
オトレジスト除去液に触れることなく容量のＮ電極２２
が形成されるため、陽極酸化Ｎ２０３膜１３′の耐圧劣
化やピンホール発生がない。

従って多数の容量素子を含む装置の製造に有用である。
このことは容量の安定化にすこぶる有益である。又、第
２図の方法は従来と同機に２回のフオト・エッチング工
程で、製造工程を複雑にすることなくその目的を達成し
ている。なお、第２図では第１及び第２の金属膜として
山陵で説明したが、本発明では陽極酸化可能な金属膜（
ＡＩやＴａ等）や半導体膜（Ｓｉ等）を用いることも当
然同様であり、フオトレジスト膜２１の代りに他の絶縁
体膜も使用可能である。

以上のように、本発明は陽極酸化可能な第１の金属膜又
は半導体膜の上面に所望の絶縁体膜を形成したのち、第
１の金属膜又は半導体膜を陽極酸化し、さらに全面に第
２の金属膜又は半導体膜を形成し、しかるのち絶縁体膜
を除去することにより、容量素子を自己整合的に形成可
能とするとともに、陽極酸化膜の劣化が起らないため、
特性の均一な多数の容量を得ることができ、容量素子の
製造に大きく寄与するものである。

【図面の簡単な説明】

第１図ａ〜ｄは従来の容量素子の製造工程図、第２図ａ
〜ｅは本発明の一実施例による容量素子の製造工程図で
ある。 １１…・・・基体、１２，２２，２２′・・・・・・Ａ
Ｉ膜、１３，１３′…・・・陽極酸化ＡＩ２０３勝、２
１・・・・・・フオトレジスト膜。 第１図 てもよい。 この正特性サーミスタの場合には、無電解めつき膜とし
て、ニッケルがもっぱら用いられることはいうまでもな
い。以上のように、この発明によれば、セラミック基体
の電極の表面にフラックス作用を有する樹脂を形成した
ことによって、半田付け時のぬれ性を良好にすることが
でき、高価な銀の使用を一切必要としない安価なものを
得ることができる。 また、それによってセラミック電子部品をたとえばプリ
ント基板に直接半田付けする場合などの半田付けに要す
る時間を短縮することができ、電極が剥離したり静電容
量を変化したりするのを防止することができる。また、
樹脂レジスト膜がフラックス作用を有しているため、セ
ラミック電子部品をプリント基板などに取り付けたり、
リード線を取り付けるときなどにおいて、新たにフラッ
クスを用いる必要がないため、作業性を著しく良好にす
ることができる。さらに、電極の付与に無電凝めつきと
いう量産的な手法を採用できるので、その製造工程も簡
単であり、製造コストを安価にすることができる。さら
に、無電解めつき膜の上の電極に見合う部分に樹脂を形
成した後、エッチング処理などを行うようにするのみで
よいため、電極の面積の大小によって製造工程や製造時
間が異なることがないのみならず、レジスト膜によって
電極の保護を行わせることができる。図面の簡単な説明 第１図ないし第４図はこの発明の−実施例の製造方法を
説明するための図解図であり、特に第１図はセラミック
基体を示し、第２図はセラミック基体に無電解めつきを
施した状態を示し、第３図は第２図のものに樹脂を塗布
してレジスト膜を形成した状態を示し、第４図は不要電
極を除去した状態を示す。 また、第５図は第４図に示すもののレジスト膜を除去し
た状態を示す。図において、１はセラミック基体、２は
無電解めつき膜「 ３はしジスト膜を示す。 ￥，函 孝２回 孝Ｊ図 秋菌 孝づ函

Claims (1)

1. 【特許請求の範囲】 １ 陽極酸化可能な第１の金属膜又は半導体膜の上面に
   、所望の形状の絶縁体膜を形成した後、該第１の金属膜
   又は半導体膜の露出した領域に選択的に陽極酸化膜を形
   成する工程と、全面に第２の金属膜又は半導体膜を蒸着
   した後、上記絶縁体膜を除去すると同時にその上に被着
   した第２の金属膜又は半導体膜を除去し、上記陽極酸化
   膜上に上記第２の金属膜又は半導体膜の一部を自己整合
   的に形成する工程とを備え、上記第１の金属膜又は半導
   体膜、陽極酸化膜、上記第２の金属膜又は半導体膜より
   なる容量を形成することを特徴とする容量素子の製造方
   法。 ２ 絶縁体膜としてフオトレジスト膜を用いたことを特
   徴とする特許請求の範囲第１項に記載の容量素子の製造
   方法。