JPS5978553A - キヤパシタおよびその製造方法 - Google Patents

キヤパシタおよびその製造方法

Info

Publication number
JPS5978553A
JPS5978553A JP18743282A JP18743282A JPS5978553A JP S5978553 A JPS5978553 A JP S5978553A JP 18743282 A JP18743282 A JP 18743282A JP 18743282 A JP18743282 A JP 18743282A JP S5978553 A JPS5978553 A JP S5978553A
Authority
JP
Japan
Prior art keywords
substrate
film
transition metal
semiconductor substrate
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18743282A
Other languages
English (en)
Inventor
Taijo Nishioka
西岡 泰城
Nobuyoshi Kobayashi
伸好 小林
Akira Haruta
亮 春田
Akira Shintani
新谷 昭
Kiichiro Mukai
向 喜一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP18743282A priority Critical patent/JPS5978553A/ja
Publication of JPS5978553A publication Critical patent/JPS5978553A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92Capacitors having potential barriers
    • H01L29/94Metal-insulator-semiconductors, e.g. MOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、半導体基板上に該半導体基板の酸化膜と異な
る絶縁性薄膜を形成するさい生じる該半導体基板の酸化
の進行を妨げ、もしくは基板の酸化を不可能にするキャ
パシタの構造及びその製法に関する。
〔従来技術〕
近年、半導体集積回路(LSI)の高集積化に伴い、シ
リコン基板上に、高誘電率絶縁膜を形成し、従来のシリ
コンの酸化物を誘電体どしたキャパシタよりも小面積大
容量のキャパシタが要求されている。しかし、従来、上
記高誘電率絶縁膜の形成時に、81基板に、SiO2が
形成され静電容量(キャパシタンス)が減少してしまう
欠点があった。
〔発明の目的〕
本発明の目的は、高誘電率絶縁膜をj9i基板上に形成
してキャパシタを形成するさいに問題となる、Si表面
上の自然酸化膜もしくは、高誘電率絶縁物を被着するさ
いに生じる3i基板の酸化物の成長を妨げるかもしくは
、消滅せしめるキャパシタの構造及び製造方法を提供す
ることにある。
〔発明の概要〕
LSI用の小面積大容量キャパシタを81基板を一つの
電極として、金属/高誘電率絶縁膜/Si構造のキャパ
シタを形成するさいには、CVD法又は反応性スパッタ
法が一般的である。高誘電率絶縁膜として遷移金属の酸
化物をCV、D法やスパッタ法によって形成するさいに
、SL基板は、数百度の酸素雰囲気又は酸素のプラズマ
にさらされるために3i基板上に40人程度の8102
が生シ、キャパシタンスを減少させてしまう。一般に高
誘電率絶縁膜をLSIに使用するさいにはその膜厚は数
百Å以下で使用されるため、この問題は深刻となる。
以下にその測定例を示す。
第1図に、高誘電率絶縁膜として’ra2o5キャパシ
タの見掛けの比誘電率と膜厚の関係を示す。
曲線1は、Siの鏡面ウェハ上にTa205を反応性ス
パッタ法によって形成したもので、Ta2o5の膜厚d
が減少するにつれて’l’a20s膜の比誘電率は見掛
上急減してしまう。この原因は、Si基板の酸化物がT
azC)sと直列に形成されているためと考え、見掛け
の比誘電率εを以下に定義した。
ここで、go、d■はそれぞれSiと’ra2o5膜の
間に存在する絶縁膜の比誘電率と膜厚である。
gTa205 Hd7a2’o5は、Ta205に関す
るものでちる。(1)式において、上記の中間層は81
02として、εt=4.0 、dr =44人、 g 
Taz Os ”” 22とした。ここでctrの値は
、反応性スノくツタ装置内に装置したノリコンウエノ・
を、Ta205を形成する寸前に同装置から取り出し、
エリプンメータによってその表面の酸化膜厚を測定した
ものである。また、 Ta205の値は、同スパッタ装
置によって、At基板上に形成されたAt/T a 2
0 s /Atの構造を有するキャパシタにおいて測定
されたものである。上記の各パラメータを(1)に代入
して示I7たものが第1図の破線2である。第1図の曲
線1の実験値と曲線2の理論値が極めて良好な一致を示
した。したがって、Ta205膜の膜厚を薄くしてキャ
パシタを形成すると見掛の比誘電率が減少してしまう原
因は、Si基板上の酸化膜によることがわかる。
したがって S i基板の表面に40人程度のSi酸化
物が形成されていると、見掛の比誘電率すなわちキャパ
シタンスは同酸化膜のない場合に比べて半分程度となシ
ネ利である。また、Si基板上に金属を被着し、同金属
上に誘電体を形成するキャパシタにおいても、その金属
と81基板の中間に5i02膜が存在するかぎ9、その
容量は無視できないことは容易に類推できる。
同図の曲線3は、後述する本発明の一実施例となるT 
a 20 sとSi基板との間に813N4膜を介在さ
せたもので、これにより、Si基板の表面に8102膜
が形成されるのを防止したものであり、従来の曲線1に
比べTa205の膜厚が薄くども、その比誘電率の低下
は極めて少なくなっている。
つまシ、本発明のキャパシタは、Si基板上に高誘電率
絶縁物膜を設ける際に、その中間層に、81基板の酸化
を妨げるか、もしくは消滅させるバラ・−一層を設けた
ことに特徴を有する。
〔発明の実施例〕
実施例1 したがって、上記の反応性スパッタ法やC’VD法など
で、高温の酸化ガスにさらされる81基板の酸化の進行
を防止するため以下の手法を試みた。
反応性スパッタ法によって、Si基板上に’I’a20
5膜を形成するさい、Ar+02プラズマによって生ず
る81基板の酸化の退行を防ぐ目的で、厚さ20人の直
接窒化膜上に形成したAa/T a 205 /813
N4/Siの構造のキャパシタの見掛の比誘電率を第1
図中の曲線3に示す。同図よp明らかなように、膜厚の
減少に伴ってみかけの比誘電率7は減少するが、同図の
曲線1に比べてゆるやかである。また、LSIに用いら
れる400Å以下の膜厚の範囲では、εの値は曲線1に
比べて2倍もあることがわかる。
しだがって、直接窒化膜を高誘電率絶縁膜形成のさいの
シリコン酸化物の生成に対するストン・くとして使用す
るさいは、20人程度以下の直接窒化膜で充分であると
考えられる。
いずれにせよ、本発明における、第1図中の曲線3のA
t/Taz05/5rsNa/s i構造ではLSIに
使用される400人前後で、7の急激な変化が少ないた
めプロセス上の制御が容易である。
また、7の値は、Si基板上に直接形成する場合に比べ
て約2倍近くにもなシ、キャノ(シタの面積が縮小でき
る等の利点を有する。
さらに、上記の人t/TazOs / 813N4 /
 S iの構造は、Si衣面の界面準位を減少させる効
果も有する。実際、kt/ T azOs / S I
キャノくシタ(7) V r Bは10Ω以上ニナルカ
、A/L/Taz05/SI3N4/Siキャパシタの
VFRは、17前後でわυ、後者の方が動作安定上すぐ
れている。
しかも、Si基板上に形成したTa205は、熱処理に
よp、Si基板と反応し、タンタルシリサイドを形成す
る、あるいは、Si中のトラップ中心となって、Si基
板の特性を劣化するが、SI3N4膜によシ、同反応が
妨げられる。
また、813N4膜はTa205膜中に含まれているN
a、に等のアルカリ金属や種々の重金属等をSi界面に
移動するのを阻止する役割を果す特徴を有する。
実施例 シリコン基板上に、高誘電率絶縁膜を形成してキャパシ
タを形成する際に問題となる、基板上の酸化物の効果を
減少させるために、Si基板の表面に例えばCO2ガス
を用いて炭素をイオン打込みして、基板の表面にSIC
を形成して、その後形成されるT 820 s膜と電気
的接触を形成した。
SICは、比誘電率が40以上で、抵抗率が1013Ω
mであるが、本実験の結果、反応性スパッタ法によって
Ta205薄膜を形成したAt/TazOs/SiC/
Siのキャパシタの静電容量の測定により見掛の比誘電
率を測定した所、SiCによって生じるキャパシタンス
の減少は、はとんどなく、見掛けの比誘電率は21.5
とAL /T azo s/ Atキャパシタで得られ
た値とほぼ一致した。これは、SiCは、大気中の窒素
によるドーピングによって容易に電気伝導度の高い半導
体が形成されかつ、比誘電率の低い8102が生じてい
ないことを示す。
また、シリコン基板上に炭素を打込んだ後に、反応性ス
パッタ法によってTa2O,薄膜を被着して形成したキ
ャパシタでは、見掛けの比誘電率は、At/TazOs
/5iOz/Si 、 Aj/Ta205/Si3N4
/ 3 iよυも大きくすることが可能になった。
打込みイオン種を炭素の代りに窒素を用いて行ったかや
はシ上と同様な効果を得た。
実施例3 3i基板を一方の電極として、小容積かつ大容量のキャ
パシタをSi基板上に形成するさいには、第2図(a)
に示すように、金属1/高誘電率絶縁膜2/金属3/S
i基板5の構造を形成しようとしても、金属3とSi基
板5の間に必然的にSiの自然酸化物4が存在する。し
たがって、金属3と3i基板5との間の電気的接触が不
十分なため、金属1/高誘電率絶縁膜2/金属3のキャ
パシタと直列に、金属3/酸化膜4/基板5のキャパシ
タを形成し、キャパシタンスすなわち見掛の比誘電率の
減゛少は不可避である。
従って、本発明の基本的概念の一つは、第2図(b)お
よび(C)に示すように S iもしくはSiの酸化物
と容易に反応し、シリコン化合−幇を形成する金屑すな
わち、Ta、T1+ zr、Hf、 Nb等6を表面に
自然酸化膜もしくは酸化被膜4を有するシリコン基板5
上に被着し、H2アニール等の還元性雰囲気中での熱処
理によI)、Si表面の酸化膜4を、良好な導伝性を有
するシリサイド7を形成することによって、消滅せしめ
てSi基板5と充分な電気的接触を形成することにある
例えば、上記の熱処理によシ、 8T  a+108io2−+4TazOs  +5T
aSt 2または、 T a + 28 ’02 + 4 H2→T aSl
 2 + 2 Hz Oなどの化学反応によって、第2
図(C)に示すように導電性薄膜つま、!ffTa5i
z7を形成することができる。H2アニールは、100
0tl’、30分程度で充分てあった。
以下に上記のシリコン基板上に形成されたクリサイドを
利用したキャパシタの形成方法について述べる。
第2図(C)中のTaxi 29の表面を熱酸化法及び
陽極酸化法により表面にTaとi9iの混合酸化物8を
形成し、At電極9を形成した。このキヤ・(シタの比
誘電率は、Ta205膜の比誘電率の値25よシも小さ
いが耐圧の高い安定なキャノくシタが形成できた。
一般に、Ta205膜の比誘電率は25以上とS i 
O2の4に比べて6倍程度あるが耐圧は、8102よシ
もかなシ低い。既して、Taと8’の混合酸化物は両者
の中間の性質を有する、すなわち混合酸化膜において、
SiO2が豊富になると耐圧は増加するが比誘電率は減
少してしまうという傾向がある。よって、上記の混合酸
化膜は、キャノくシタの要求特性に応じてその成分比を
変え性質を変化させることができる。従って、本発明に
おける混合酸化膜の製法においては、基板の遷移金属化
合物の組成比を調節することによってその組成を変化さ
せることができる。
実施例4 本実施例は、上記の実施例3のキャノくシタの静電容量
を増すために、第3図(a)に示すように自然酸化膜4
を有するSi基板5上に’I”a6を被着し、水素アニ
ールによって、第3図(b)に示すようにTa 6 /
Ta5j27/S i5を形成し、そのTa6の表面を
陽極酸化、熱酸化することによって、第3図(C)に示
すようにTa20510を形成し、その後電極1を形成
するものである。
上記の第3図(C)の構造を形成するさいは、Ta6/
Ta1127/8i 5の構造を形成できる程度に厚い
金属を被着するか、または、81基板上の自然酸化膜が
消失した直後に熱処理を中止しTa25j27の表面に
Ta6が残るように熱処理条件を調節する必要がある。
本発明において、第2図、第3図に示した、構造が形成
されていることを確かめるだめ、表面に100OAの酸
化物を形成したSi基板の、酸化物の表面に、厚さ50
00人のTaを蒸着し、1000C120分のH2アニ
ールを行った所、第3図(b)の構造が形成されている
ことを確認した。観察は、シリコン基鈑の断面構造の走
査電顕像及び、二次イオン質量分析法のスペクトルの深
さ依存性によって行った。
上記プロセスによって形成した、第3図(C)における
kt9/Ta2058/Ta 6/Ta81z 7 /
Si5の構造において、比誘電率7=25の良質のキャ
パシタを形成することができだ。
〔発明の効果〕
上記、4つの実施例によって、LSI用キャノくシタの
面積を縮小してゆくさい問題となる3i基板の酸化膜の
成長を妨げる、または、消滅させる方法を示した。これ
により、比誘電率の良好なキャパシタが得られるように
なった。
【図面の簡単な説明】
第1図は、本発明の詳細な説明するだめの見廿1の誘電
率の膜厚依存性を示した曲線図、第2図。 第3図は、本発明に用いたキャノ・′シタの構造と製造
方法を説明する断面概略図である。 第1図。 1−At/T a2o5 / S lの比誘電率の膜j
阜依存性、2− kt / T a20s / S ’
 (理論値)の比誘電率の膜厚依存性、3 ・−に!、
/T a20s/ 813 N4 / S iの比誘電
率の膜厚依存性。 第2図、第3図: 1・・・電極、2−TazOs、3・・・Ta14・・
・5102.5・・・Sl基板、6・・・Ta17・・
・Ta512.8・・・TazOs 、9−ht%極。            赫代理人 弁理士 薄田利幸 
− 噛 A\\9 つ 第 1  図 目葵  P  (Aン 予 VJ Z 図 (cL) (b) 午 (C) (dン 第 3 図 (どl−ン (b) (C)

Claims (1)

  1. 【特許請求の範囲】 1、半導体基板を一方の電極として、該半導体基板上に
    形成された遷移金属酸化物もしくは遷移金属と該半導体
    基板材料との混合酸化物を誘電体トスルキャパシタにお
    いて、該半導体基板材料の遷移金属化合物もしくは40
    オングストローム以下の膜厚を有する該半導体材料の窒
    化膜もしくは炭化膜を該半導体基板及び該遷移金属酸化
    物もしくは該混合酸化物の間に介在させたキャパシタ。 2、特許請求の範囲第1項記載の半導体基板はシリコン
    であるキャパシタ。 3、前記、−一   、        窒化膜は半導
    体基板をシリコン材として、該シリコン基板の熱窒化も
    しくはプラズマ放電による窒化によシ形成することを特
    徴としたキャパシタの製造方法。 4、前記 −一           窒化膜は半導体
    基板をシリコン材として、該シリコン基板表面への窒素
    イ:A−ンの打:IΔみ法によって形成することを特徴
    としたキャノク/夕の製造方法。 5、前記−一−7炭イしlI算は 半導体基板をシリコン材として、該シIJコン基板イモ
    面への炭素イオンの打込み法によって形成することを%
    徴としたキャノくシタの製造方法。 6、前記  二           半導体基板材料
    の遷移金属化合物と該≧衿導体基板と反対側の表面に遷
    移金属とを同時に形成させ、該遷移金属を陽極酸化また
    は熱酸化法により遷移金属酸化物を形成することを特徴
    としたキャノくシタの製造方法。 7、前記特許請求の範囲第6項における半導体基板材料
    の遷移金属化合物と遷移金属の2層構造は該半導体基板
    上に被着された遷移金属膜を1000υ以下の水素雰囲
    気中の熱処理によって形成されることを特徴としたキャ
    ノくシタの製造方法。
JP18743282A 1982-10-27 1982-10-27 キヤパシタおよびその製造方法 Pending JPS5978553A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18743282A JPS5978553A (ja) 1982-10-27 1982-10-27 キヤパシタおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18743282A JPS5978553A (ja) 1982-10-27 1982-10-27 キヤパシタおよびその製造方法

Publications (1)

Publication Number Publication Date
JPS5978553A true JPS5978553A (ja) 1984-05-07

Family

ID=16205951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18743282A Pending JPS5978553A (ja) 1982-10-27 1982-10-27 キヤパシタおよびその製造方法

Country Status (1)

Country Link
JP (1) JPS5978553A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61196566A (ja) * 1985-02-26 1986-08-30 Mitsubishi Electric Corp 半導体装置
JPH01128531A (ja) * 1987-11-13 1989-05-22 Sharp Corp 酸化物薄膜の形成方法
JPH04223366A (ja) * 1990-12-25 1992-08-13 Mitsubishi Electric Corp 半導体装置及びその製造方法
FR2677810A1 (fr) * 1991-06-12 1992-12-18 Samsung Electronics Co Ltd Procede de fabrication d'un dispositif a semiconducteurs.
FR2766211A1 (fr) * 1997-07-15 1999-01-22 France Telecom PROCEDE DE DEPOT D'UNE COUCHE DIELECTRIQUE DE Ta2O5
JP2003100742A (ja) * 2001-09-27 2003-04-04 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法
JP2018010926A (ja) * 2016-07-12 2018-01-18 日亜化学工業株式会社 光反射膜及び発光素子

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53108790A (en) * 1977-03-04 1978-09-21 Matsushita Electric Ind Co Ltd Production of capacity element
JPS5447488A (en) * 1977-09-21 1979-04-14 Hitachi Ltd Production of silicon gate type mis semiconductor device
JPS56147470A (en) * 1980-04-17 1981-11-16 Nec Corp Semiconductor device
JPS56147471A (en) * 1980-04-17 1981-11-16 Nec Corp Semiconductor device
JPS5745968A (en) * 1980-08-29 1982-03-16 Ibm Capacitor with double dielectric unit
JPS58112360A (ja) * 1981-12-25 1983-07-04 Nec Corp 半導体装置用キヤパシタおよびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53108790A (en) * 1977-03-04 1978-09-21 Matsushita Electric Ind Co Ltd Production of capacity element
JPS5447488A (en) * 1977-09-21 1979-04-14 Hitachi Ltd Production of silicon gate type mis semiconductor device
JPS56147470A (en) * 1980-04-17 1981-11-16 Nec Corp Semiconductor device
JPS56147471A (en) * 1980-04-17 1981-11-16 Nec Corp Semiconductor device
JPS5745968A (en) * 1980-08-29 1982-03-16 Ibm Capacitor with double dielectric unit
JPS58112360A (ja) * 1981-12-25 1983-07-04 Nec Corp 半導体装置用キヤパシタおよびその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61196566A (ja) * 1985-02-26 1986-08-30 Mitsubishi Electric Corp 半導体装置
JPH01128531A (ja) * 1987-11-13 1989-05-22 Sharp Corp 酸化物薄膜の形成方法
JPH04223366A (ja) * 1990-12-25 1992-08-13 Mitsubishi Electric Corp 半導体装置及びその製造方法
FR2677810A1 (fr) * 1991-06-12 1992-12-18 Samsung Electronics Co Ltd Procede de fabrication d'un dispositif a semiconducteurs.
FR2766211A1 (fr) * 1997-07-15 1999-01-22 France Telecom PROCEDE DE DEPOT D'UNE COUCHE DIELECTRIQUE DE Ta2O5
EP0900859A3 (fr) * 1997-07-15 2000-05-03 France Telecom Procédé de dépôt d'une couche diélectric de Ta2 05
JP2003100742A (ja) * 2001-09-27 2003-04-04 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法
JP2018010926A (ja) * 2016-07-12 2018-01-18 日亜化学工業株式会社 光反射膜及び発光素子

Similar Documents

Publication Publication Date Title
US6075691A (en) Thin film capacitors and process for making them
JP3703373B2 (ja) Mosfetおよびゲート誘電体の製造方法
US4464701A (en) Process for making high dielectric constant nitride based materials and devices using the same
US4891684A (en) Semiconductor device
KR100275727B1 (ko) 반도체 장치의 커패시터 형성방법
US6309895B1 (en) Method for fabricating capacitor containing amorphous and polycrystalline ferroelectric films and method for forming amorphous ferroelectric film
EP0096773B1 (en) Method of making high dielectric constant insulators and capacitors using same
CA1159917A (en) Capacitor structures with dual dielectrics
JP4102072B2 (ja) 半導体装置
US4959745A (en) Capacitor and method for producing the same
JPH0677402A (ja) 半導体デバイス用誘電体構造及びその製造方法
JPH04279053A (ja) 高値タンタル酸化物コンデンサ
US6461931B1 (en) Thin dielectric films for DRAM storage capacitors
JP5883263B2 (ja) 半導体デバイスで使用する金属−絶縁体−金属キャパシタの製造方法
US6235594B1 (en) Methods of fabricating an integrated circuit device with composite oxide dielectric
JP2002313951A (ja) 半導体集積回路装置及びその製造方法
JPS5978553A (ja) キヤパシタおよびその製造方法
TWI226703B (en) Thin-film capacitor having multi-layer dielectric film including silicon dioxide and tantalum pentoxide
US20030003650A1 (en) Method for fabricating capacitor containing zirconium oxide dielectric layer
JPS58112360A (ja) 半導体装置用キヤパシタおよびその製造方法
JPS5984570A (ja) 半導体装置用キヤパシタの製造方法
JPS5928369A (ja) 半導体装置用キヤパシタの製造方法
TW495900B (en) Method to improve the quality of polysilicon/poly oxide interface
KR960010001B1 (ko) 반도체 기억 장치의 제조방법
JPS63283064A (ja) ポリサイドパタ−ンの形成方法