KR960010001B1 - 반도체 기억 장치의 제조방법 - Google Patents

반도체 기억 장치의 제조방법 Download PDF

Info

Publication number
KR960010001B1
KR960010001B1 KR1019920016203A KR920016203A KR960010001B1 KR 960010001 B1 KR960010001 B1 KR 960010001B1 KR 1019920016203 A KR1019920016203 A KR 1019920016203A KR 920016203 A KR920016203 A KR 920016203A KR 960010001 B1 KR960010001 B1 KR 960010001B1
Authority
KR
South Korea
Prior art keywords
film
electrode
semiconductor memory
memory device
oxide
Prior art date
Application number
KR1019920016203A
Other languages
English (en)
Other versions
KR940008083A (ko
Inventor
강창석
권기원
박태서
선용빈
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019920016203A priority Critical patent/KR960010001B1/ko
Publication of KR940008083A publication Critical patent/KR940008083A/ko
Application granted granted Critical
Publication of KR960010001B1 publication Critical patent/KR960010001B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

요약 없음

Description

반도체 기억 장치의 제조방법
제1도는 종래 기술에 의한 커패시터의 구조를 나타낸 단면도이다.
제2도는 본 발명에 의한 커패시터의 구조를 나타낸 단면도이다.
제3도는 온도와 산화물 생성 에너지의 관계를 나타낸 그래프이다.
본 발명은 반도체 기억 장치의 제조 방법에 관한 것으로, 특히 큰 유전 용량과 높은 신뢰성을 지닌 캐퍼시터를 포함하는 반도체 기억 장치의 제조 방법에 관한 것이다.
잘 알려진 바와 같이 실리콘 산화막을 절연막으로 하는 커패시터가 반도체 기억 장치에 널리 사용되어 왔지만, 반도체 집적 회로의 집적도가 증가함에 따라 캐퍼시터의 면적이 작아지고 그에 따라 유전 용량이 작아져서 반도체 기억 장치의 신뢰성에 저하시키게 되었다.
따라서, 보다 좁은 면적에서 보다 큰 유전 용량을 지닌 캐퍼시터를 얻기 위하여 유전막을 보다 얇게 하거나, 3차원적인 유전막 구조를 만들어 유효 유전막 면적을 증가시켜 유전 용량을 증가시키는 방법들이 다양하게 시도되고 있는 한편, 종래에 유전막으로 사용되는 실리콘 산화막, ONO(Oxide-Nitride-Oxide), NO(Nitride-Oxide) 구조와 같이 유전상수가 작은 물질 대신에 산화탄탈륨(Ta2O5), 산화티타늄(Ti2O)등과 같은 고유전물질을 이용한 방법들이 활발히 연구되고 있다.
일반적으로, 산화탄탈륨(Ta2O5)을 유전막으로 하는 커패시터는 실리콘 기판 위에 산화탄탈륨을 형성시킨 후, 실리콘 기판의 Ta2O5막 계면에 실리콘 산화막을 성장시키기 위해 습식 산소 분위기하에 열처리를 행하고, Ta2O5막 위에 커패시터의 상부 전극이 되는 금속을 형성시킴으로써 제조된다. 그러나, 상기 기술로 제조된 커패시터는 계면에 형성되는 실리콘 산화막의 두께가 과도하게 되어 유전 용량을 저하시킬 뿐만 아니라 국부적으로 얇은 부분(weak spot)을 통하여 누설 전류가 흐르기 때문에 소자의 장기적인 신뢰성과 큰 유전 용량을 확보할 수 없었다.
이러한 단점들을 해결하기 위한 시도중의 하나가 1988년 일본 히다찌사에서 출원하여 특허된 미합중국 특허 제4,937,650호에 제시되어 있다.
상기 미합중국 특허 제4,937,650호에 제시된 커패시터의 제조방법을 제1도를 참조하여 설명하면 다음과 같다.
실리콘 기판(1)의 표면상에 산화탄탈륨(Ta2O5)(3)을 형성시킨 후, 800~1000℃의 건조 산소 분위기하에 열처리를 수행함으로써, 실리콘 기판(1)과 Ta2O5막(3)과의 계면에 실리콘 산화막(2)을 형성시켜 주고, 이어서 Ta2O5막(3)상에 상부 전극으로서 텅스텐막(4)을 증착시켜 줌으로써 커패시터가 제조된다.
상기와 같이, 건조 산소 분위기하에 열처리를 함으로써 Ta2O5막의 하부에 있어서 Ta2O5막이 국부적으로 얇게 형성된 부분에서는 TaO5막이 국부적으로 두껍게 형성된 부분에서 보다 실리콘 산화막이 두껍게 성장하여 실리콘산화막(2)과 Ta2O5막(3)으로 이루어진 총 절연막의 두께가 균일하게 되어, 국부적으로 얇은 Ta2O5막에서 우선적으로 절연 파괴가 일어나는 것을 방지할 수 있게 된다.
한편, 산화탄탈륨막의 열악한 막질 특성으로 인한 누설 전류를 줄이기 위해 포토-CVD, 플라즈마-CVD, 열-CVD 등 여러가지 증착 기술이 제시되어 왔으며, 1991면 히로시 신리끼 등에 의해 소위 2단계 어닐링 CVD법이 제안되기에 이르렀다([UV-O3, and Dry-O2: Two-Step Annealed Chemical Vapor-Deposited Ta2O5Fims for Storage Dielectrics of 64-Mb DRAM'S]H.Shinriki et al, IEEE Trans, Electron Devices. 38(3), 1991).
상기 논문에 의하면 성막 상태(as deposited)의 Ta2O5막의 전기적 특성이 나쁜 이유는 TaO가 산소 결핍 상태로 형성되어 산소 공공(Oxygen Vacancy)이 누설 전류의 증가 요인으로 작용하기 때문에, Ta2O5막 형성후 300℃에서 오존(O3)가스 상태에서 1차 어닐링시켜 산소 결핍을 보충하고, 800℃에서 건조 산소 분위기하에서 2차 어닐링시켜 Ta2O5막의 전기적 특성을 개선할 수 있음을 제시하고 있다.
그러나, 상기 미합중국 특허 제4,937,650호와 히로시 신리끼 등의 논문에 제시된 기술을 유전막질 특성에 관하여 어느 정도의 향상에도 불구하고 아래와 같은 문점을 또한 내포하고 있다.
첫째, 건조 산소 분위기하에서 열처리시 다결정 실리콘과 Ta2O5사이에 형성된 SiO막의 산소(O2)는 반응기내에 존재하는 산소 원자가 확산되어 들어갔다가 보다는 Si의 산화 능력이 Ta의 산화 능력보다 크기 때문에 Ta2O5막의 산소를 Si이 치환하여 생긴 것이라 할 수 있다.
따라서, SiO2막과 접하고 있는 Ta2O5막 부근에서는 Ta2O5막이 산소 원자를 빼앗기어 마치 금속 탄탈륨과 비슷한 상태 즉, 탄탈륨이 풍부한(tantalum rich) 막으로 되어 누설 전류의 원인이 된다.
둘째, 건조 산소 분위기하에서 800~900℃의 온도 범위에서 Ta2O5막을 열처리함으로써 Ta2O5막이 결정화되고 이때 결정립계를 통하여 누설 전류가 증가하게 된다.
따라서, 본 발명의 목적은 상기의 종래 기술의 문제점들을 해결하여 커패시터의 유전막 계면에서의 산소 공공의 발생을 억제시킴으로서 누설 전류 밀도가 적은 고신뢰성의 반도체 기억 장치의 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명은, 도전 물질로 된 제1전극과 제2전극 사이에 금속 산화물로 된 유전막이 형성되어 이루어진 커패시터를 포함하는 반도체 기억 장치의 제조 방법에 있어서, 상기 제1전극 형성 후 제1전극의 표면을 600~800℃의 온도로 산화시켜 산화물층을 형성시켜 주는 공정과, 상기 산화물층상에 상기 금속 산화물로 된 유전막을 증착하는 공정과, 상기 결과물을 오존(O3)가스 분위기하에서 200~300℃의 온도로 어닐링하는 공정과, 상기 유전막 위에 상기 제2전극을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 기억 장치의 제조 방법을 제공한다.
이하, 본 발명의 원리가 구체화된 실시예를 제2도를 참조하여 상세히 설명한다.
제2도를 참조하면 다결정 실리콘에 분순물을 주입하여 도전 물질인 제1전극(11)을 형성시킨 후 그 표면을 산화시킨다. 이 때, 산화는 600~800℃의 온도 범위에서 산소 분위기하에 수 분~1시간 동안 열처리함으로써 이루어지며, 산화물층(12)의 두께가 10~30Å 정도가 되도록 행한다.
이어서, 다결정 실리콘이 산화되어 형성된 실리콘 산화물층(12)상에 유전막으로서 산화탄탈륨(Ta2O5)(13)을 통상의 화학 기상 증착법으로 증착시킨다. 이어서, 200~300℃의 온도에서 오존(O3) 가스 분위기하에 어닐링시킨 후, 상기 산화탄탈륨(13)위에 도전 물질인 제2전극(14)을 형성시켜 줌으로써 커패시터가 포함되는 반도체 기억 장치가 제조된다.
이상에서 살펴본 바와 같이, 상기 실시예에 따른 반도체 기억 장치에 있어서, 다결정 실리콘의 표면에 형성된 실리콘 산화물층(12)은 그 두께가 균일하고 얇게 형성되기 때문에, 그 위에 적층된 Ta2O5막(13)도 균일한 두께가 형성되어 종래 기술에서 발생될 수 있는 국부적인 취약 부분이 발생되지 않을 뿐더러 유전률의 감소도 심각한 것이 되지는 않는다.
또한, 실리콘 산화물층(12)의 존재로 인하여 다결정 실리콘이 Ta2O5막(13)내의 산소 원자를 빼앗아 가는 것이 방지되기 때문에, Ta2O5막(13)의 계면에 산소 공공의 형성이 억제되어 즉, 탄탈륨이 풍부한(tantalum rich) 부분이 발생하지 않으므로 누설 전류 밀도가 현저히 감소하게 된다.
또한, 고온의 건조 산소 분위기하에서의 열처리를 요하지 않기 때문에 Ta2O5막(13)의 결정화도 방지할 수 있어서, 유전막에서의 누설 전류 밀도를 더욱 줄일 수 있게 된다.
한편, 본 발명의 원리는 상기의 실시예에 국한되지 않으며, 도전 물질인 제1전극으로서는, 유전막으로 사용되는 금속 산화물의 금속보다 산화 능력이 커서 금속 산화물내의 산소 원자를 빼앗아 올 수 있는 것이면 어느 것이라도 적용할 수 있다.
제3도에 나타나듯이, 산화물 생성에 대한 자유 에너지의 절대값(|△G|)이 클수록 산소와의 결합 능력이 커지게 되며, 상기 실시예에서의 실리콘(Si)과 탄탈륨(Ta)은 단지 예시한 것에 불과한 것이다.

Claims (2)

  1. 도전 물질로 된 제1전극과 제2전극 사이에 금속 산화물로 된 유전막이 형성되어 이루어진 커패시터를 포함하는 반도체 기억장치의 제조방법에 있어서, 상기 제1전극 형성 후 제1전극의 표면을 600~800℃의 온도로 산화시켜 산화물층을 형성시켜 주는 공정과, 상기 산화물층상에 상기 금속 산화물로 된 유전막을 증착하는 공정과, 상기 결과물을 오존(O3)가스 분위기에서 200~300℃의 온도로 어닐링하는 공정과, 상기 유전막 위에 상기 제2전극을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 기억 장치의 제조 방법.
  2. 제1항에 있어서, 상기 제1전극은 상기 금속 산화물로 된 유전막의 금속보다 산화 능력이 큰 물질로 형성하는 것을 특징으로 하는 반도체 기억 장치의 제조 방법.
KR1019920016203A 1992-09-05 1992-09-05 반도체 기억 장치의 제조방법 KR960010001B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920016203A KR960010001B1 (ko) 1992-09-05 1992-09-05 반도체 기억 장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920016203A KR960010001B1 (ko) 1992-09-05 1992-09-05 반도체 기억 장치의 제조방법

Publications (2)

Publication Number Publication Date
KR940008083A KR940008083A (ko) 1994-04-28
KR960010001B1 true KR960010001B1 (ko) 1996-07-25

Family

ID=19339146

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920016203A KR960010001B1 (ko) 1992-09-05 1992-09-05 반도체 기억 장치의 제조방법

Country Status (1)

Country Link
KR (1) KR960010001B1 (ko)

Also Published As

Publication number Publication date
KR940008083A (ko) 1994-04-28

Similar Documents

Publication Publication Date Title
KR100275727B1 (ko) 반도체 장치의 커패시터 형성방법
US7470583B2 (en) Method of improved high K dielectric-polysilicon interface for CMOS devices
KR0155879B1 (ko) 오산화 이탄탈륨 유전막 커패시터 제조방법
JP5650185B2 (ja) 誘電体材料を含む個別要素又は半導体デバイスを含む集積回路デバイス
US4603059A (en) Method of manufacturing MIS capacitors for semiconductor IC devices
US6773981B1 (en) Methods of forming capacitors
US6586796B2 (en) Capacitor with high dielectric constant materials
KR100360413B1 (ko) 2단계 열처리에 의한 반도체 메모리 소자의 커패시터 제조방법
US20060154382A1 (en) Capacitor with high dielectric constant materials and method of making
KR20010021015A (ko) 반도체 장치 및 집적회로 장치의 제조 방법
US7064052B2 (en) Method of processing a transistor gate dielectric film with stem
KR960010001B1 (ko) 반도체 기억 장치의 제조방법
JP3225913B2 (ja) 半導体装置の製造方法
US20030008455A1 (en) Method for fabricating capacitor of semiconductor memory device
KR100293721B1 (ko) 탄탈륨 산화막을 유전막으로 갖는 캐패시터 제조방법
KR100271715B1 (ko) 반도체소자의 캐패시터 형성방법
KR100231604B1 (ko) 반도체소자의 캐패시터 제조방법
KR100219518B1 (ko) 반도체 장치 커패시터의 제조방법
KR100463245B1 (ko) 메모리소자의 커패시터 제조방법_
KR20050019304A (ko) 반도체 소자의 캐패시터 및 그 제조 방법
KR100510526B1 (ko) 반도체 소자의 커패시터 및 그 제조방법
JP3302917B2 (ja) 半導体装置の製造方法
KR100411302B1 (ko) 반도체소자의 캐패시터 제조방법
KR20040070617A (ko) 반도체 메모리 소자 및 그 제조방법
KR19980044979A (ko) 저누설 전류 엘피씨브이디(LPCVD) 산화탄탈(Ta2O5)막 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010607

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee