JP2668375B2 - 回路部品の電極製造方法 - Google Patents
回路部品の電極製造方法Info
- Publication number
- JP2668375B2 JP2668375B2 JP63014310A JP1431088A JP2668375B2 JP 2668375 B2 JP2668375 B2 JP 2668375B2 JP 63014310 A JP63014310 A JP 63014310A JP 1431088 A JP1431088 A JP 1431088A JP 2668375 B2 JP2668375 B2 JP 2668375B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- substrate
- forming
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Details Of Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、各刷電気，電子機器に用いられる回路部品
の電極製造方法に関する。
の電極製造方法に関する。
（従来の技術） この種の回路部品の電極製造方法の従来例を、第７図
に示す集合体処理により製造されるチップ型部品として
の抵抗器20を例にとって説明する。
に示す集合体処理により製造されるチップ型部品として
の抵抗器20を例にとって説明する。
従来方法は、基板21上に抵抗体層22を形成し、さらに
この抵抗体層22の両側上面に接合電極層23a,23bを形成
した後、前記接合電極層23a,23bの上面からそれぞれ抵
抗体層22の両側端部，基板21の上面，両側面を経てこの
基板21の下面側に至る領域まで対称配置に一対の端部電
極部24a,24bを形成する。
この抵抗体層22の両側上面に接合電極層23a,23bを形成
した後、前記接合電極層23a,23bの上面からそれぞれ抵
抗体層22の両側端部，基板21の上面，両側面を経てこの
基板21の下面側に至る領域まで対称配置に一対の端部電
極部24a,24bを形成する。
この後、前記端部電極部24a,24bの上面の一部，両接
合電極層23a,23bの露出部分及び抵抗体層22の露出部分
を例えば合成樹脂製の保護層25により被覆することによ
り、有効抵抗値エリア（縦方向の長さ0.9mm程度）W2の
抵抗器20を得るようにしている。
合電極層23a,23bの露出部分及び抵抗体層22の露出部分
を例えば合成樹脂製の保護層25により被覆することによ
り、有効抵抗値エリア（縦方向の長さ0.9mm程度）W2の
抵抗器20を得るようにしている。
しかしながら、上述したような方法で形成される抵抗
器20の端部電極部24a,24bは、その一部が保護層25で覆
われ、かつ基板21の両端部分で階段状となるため、端部
寸法が個々の製品毎にばらつき他の回路部品，回路パタ
ーンに対する良好な接続状態を得る上で支障が生じると
いう問題がある。また、上述したような端部電極部24a,
24bの形状に起因してこの端部電極部24a,24bと接合電極
層23a,23bとの密着強度の点でも不十分となる。
器20の端部電極部24a,24bは、その一部が保護層25で覆
われ、かつ基板21の両端部分で階段状となるため、端部
寸法が個々の製品毎にばらつき他の回路部品，回路パタ
ーンに対する良好な接続状態を得る上で支障が生じると
いう問題がある。また、上述したような端部電極部24a,
24bの形状に起因してこの端部電極部24a,24bと接合電極
層23a,23bとの密着強度の点でも不十分となる。
さらに、上述した端部電極部24a,24bを形成すべき抵
抗体層22及び接合電極層23a,23bに着目すると、抵抗体
層22の両側上面のある程度の面積を占める部分に接合電
極層23a,23bを形成したものであるから、有効抵抗値エ
リアW2が小さくなりこの抵抗器20の抵抗値の取得範囲が
狭くなるという問題がある。
抗体層22及び接合電極層23a,23bに着目すると、抵抗体
層22の両側上面のある程度の面積を占める部分に接合電
極層23a,23bを形成したものであるから、有効抵抗値エ
リアW2が小さくなりこの抵抗器20の抵抗値の取得範囲が
狭くなるという問題がある。
（発明が解決しようとする課題） 上述したように、従来方法においては端部電極部の寸
法のばらつきが生じ、密着強度の点でも不十分であり、
さらに有効素子エリアも小さいという問題を包含してい
る。
法のばらつきが生じ、密着強度の点でも不十分であり、
さらに有効素子エリアも小さいという問題を包含してい
る。
そこで本発明は、端部電極部の寸法の正確性を期する
ことができ、充分な密着強度が得られ、さらに、有効素
子エリアの拡大を図ることができる回路部品の電極製造
方法を提供することを目的とするものである。
ことができ、充分な密着強度が得られ、さらに、有効素
子エリアの拡大を図ることができる回路部品の電極製造
方法を提供することを目的とするものである。
［発明の構成］ （課題を解決するための手段） 本発明は、集合体処理により製造される回路部品の電
極製造方法であって、基板及びこの基板上に一定間隔を
有して多数形成された回路素子の各両端部に接合電極を
形成し、各回路素子それぞれの平坦な開放面及び前記接
合電極上面に亘るように合成樹脂製の保護層を形成する
工程と、この保護層上及び前記基に前記各回路素子より
も狭面積を占める剥離層を対応配置に形成する工程と、
前記各回路素子を基板毎個別に分割する工程と、分割さ
れた回路素子，基板及び剥離層の全周に下地電極層を形
成する工程と、前記剥離層及びこれに対応する領域の下
地電極層を除去することによって残余の下地金属層端部
が前記保護層端部を覆うようにする工程と、残余の下地
電極層の外周に端部電極部を形成する工程とを有するこ
とを特徴とするものである。
極製造方法であって、基板及びこの基板上に一定間隔を
有して多数形成された回路素子の各両端部に接合電極を
形成し、各回路素子それぞれの平坦な開放面及び前記接
合電極上面に亘るように合成樹脂製の保護層を形成する
工程と、この保護層上及び前記基に前記各回路素子より
も狭面積を占める剥離層を対応配置に形成する工程と、
前記各回路素子を基板毎個別に分割する工程と、分割さ
れた回路素子，基板及び剥離層の全周に下地電極層を形
成する工程と、前記剥離層及びこれに対応する領域の下
地電極層を除去することによって残余の下地金属層端部
が前記保護層端部を覆うようにする工程と、残余の下地
電極層の外周に端部電極部を形成する工程とを有するこ
とを特徴とするものである。
（作 用） 前記構成の本発明方法であれば、基板上に形成された
回転素子表面と、この回路素子の両端部に形成された接
合電極上面を含めて合成樹脂製保護層を形成した後、前
記回路素子よりも狭面積の剥離層を表裏面に亘って形成
し、これらの全周面に下地電極を形成し、その後、前記
剥離層とその表面の下地電極とを除去することによっ
て、残余の下地電極の端部が前記保護層の端部をも覆う
ようにし、このような下地電極上に端部電極を形成する
ことができる。
回転素子表面と、この回路素子の両端部に形成された接
合電極上面を含めて合成樹脂製保護層を形成した後、前
記回路素子よりも狭面積の剥離層を表裏面に亘って形成
し、これらの全周面に下地電極を形成し、その後、前記
剥離層とその表面の下地電極とを除去することによっ
て、残余の下地電極の端部が前記保護層の端部をも覆う
ようにし、このような下地電極上に端部電極を形成する
ことができる。
このように、合成樹脂製保護膜上に剥離層を形成し、
その上に下地電極を形成していることにより、下地電極
と剥離層の除去が容易になり、その寸法精度を高めるこ
とができる。従って、このような下地電極上に形成され
る端部電極の寸法も正確になる。
その上に下地電極を形成していることにより、下地電極
と剥離層の除去が容易になり、その寸法精度を高めるこ
とができる。従って、このような下地電極上に形成され
る端部電極の寸法も正確になる。
また、下地電極の端部は保護膜端部を覆う形状となる
ので、その上に形成される端部電極の端部も保護膜にか
かることはないので、両者間の密着強度が高くなると共
に、基板上の有効素子エリアも従来に比べて拡大するこ
ととなる。
ので、その上に形成される端部電極の端部も保護膜にか
かることはないので、両者間の密着強度が高くなると共
に、基板上の有効素子エリアも従来に比べて拡大するこ
ととなる。
（実施例） 以下に本発明の実施例を詳細に説明する。
第１図は本実施例方法により下地電極層2a,2b及び端
部電極部3a,3bが形成された回路部品としての抵抗器１
を示すものである。この抵抗器１は、アルミナ製の基板
４と、この基板４の平坦な上面に形成された回路素子と
しての抵抗素子５と、この基板４及び抵抗素子５の両端
部外周にそれぞれ形成された前記下地電極層2a,2b及び
端部電極部3a,3bとを有し、この外形寸法が2.0mm×1.25
mm×0.5mmとなっている。
部電極部3a,3bが形成された回路部品としての抵抗器１
を示すものである。この抵抗器１は、アルミナ製の基板
４と、この基板４の平坦な上面に形成された回路素子と
しての抵抗素子５と、この基板４及び抵抗素子５の両端
部外周にそれぞれ形成された前記下地電極層2a,2b及び
端部電極部3a,3bとを有し、この外形寸法が2.0mm×1.25
mm×0.5mmとなっている。
前記抵抗素子５は、基板４の上面における端部領域を
除く面に形成された抵抗体層６と、基板４の上面におけ
る両端部領域において抵抗体層６に接合する状態に形成
された接合電極層7a,7bと、この接合電極層7a,7bの上面
の一部及び抵抗体層６の上面を覆う状態に形成された合
成樹脂製の保護層８とを具備している。
除く面に形成された抵抗体層６と、基板４の上面におけ
る両端部領域において抵抗体層６に接合する状態に形成
された接合電極層7a,7bと、この接合電極層7a,7bの上面
の一部及び抵抗体層６の上面を覆う状態に形成された合
成樹脂製の保護層８とを具備している。
そして、前記抵抗体層６が接合電極層7a,7bで覆われ
ない領域を、有効抵抗値エリア（縦方向の長さ1.4mm程
度）W1として機能させるようになっている。
ない領域を、有効抵抗値エリア（縦方向の長さ1.4mm程
度）W1として機能させるようになっている。
次に、前記抵抗器１の製造工程について第２図乃至第
６図を参照して説明する。
６図を参照して説明する。
まず、第２図に示すように基板４上に集合体処理によ
り４個の抵抗素子５を一定間隔を有するように形成した
抵抗素子集合体10を用意する。
り４個の抵抗素子５を一定間隔を有するように形成した
抵抗素子集合体10を用意する。
そして、各抵抗素子５を構成する保護層８の上面に、
第３図に示すように前記有効抵抗値エリアW1よりも若干
狭面積を占めるように、かつ所定の厚さとなるように４
個の上面剥離層9aを形成すると共に、基板４の下面側に
も前記各上面剥離層9aに対応する位置に４個の下面剥離
層9bを形成する。この下面剥離層9bは、上記剥離層9aと
同大で、かつ等厚に形成する。尚、上面，下面剥離層9
a,9bは幅1.2mm,厚さ約10μｍである。
第３図に示すように前記有効抵抗値エリアW1よりも若干
狭面積を占めるように、かつ所定の厚さとなるように４
個の上面剥離層9aを形成すると共に、基板４の下面側に
も前記各上面剥離層9aに対応する位置に４個の下面剥離
層9bを形成する。この下面剥離層9bは、上記剥離層9aと
同大で、かつ等厚に形成する。尚、上面，下面剥離層9
a,9bは幅1.2mm,厚さ約10μｍである。
次に、上面及び下面剥離層9a,9bを形成した抵抗素子
集合体10を、第４図に示すように基板４の切断端面と接
合電極層7b（又は7a）とが垂直方向に合致するように切
断処理し個別に分割してスティック状とする。
集合体10を、第４図に示すように基板４の切断端面と接
合電極層7b（又は7a）とが垂直方向に合致するように切
断処理し個別に分割してスティック状とする。
さらに、分割された基板４及び抵抗素子５に対して、
これらの外周全体に第５図に示すように導電性を有る金
属（Cu,Cu合金等）製の下地電極部２をCu−Ni合金を用
いたスパッタリング等の方法で約2000Åの厚さに形成す
る。
これらの外周全体に第５図に示すように導電性を有る金
属（Cu,Cu合金等）製の下地電極部２をCu−Ni合金を用
いたスパッタリング等の方法で約2000Åの厚さに形成す
る。
尚、下地電極層2a,2bは必要に応じてCr又はNiCrを100
乃至500Åの厚さに形成した後、Cuを約1500Åの厚さで
積層し、さらにCu−Niを約500Åの厚さで積層する方法
等でもよい。
乃至500Åの厚さに形成した後、Cuを約1500Åの厚さで
積層し、さらにCu−Niを約500Åの厚さで積層する方法
等でもよい。
この後、キシレン，活性ソーダの稀薄水溶液，レジス
ト専用剥離剤等の剥離剤を用いて、前記上面及び下面剥
離層9a,9b及びこれらに接触してる領域の下地電極部２
の一部を剥離し、第６図に示すように前記基板４の端部
領域，接合電極層7a,7bの露出領域及び保護層８の端部
領域を包囲し、かつ上下対称配置の下地電極層2a,2bを
形成する。
ト専用剥離剤等の剥離剤を用いて、前記上面及び下面剥
離層9a,9b及びこれらに接触してる領域の下地電極部２
の一部を剥離し、第６図に示すように前記基板４の端部
領域，接合電極層7a,7bの露出領域及び保護層８の端部
領域を包囲し、かつ上下対称配置の下地電極層2a,2bを
形成する。
さらに、下地電極層2a,2bの外周全域に湿式バレルメ
ッキの方法により、Cu,Ni,Ag,Au,Sn等の導電性金属製の
端部電極部3a,3bを形成することにより、第１図に示す
抵抗器１を製造する。尚、端部電極部3a,3bとしては、N
iを約２μｍの厚さにメッキした後、Snを約３μｍの厚
さに積層したものが好適である。
ッキの方法により、Cu,Ni,Ag,Au,Sn等の導電性金属製の
端部電極部3a,3bを形成することにより、第１図に示す
抵抗器１を製造する。尚、端部電極部3a,3bとしては、N
iを約２μｍの厚さにメッキした後、Snを約３μｍの厚
さに積層したものが好適である。
上述した工程からなる本実施例方法によれば、上面及
び下面剥離層8a,8bの剥離工程を経て形成される下地電
極層2a,2bが、端部電極部3a,3bを形成する際の寸法ガイ
ドとして機能し、これにより端部電極部3a,3bの寸法が
画一化されその正確性を期することができる。
び下面剥離層8a,8bの剥離工程を経て形成される下地電
極層2a,2bが、端部電極部3a,3bを形成する際の寸法ガイ
ドとして機能し、これにより端部電極部3a,3bの寸法が
画一化されその正確性を期することができる。
また、下地電極層2a,2bをスパッタリングの方法によ
り形成し、端部電極部3a,3bを湿式バレルメッキの方法
により形成するものであるから、下地電極層2a,2bと接
合電極層7a,7bとの密着強度が大きく、また、下地電極
層2a,2bに対する端部電極部3a,3bのメッキ時の付き回り
も良好なものとすることができる。
り形成し、端部電極部3a,3bを湿式バレルメッキの方法
により形成するものであるから、下地電極層2a,2bと接
合電極層7a,7bとの密着強度が大きく、また、下地電極
層2a,2bに対する端部電極部3a,3bのメッキ時の付き回り
も良好なものとすることができる。
さらに、上述したような抵抗器１の場合には、従来例
の場合と異なり保護層８の端部領域まで下地電極層2a,2
b及び端部電極部3a,3bを覆うことができるので、接合電
極層7a,7bを従来例の場合よりも基板４上のより端部側
に形成でき、この結果、有効抵抗値エリアW1を縦方向の
長さ約1.4mmとすることができ、従来例の有効抵抗値エ
リアW2より大きくなり、この抵抗器１の抵抗値の取得範
囲の拡大が図れる。
の場合と異なり保護層８の端部領域まで下地電極層2a,2
b及び端部電極部3a,3bを覆うことができるので、接合電
極層7a,7bを従来例の場合よりも基板４上のより端部側
に形成でき、この結果、有効抵抗値エリアW1を縦方向の
長さ約1.4mmとすることができ、従来例の有効抵抗値エ
リアW2より大きくなり、この抵抗器１の抵抗値の取得範
囲の拡大が図れる。
本発明は上述した実施例に限定されるものではなく、
その要旨の範囲内で種々の変形が可能である。
その要旨の範囲内で種々の変形が可能である。
例えば、上述した実施例では回路素子として抵抗素子
を用いた場合について説明したが、これに限らず、イン
ダクタンス素子，コンデンサ，トランス等各種のチップ
部品を製造する場合にも適用可能である。
を用いた場合について説明したが、これに限らず、イン
ダクタンス素子，コンデンサ，トランス等各種のチップ
部品を製造する場合にも適用可能である。
［発明の効果］ 以上詳述した本発明によれば、電極部の寸法の正確性
を記すことができ、電極部の密着強度も大きく、しか
も、有効素子エリアの拡大をも図ることができる回路部
品の電極製造方法を提供することができる。
を記すことができ、電極部の密着強度も大きく、しか
も、有効素子エリアの拡大をも図ることができる回路部
品の電極製造方法を提供することができる。
第１図は本発明の実施例方法を適用して得られる回路部
品としての抵抗器を示す断面図、第２図乃至第６図はれ
それぞれ本発明の実施例方法による製造工程を示す断面
図、第７図は従来方法で得られる抵抗器を示す断面図で
ある。 １……回路部品の一例としての抵抗器、 2a,2b……下地電極層、 3a,3b……端部電極部、４……基板、 ５……回路素子の一例としての抵抗素子。
品としての抵抗器を示す断面図、第２図乃至第６図はれ
それぞれ本発明の実施例方法による製造工程を示す断面
図、第７図は従来方法で得られる抵抗器を示す断面図で
ある。 １……回路部品の一例としての抵抗器、 2a,2b……下地電極層、 3a,3b……端部電極部、４……基板、 ５……回路素子の一例としての抵抗素子。
Claims (1)
- 【請求項１】集合体処理により製造される回路部品の電
極製造方法であって、基板及びこの基板上に一定間隔を
有して多数形成された回路素子の各両端部に接合電極を
形成し、各回路素子それぞれの平坦な開放面及び前記接
合電極上面に亘るように合成樹脂製の保護層を形成する
工程と、この保護層上及び前記基板の裏面に前記各回路
素子よりも狭面積を占める剥離層を対応配置に形成する
工程と、前記各回路素子を基板毎個別に分割する工程
と、分割された回路素子，基板及び剥離層の全周に下地
電極層を形成する工程と、前記剥離層及びこれに対応す
る領域の下地電極層を除去することによって残余の下地
金属層端部が前記保護層端部を覆うようにする工程と、
残余の下地電極層の外周に端部電極部を形成する工程と
を有することを特徴とする回路部品の電極製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63014310A JP2668375B2 (ja) | 1988-01-25 | 1988-01-25 | 回路部品の電極製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63014310A JP2668375B2 (ja) | 1988-01-25 | 1988-01-25 | 回路部品の電極製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01189102A JPH01189102A (ja) | 1989-07-28 |
| JP2668375B2 true JP2668375B2 (ja) | 1997-10-27 |
Family
ID=11857524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63014310A Expired - Lifetime JP2668375B2 (ja) | 1988-01-25 | 1988-01-25 | 回路部品の電極製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2668375B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2653588B1 (fr) * | 1989-10-20 | 1992-02-07 | Electro Resistance | Resistance electrique sous forme de puce a montage de surface et son procede de fabrication. |
| KR100495130B1 (ko) * | 2002-11-19 | 2005-06-14 | 엘에스전선 주식회사 | 열융착을 이용한 인쇄회로기판용 표면실장형 전기장치제조방법 및 이를 통해 제조된 표면실장형 전기장치 |
| JP5255899B2 (ja) * | 2008-05-14 | 2013-08-07 | 太陽社電気株式会社 | チップ抵抗器の製造方法及びチップ抵抗器 |
| WO2013137338A1 (ja) * | 2012-03-16 | 2013-09-19 | コーア株式会社 | 基板内蔵用チップ抵抗器およびその製造方法 |
| JP7296565B2 (ja) * | 2017-11-27 | 2023-06-23 | パナソニックＩｐマネジメント株式会社 | 抵抗器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6314402A (ja) * | 1986-07-04 | 1988-01-21 | 多摩電気工業株式会社 | チツプ抵抗器の製造方法 |
-
1988
- 1988-01-25 JP JP63014310A patent/JP2668375B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01189102A (ja) | 1989-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI394175B (zh) | 電阻器及其製造方法 | |
| KR910008749A (ko) | 칩 형성 표면 장착 전기저항 및 그 제조방법 | |
| CZ20001915A3 (cs) | Tenkovrstvý kondenzátor a způsob jeho výroby | |
| US4164071A (en) | Method of forming a circuit board with integral terminals | |
| JP2668375B2 (ja) | 回路部品の電極製造方法 | |
| JPH05267025A (ja) | チップ部品の製造法及び電子部品の製造法 | |
| JP3309010B2 (ja) | 電子部品の製造方法 | |
| JP4067923B2 (ja) | チップ抵抗器の製造方法 | |
| JP3134067B2 (ja) | 低抵抗チップ抵抗器及びその製造方法 | |
| JP3573894B2 (ja) | 半導体装置及びその製造方法 | |
| JP2003068505A (ja) | チップ抵抗器およびその製造方法 | |
| JP3772270B2 (ja) | 小型電子部品の製造方法およびチップ抵抗器 | |
| JP2678393B2 (ja) | チップコンデンサの製造方法 | |
| JPH08288102A (ja) | 電子部品とその製造方法 | |
| JPH0727610Y2 (ja) | 可変抵抗器の電極構造 | |
| JP2654655B2 (ja) | 抵抗器の製造方法 | |
| JPS6032357B2 (ja) | 容量素子の製造方法 | |
| JPH07283060A (ja) | 薄膜チップインダクタの製造方法 | |
| JPH03214601A (ja) | 可変抵抗器 | |
| JPS6259454B2 (ja) | ||
| JPH06120013A (ja) | 電子部品の製造方法 | |
| JPH11144903A (ja) | チップ電子部品 | |
| JP2004022659A (ja) | 低い抵抗値を有するチップ抵抗器とその製造方法 | |
| JPH0451051B2 (ja) | ||
| JPS61156715A (ja) | リ−ドレス部品およびリ−ドレス部品の製造方法 |