JP3772270B2

JP3772270B2 - 小型電子部品の製造方法およびチップ抵抗器

Info

Publication number: JP3772270B2
Application number: JP2002290247A
Authority: JP
Inventors: 健太郎松本; 克秀西澤
Original assignee: Koa Corp
Current assignee: Koa Corp
Priority date: 2002-10-02
Filing date: 2002-10-02
Publication date: 2006-05-10
Anticipated expiration: 2022-10-02
Also published as: JP2004128218A

Description

【０００１】
【発明の属する技術分野】
本発明は、例えば、小型の電子機器等に使用する小型電子部品の製造方法およびチップ抵抗器に関するものである。
【０００２】
【従来の技術】
電子機器等の小型化、軽量化に伴う高密度実装の要求に応えるべく、抵抗器、コンデンサ等の電子部品も、益々小型化されつつある。そのため、従来より電子部品の性能の向上、および小型化技術の開発がさかんに行われている。
【０００３】
小型抵抗器としてのチップ抵抗器は、通常、ペースト状の抵抗体を基体（絶縁基板）上に印刷塗布し、それを乾燥させ、焼成した後、レーザトリミング等によって抵抗値を設定している。そして、あらかじめ絶縁基板に設けた分割溝に沿って、短冊状に分割した複数の基板を重ねて、その端面に、スパッタリングにより端面電極を形成するという工程を経て、最終的に、規格化されたチップサイズの抵抗器を製造している。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記のように分割した複数の基板を重ねて、端面電極をスパッタリングにより形成する場合、スパッタがオーバーコートに回り込むという問題がある。これは、抵抗器の製造工程で生まれた、オーバーコートの厚みの微妙な差や、短冊の重なり具合等で、わずかな隙間が空くことに原因があると考えられる。
【０００５】
また、チップ抵抗器の基板上への実装状態を検査する方法として、そのチップ抵抗器を搭載する位置における回路基板パターンの間隔により識別する方法をとる場合、スパッタがオーバーコートに回り込んだままの状態のチップ抵抗器が基板上に実装されていると、その回り込みが原因となって、パターン間隔が実際の距離よりも短いと検出され、チップ抵抗器の実装不良と判断されてしまう、という問題がある。
【０００６】
【課題を解決するための手段】
本発明は、上述した課題に鑑みてなされたもので、その目的とするところは、チップ抵抗器の電極寸法やその直線性を一定に維持できる小型電子部品の製造方法、および、かかる製造方法を用いたチップ抵抗器を提供することである。
【０００７】
かかる目的を達成し、上述した課題を解決する一手段として、例えば、以下の構成を備える。すなわち、本発明の小型電子部品の製造方法は、基板の表面側に表面電極および抵抗体を形成し、その基板の裏面側に裏面電極を形成するステップと、上記抵抗体を保護する保護膜を形成するステップと、上記保護膜上にマスキングを施すステップと、上記基板を短冊状に分割するステップと、上記短冊状に分割された基板の端面にスパッタリングにより、上記表面電極と裏面電極とを接続する端面電極を形成するステップと、上記短冊状基板の分割および上記マスキングの除去を行うステップと、上記表面電極、裏面電極、および端面電極を覆うめっき層を形成するステップとを備えることを特徴とする。
【０００８】
例えば、さらに、上記裏面電極間にマスキングを施すステップを備えることを特徴とする。
【０００９】
また、例えば、上記保護膜上のマスキングの形成幅は、その保護膜の形成幅よりも狭いことを特徴とする。
【００１０】
上述した課題を解決する他の手段として、例えば、以下の構成を備える。すなわち、本発明に係るチップ抵抗器は、上述したいずれかの小型電子部品の製造方法を用いて製造されることを特徴とする。
【００１２】
【発明の実施の形態】
以下、添付図面、および表を参照して、本発明に係る実施の形態例を詳細に説明する。図１は、本実施の形態例に係るチップ抵抗器の製造工程（チップ化工程）を示すフローチャートである。また、図２、および、図４〜図７は、図１の各製造工程に対応させた、チップ抵抗器の平面構造、および断面構造を示している。
【００１３】
最初の製造工程では、基板上に電極を形成する。すなわち、図１のステップＳ１において、図２の（ａ）に示すように、例えば、所定の規格に基づく形状（サイズ）を有する、電気絶縁性のセラミックスからなる絶縁基板１の裏面の両端部に、スクリーン印刷により裏面電極４，５の厚膜印刷を行い、それを乾燥させた後、例えば、大気中（Ｏ₂）において８５０℃で焼成する。この焼成により、図２の（ｂ）に示すように、絶縁基板１の裏面に裏面電極４，５が形成される。
【００１４】
続くステップＳ２では、上記の裏面電極と同様に、図２の（ｃ）に示すように、絶縁基板１の上面（抵抗体を形成する側）の両端部に表面電極２，３の厚膜印刷、および焼成を行う。そして、焼成によって、図２の（ｄ）に示すように、絶縁基板１の上面の両端部に表面電極２，３が形成される。
【００１５】
ここでは、基板上に形成する電極材料として、例えば、裏面電極には銀（Ａｇ）を、また、表面電極には銀／パラジウム（Ａｇ／Ｐｄ）をそれぞれスクリーン印刷することで、これらの電極を形成する。なお、表面電極と裏面電極の焼成は、同時に行ってもよい。
【００１６】
図３は、電極と基板の構造をさらに詳細に示す図である。同図の（ｂ）は、上記ステップＳ１，Ｓ２の工程を経た後のチップ抵抗器の平面図であり、（ａ）は、そのチップ抵抗器を、（ｂ）の矢視ａ−ａ’から見たときの断面図を示している。
【００１７】
図３（ａ），（ｂ）に示すように、電極形成前の絶縁基板１には、あらかじめ、その表面に所定の深さの分割溝１３，１４，１５，１６が形成されており、表面電極２，３、および裏面電極４，５は、分割溝１３，１４を跨ぐ位置に形成される。
【００１８】
なお、基板上における表面電極２，３、および裏面電極４，５の厚膜印刷は、スクリーン印刷に限定されず、例えば、スパッタリング等で行ってもよい。また、分割溝は、絶縁基板１の上面と下面の両方に、基板を挟んで互いに重なる位置に形成してもよい。
【００１９】
ステップＳ３では、抵抗体の厚膜を形成する。具体的には、図４の（ａ），（ｂ）に示すように、表面電極２，３間に抵抗体８をスクリーン印刷する。そして、抵抗体８を乾燥させてから、例えば、大気中（Ｏ₂）において８５０℃で焼成して、抵抗膜を形成する。なお、抵抗体の材料として、例えば、酸化ルテニウム（ＲｕＯ₂）系の材料を使用する。
【００２０】
このように、抵抗体８の両端部に表面電極２，３を、基板裏に裏面電極４，５を形成すること等によって、チップ抵抗器を実装するプリント配線基板上のランドパターンと、抵抗体８との電気的な接続が確保される。これらの電極には、さらに、めっきが施されるが、その詳細については後述する。
【００２１】
続くステップＳ４では、上記の工程で形成された抵抗体８の上に、絶縁膜としての機能を有する保護膜を形成する（プリコート印刷）。すなわち、図４の（ｃ），（ｄ）に示すように、抵抗体８の上に、例えば、ガラスをスクリーン印刷し、それを６００℃で焼成して、保護層９を形成する。
【００２２】
そして、ステップＳ５において、必要に応じて抵抗値のトリミングを行う。このトリミングでは、例えば、レーザビームによって、図４の（ｅ），（ｆ）に示すように、抵抗体８のパターンに切れ込み１０を入れることにより、チップ抵抗器を構成する抵抗体の抵抗値を調整する。なお、サンドブラストによって、抵抗値の調整を行ってもよい。
【００２３】
ステップＳ６では、保護コート印刷・焼付け工程として、図５の（ａ），（ｂ）に示すように、上述した保護層９の全体を覆うように、例えば、エポキシ、ポリイミド等の樹脂をスクリーン印刷（ベタ塗り）し、それを２００℃で硬化させて、保護層２１を形成する（これをオーバーコート形成とも呼ぶ）。なお、保護層９を省略して、抵抗体８の上に保護層２１のみを形成してもよい。
【００２４】
そして、ステップＳ７では、図５の（ｃ），（ｄ）に示すように、保護層２１の上、および、裏面電極４，５間に、それぞれマスキング２２，２３の印刷を行い、それらを乾燥させる（表裏マスキング印刷・乾燥工程）。マスキング２２，２３は、例えば、水で洗い流せるマスキングペーストで表裏印刷を行う。
【００２５】
ステップＳ８において、分割溝に従って、絶縁基板を一次分割（一次ブレーク）する。この一次分割は、例えば、ブレーク、レーザーカット、ダイシング等により行う。一次分割は、ここでは、電極を配した抵抗層が形成された絶縁基板１を、図３に示す分割溝１３，１４に沿って短冊状に分割することを意味する。
【００２６】
続くステップＳ９において、スパッタを行う。具体的には、上記ステップＳ８で短冊状に分割された基板を重ね、その端面に、例えば、スパッタリングにより、図６に示すように、端面電極３５，３６を形成する。この端面電極の材料としては、例えば、ニッケル／クロム（Ｎｉ／Ｃｒ）を使用する。
【００２７】
ステップＳ１０では、短冊状に分割された基板に対して、例えば、図３に示す分割溝１５，１６に従って二次分割（二次ブレーク）する。この二次分割は、ブレーク、レーザーカット、ダイシング等により行う。そして、続くステップＳ１１において、超音波洗浄を行って、図７の（ａ），（ｂ）に示すように、上記のマスキング工程で印刷、乾燥させた、チップ抵抗器のマスキング２２，２３を洗浄する。
【００２８】
最終工程であるステップＳ１２では、図７の（ｃ），（ｄ）に示すように、保護膜２１の一部、表面電極２，３のうち保護膜２１で覆われていない部分、裏面電極４，５、および端部電極３５，３６に対して電解めっきを施し、端面電極３７，３８を形成する。
【００２９】
端面電極３７，３８は、電極くわれ防止、はんだ付けの信頼性向上等のため、例えば、ニッケル（Ｎｉ）等で下地めっきを施した後、すず・鉛（Ｓｎ・Ｐｂ）めっき層、あるいはＳｎめっき層を形成して（はんだめっき処理）、積層構造とすることが望ましい。その他の電極についても同様である。
【００３０】
図８は、本実施の形態例に係る、マスキング工程におけるチップ抵抗器の詳細断面構造を示している。なお、図８において、図２等に示すチップ抵抗器と同一構成要素には同一符号を付してある。図８（ａ）は、一次ブレーク後の基板を複数枚、重ねたときの様子を示しており、図８（ｂ）は、（ａ）のＡ部を拡大して示す、チップ抵抗器の断面図である。
【００３１】
上述したように、本実施の形態例では、絶縁基板１に上面電極２と下面電極４を配し、抵抗層８を形成して、マスキングを施した基板１を一次分割（一次ブレーク）した後、それらの基板を重ね、その端面にスパッタリングにより端面電極３５を形成する。
【００３２】
このようにマスキングが施された短冊状の基板を複数枚、重ねた場合、図８（ｂ）に示すように、保護層９の上に配したマスキング２２と、基板１の上に積層されている他の基板の裏面電極間に配したマスキング２３とが接した状態で形成される。従って、端面電極３５を形成するためのスパッタが、図８（ｂ）のＢ部に示すように、マスキング２２，２３上に回り込んでも、これらのマスキング２２，２３を洗浄により除去すれば、端面電極３５の直線性は保たれる。
【００３３】
図５の（ｃ），（ｄ）に示すように、マスキング２２，２３の電極方向の端部は、保護層の端部と平行であり、かつ、基板端に対して保護層の端部よりも内側（基板中央側）に印刷されている。よって、スパッタリングの後、マスキング２２，２３の洗浄を行って、それらを除去すれば（上記のステップＳ１１）、スパッタの回り込みがあっても、それが保護層上で直線状になる。これが、後述する電極の直線性に寄与することになる。
【００３４】
次に、上述した工程を経て製造された、本実施の形態例に係るチップ抵抗器の電極形状について説明する。表１は、本実施の形態例に係るチップ抵抗器の電極形状と、従来の工程、すなわち、保護コートを印刷した後において、上記のステップＳ７等に対応する表裏マスキング印刷・乾燥、およびマスクの洗浄工程を経ないで製造された、従来のチップ抵抗器の電極形状とについて測定を行い、それらを比較した結果である。
【００３５】
なお、表１において、測定対象としたチップ抵抗器のサンプル数は、実施例（発明品）、従来品ともに２０個である。また、「電極寸法」は、図９に示すように、電極２，３の突出部分のうち、抵抗端から最も離れた部分（頂点部）までの距離であり、「直線性」は、電極の凹凸部分における最大の山と最深の谷との距離である。
【００３６】
【表１】

【００３７】
表１に示す測定結果から分かるように、オーバーコート上にマスキングを行って電極を形成した本実施の形態に係るチップ抵抗器の方が、従来品に比べて、電極寸法、直線性ともに優れている。すなわち、チップ抵抗器において、マスキングをした後にスパッタリングして、スパッタの回り込みを抑えることで、そのマスキングを洗浄した後における電極状態を、上述のように直線状にすることができる、ということを確認できた。
【００３８】
以上説明したように、本実施の形態例によれば、端面電極をスパッタで形成する前段階において、オーバーコート（保護コート）の上面、および抵抗器の裏面電極間にマスキング印刷を行い、スパッタの後、そのマスキングを洗浄する工程を実行することで、オーバーコート上におけるスパッタの回り込みを阻止し、かつ、スパッタ端の状態を直線状にすることができる。
【００３９】
その結果、オーバーコート上において、スパッタの回り込んだ状態が直線状になるため、最終的に形成されるチップ抵抗器の電極の電極寸法やその直線性を一定に維持でき、回路基板上に実装されたチップ抵抗器の実装状態の検査においても誤判定をなくすことができる。
【００４０】
また、チップ抵抗器の端面電極の直線性が向上するため、そのチップ抵抗器を回路基板に実装するときのセルフ・アライメント効果（搭載位置のズレの補正作用）を高めることができる。
【００４１】
【発明の効果】
以上説明したように、本発明によれば、電極材の回り込みを抑え、電極寸法や電極の直線性を一定に維持できる。
【図面の簡単な説明】
【図１】本発明の実施の形態例に係るチップ抵抗器の製造工程を示すフローチャートである。
【図２】実施の形態例に係るチップ抵抗器の製造工程１，２に対応させて示す、抵抗器の平面図および断面構造図である。
【図３】実施の形態例に係るチップ抵抗器の電極と基板の構造を詳細に示す図である。
【図４】実施の形態例に係るチップ抵抗器の製造工程３〜５に対応させて示す、抵抗器の平面図および断面構造図である。
【図５】実施の形態例に係るチップ抵抗器の製造工程６，７に対応させて示す、抵抗器の平面図および断面構造図である。
【図６】実施の形態例に係るチップ抵抗器の製造工程９に対応させて示す、抵抗器の平面図および断面構造図である。
【図７】実施の形態例に係るチップ抵抗器の製造工程１１，１２に対応させて示す、抵抗器の平面図および断面構造図である。
【図８】実施の形態例に係る、マスキング工程におけるチップ抵抗器の断面構造を示す図である。
【図９】製造されたチップ抵抗器の電極寸法とその直線性を説明するための図である。
【符号の説明】
１絶縁基板
２，３表面電極
４，５裏面電極
８抵抗体
９，２１保護層
１０切れ込み
１３〜１６分割溝
２２，２３マスキング
３５，３６端部電極
３７，３８端面電極

Claims

基板の表面側に表面電極および抵抗体を形成し、その基板の裏面側に裏面電極を形成するステップと、
前記抵抗体を保護する保護膜を形成するステップと、
前記保護膜上にマスキングを施すステップと、
前記基板を短冊状に分割するステップと、
前記短冊状に分割された基板の端面にスパッタリングにより、前記表面電極と裏面電極とを接続する端面電極を形成するステップと、
前記短冊状基板の分割および前記マスキングの除去を行うステップと、
前記表面電極、裏面電極、および端面電極を覆うめっき層を形成するステップとを備えることを特徴とする小型電子部品の製造方法。
さらに、前記裏面電極間にマスキングを施すステップを備えることを特徴とする請求項１記載の小型電子部品の製造方法。
前記保護膜上のマスキングの形成幅は、その保護膜の形成幅よりも狭いことを特徴とする請求項１記載の小型電子部品の製造方法。
請求項１乃至３のいずれかに記載の小型電子部品の製造方法を用いて製造されたことを特徴とするチップ抵抗器。