JP2003272901A - 厚膜抵抗器およびその製造方法 - Google Patents

厚膜抵抗器およびその製造方法

Info

Publication number
JP2003272901A
JP2003272901A JP2002069123A JP2002069123A JP2003272901A JP 2003272901 A JP2003272901 A JP 2003272901A JP 2002069123 A JP2002069123 A JP 2002069123A JP 2002069123 A JP2002069123 A JP 2002069123A JP 2003272901 A JP2003272901 A JP 2003272901A
Authority
JP
Japan
Prior art keywords
resistor
electrodes
substrate
thick film
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002069123A
Other languages
English (en)
Inventor
Hiromu Sakai
比呂六 坂井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2002069123A priority Critical patent/JP2003272901A/ja
Publication of JP2003272901A publication Critical patent/JP2003272901A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

(57)【要約】 【課題】 抵抗値のばらつきを抑制できる厚膜抵抗器を
提供する。 【解決手段】 基板2の表面にこの表面に対して段差
5,6を介して一対の凹部3,4を設ける。凹部3,4
に電極ペーストをそれぞれ塗布する。凹部3,4の段差
5,6にて電極ペーストのだれを抑制して電極ペースト
の間の距離を略一定に保つ。電極ペーストを焼成して電
極7,8を形成する。電極7,8の間に抵抗体9を形成
する。電極7,8の間の距離が略一定となるため、電極
7,8の間の距離にて決定する抵抗体9の抵抗値が略一
定となる。角型チップ抵抗器1の抵抗値のばらつきを抑
制できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電極ペーストにて
形成された電極を備えた厚膜抵抗器およびその製造方法
に関する。
【0002】
【従来の技術】従来、この種の厚膜抵抗器としては、た
とえば実開昭57−119567号公報に記載の構成が
知られている。
【0003】この実開昭57−119567号公報に記
載の厚膜抵抗器は、たとえばアルミナ(Al)な
どにて略矩形状に形成された基板を備えており、この基
板の厚さ方向の両主面における長手方向の両端には、傾
斜面を介して凹部が連続的に形成され、これら凹部には
流動体状の電極ペーストが、たとえばスクリーン印刷な
どにてそれぞれ塗布されている。
【0004】さらに、これら電極ペーストを塗布した基
板を、たとえば焼成などにより固化し、この基板の長手
方向の両端に一対の電極を形成している。そして、基板
上のこれら一対の電極の間に抵抗体を設けることによ
り、この電極の間の距離にてこの厚膜抵抗器の抵抗値が
決定される。
【0005】
【発明が解決しようとする課題】しかしながら、上述の
厚膜抵抗器では、電極ペーストが塗布された凹部が傾斜
面を介して基板の両面に連続的に形成されていることに
より、これら電極ペーストが基板の凹部に塗布された際
に、これら電極ペーストが有する流動性にてこれら電極
ペーストが互いに基板の表面に流れ、この基板の面方向
に沿って長手方向の中心側へと若干流動する。この結
果、電極の間の距離が一定しないため、これら電極の間
の距離にて決定される抵抗体の抵抗値がばらつくおそれ
があるという問題点を有している。
【0006】本発明はこのような点に鑑みなされたもの
で、抵抗値のばらつきを抑制できる厚膜抵抗器およびそ
の製造方法を提供することを目的とする。
【0007】
【課題を解決するための手段】請求項1記載の厚膜抵抗
器は、厚さ方向の一主面にこの一主面に対してそれぞれ
段差を介して一対の凹部が設けられた基板と、前記一対
の凹部にそれぞれ塗布された電極ペーストにて形成され
た一対の電極と、前記基板の一主面に設けられ、前記一
対の電極の間に接続された抵抗体とを具備したものであ
る。
【0008】そして、基板の厚さ方向の一主面にこの一
主面に対して段差を介して設けられた一対の凹部に電極
ペーストをそれぞれ塗布することにより、これら凹部の
段差にて電極ペーストの流動が抑制されてこれら電極ペ
ーストの間の距離が略一定に保たれる。この結果、電極
ペーストにて形成された電極の間の距離が略一定となる
ため、これら電極の間に接続された抵抗体の抵抗値が略
一定となるので、抵抗値のばらつきが抑制される。
【0009】請求項2記載の厚膜抵抗器は、請求項1記
載の厚膜抵抗器において、抵抗体の表面に、少なくとも
この抵抗体の表面を被覆して保護する保護層が形成され
たものである。
【0010】そして、抵抗体の表面に、この抵抗体を被
覆して保護する保護層を形成することにより、この保護
層にてこの抵抗体が損傷などから保護される。
【0011】請求項3記載の厚膜抵抗器の製造方法は、
基板の厚さ方向の一主面にこの一主面に対してそれぞれ
段差を介して一対の凹部を設け、これら一対の凹部にそ
れぞれ流動体状の電極ペーストを塗布し、この電極ペー
ストを固化して一対の電極を形成し、前記基板の一主面
に、前記一対の電極の間に接続して抵抗体を形成するも
のである。
【0012】そして、基板の厚さ方向の一主面にこの一
主面に対して段差を介して設けられた一対の凹部に流動
体状の電極ペーストをそれぞれ塗布することにより、こ
れら凹部の段差にて電極ペーストの流動が抑制されてこ
れら電極ペーストの間の距離が略一定に保たれる。この
結果、電極ペーストを固化して形成した電極の間の距離
が略一定となるため、これら電極の間に接続された抵抗
体の抵抗値が略一定となるので、抵抗値のばらつきが抑
制される。
【0013】請求項4記載の厚膜抵抗器の製造方法は、
請求項3記載の厚膜抵抗器の製造方法において、抵抗体
の表面に、少なくともこの抵抗体の表面を被覆して保護
する保護層を形成するものである。
【0014】そして、抵抗体の表面に、この抵抗体を被
覆して保護する保護層を形成することにより、この保護
層にてこの抵抗体が損傷などから保護される。
【0015】
【発明の実施の形態】以下、本発明の厚膜抵抗器の一実
施の形態の構成を図1ないし図5を参照して説明する。
【0016】図1において、1は厚膜抵抗器としてのい
わゆるフィレットレスタイプの角型チップ抵抗器であ
り、この角型チップ抵抗器1は、たとえばアルミナなど
にて形成された略矩形板状の基板2を備えている。
【0017】また、この基板2の厚さ方向の一主面であ
る表面における長手方向の両端には、平面視略矩形状の
凹部3,4がそれぞれ設けられている。これら凹部3,
4は、基板2の面方向に対して略垂直に形成された段差
5,6を介して設けられている。
【0018】さらに、これら凹部3,4には、一対の電
極7,8がそれぞれ形成されている。これら電極7,8
は、基板2の幅方向全域にわたって設けられており、凹
部3,4に略沿った形状、すなわち平面視略矩形状に形
成され、基板2の表面および幅方向の両面と略面一とな
っている。この結果、これら電極7,8は、いずれの面
においても基板2の外郭から突出しないようになってい
る。
【0019】そして、基板2の表面におけるこれら一対
の電極7,8間には、抵抗体9がこれら電極7,8と電
気的にそれぞれ接続されて設けられている。この抵抗体
9は、たとえば酸化ルテニウム(RuO)などを主成
分としており、この抵抗体9の電極7,8の間の抵抗値
が角型チップ抵抗器1の抵抗値となっている。すなわ
ち、この抵抗体9は、電極7,8の間の距離にて抵抗値
が決定されるため、角型チップ抵抗器1の抵抗値が、電
極7,8の間の距離にて決定されている。
【0020】また、抵抗体9の基板2の表面と反対側で
ある上側、すなわち表面には、この抵抗体9、および電
極7,8の一部を被覆して保護する保護層としての保護
膜10が形成されている。ここで、この保護膜10は、たと
えばガラス、あるいはエポキシ樹脂などの合成樹脂が選
択可能であり、必要に応じて、これらガラス、あるいは
エポキシ樹脂などの合成樹脂を、それぞれ同じ種類ある
いは互いに異なる種類を組み合わせるなどしてたとえば
2層以上の複数層を形成してもよい。そして、この保護
膜10により、抵抗体9、および電極7,8の一部は外気
などに直接接触せず、損傷などから保護されている。
【0021】さらに、電極7,8の上側には、図示しな
いニッケル(Ni)めっき層、およびこのニッケルめっ
き層の表面にスズ(Sn)めっき層、あるいは半田めっ
き層などが設けられている。これらニッケルめっき層、
スズめっき層、あるいは半田めっき層などにより、角型
チップ抵抗器1の図示しない回路基板などへの実装が容
易になっている。
【0022】次に、上記一実施の形態の製造方法を説明
する。
【0023】まず、図2に示すように、アルミナなどを
略矩形板状に形成して基板2を形成する。
【0024】このとき、この基板2の長手方向の両端
に、略矩形状の凹部3,4をそれぞれ形成する。
【0025】この後、図3に示すように、凹部3,4
に、たとえば金属タングステン(W)、あるいは銀(A
g)などの導電粉体を含有した流動体状の電極ペースト
11,12をスクリーン印刷などにて塗布する。
【0026】このとき、電極ペースト11,12は、それぞ
れ段差5,6と同程度、あるいはこれら段差5,6より
も高さが小さくなるように、すなわち基板2の表面から
上側に突出しないように印刷する。
【0027】すると、凹部3,4の段差5,6により、
電極ペースト11,12の基板2の長手方向の中心側への流
動、いわゆるだれが防止される。
【0028】さらに、これら電極ペースト11,12が塗布
された基板2を、たとえば850℃程で焼成して固化さ
せ、図4に示すように、これら電極ペースト11,12を電
極7,8に形成する。この結果、電極7,8の間の距離
が、凹部3,4の段差5,6の間の距離に保たれた状態
で形成される。
【0029】この後、図5に示すように、抵抗体9を、
たとえば酸化ルテニウムなどを主成分とした抵抗ペース
トを電極7,8間の基板12の表面に塗布した後850℃
程で焼成して形成する。このとき、電極7,8の間の距
離が略一定であるため、これら電極7,8の間に形成さ
れた抵抗体9の抵抗値が略一定となる。
【0030】そして、この抵抗体9および電極7,8の
一部の上側に保護膜10を形成するとともに、電極7,8
の上側にニッケルめっき層、およびこのニッケルめっき
層の表面にスズめっき層、あるいは半田めっき層などを
形成する。
【0031】上述したように、上記一実施の形態によれ
ば、基板2の表面に対して略垂直な段差5,6を介して
凹部3,4を設け、これら凹部3,4に電極ペースト1
1,12をそれぞれ塗布することにより、これら凹部3,
4の段差5,6にて電極ペースト11,12のだれが抑制さ
れる。このため、凹部3,4にそれぞれ塗布された電極
ペースト11,12の間の距離が略一定に保たれるので、こ
の電極ペースト11,12を焼成して形成した電極7,8の
間の距離が略一定となる。この結果、これら電極7,8
の間の距離にて決定される抵抗体9の抵抗値が略一定と
なるので、角型チップ抵抗器1の抵抗値のばらつきを抑
制できるとともに、電極ペースト11,12の印刷精度を向
上できる。
【0032】また、角型チップ抵抗器1の抵抗値が略一
定であるため、歩留まりを向上できるとともに、抵抗体
9の抵抗値と所定の抵抗値との誤差を調整する、いわゆ
るトリミング工程が低減されるため、この角型チップ抵
抗器1の製造性を向上できる。
【0033】さらに、保護膜10を、抵抗体9、および電
極7,8の一部の上側に形成することにより、この保護
膜10にてこれら抵抗体9、および電極7,8の一部が外
気などに直接接触するなどして損傷することを防止でき
るとともに、抵抗体9の損傷などによりこの抵抗体9の
抵抗値がばらつくことを防止できる。
【0034】またさらに、電極7,8は、基板2の表面
および幅方向の両主面と略面一となっていることによ
り、これら電極7,8が基板2のいずれの面においても
外郭から突出しないため、この角型チップ抵抗器1の実
装スペースを低減できるとともに、電極7,8の他の電
子部品への接触を抑制できる。
【0035】そして、角型チップ抵抗器1をフィレット
レスタイプとしたことにより、この角型チップ抵抗器1
を実装する際にランドパターンに対してフィレットが形
成されないため、より高密度な実装にも対応できる。
【0036】なお、上記一実施の形態において、電極
7,8は、半田付けの面積を充分に確保できれば、基板
2の幅方向の全域にわたって設けられていなくてもよ
い。
【0037】また、電極7,8は、基板2の長手方向の
両端に設けられていなくてもよく、基板2の表面におけ
る、実装される図示しない回路基板のパターンに対応し
た位置などに設けてもよい。
【0038】さらに、電極ペースト11,12は、たとえば
粘度が比較的大きいものでもよく、粉体を集めて流動性
を持たせたものでもよい。
【0039】そして、基板2は、通常のチップ抵抗器な
どに用いられるアルミナ基板に、一方向に所定幅の凹部
帯を所定間隔にて形成し、この凹部帯の方向と略直交、
あるいは交差する方向に基板分割用の切溝を、表面およ
び裏面の少なくともいずれか一方に形成する、いわゆる
ダイシング法、あるいは基板分割用の切溝を設けずに凹
部帯を有する状態でのダイシング法のいずれかの方法に
より、多数個を一度に形成してもよい。
【0040】また、基板2は、通常のチップ抵抗器など
に用いられるアルミナ基板に、一方向に所定幅の凹部帯
を所定間隔にて形成し、この凹部帯内にこの凹部帯の方
向と略平行な方向に沿って、基板分割用の切溝を設け、
この基板分割用の切溝に対して略直交、あるいは交差す
る方向に基板分割用の切溝を形成する、いわゆるブレー
ク法にて、多数個を一度に形成してもよい。
【0041】またさらに、図5に示すように、凹部3,
4を、基板2の表面に対してそれぞれ段差5,6を介し
て設け、電極7,8を、表面だけでなく基板2の側面を
介してこの基板2の裏面にも形成し、縦断面視略コ字状
になるように連続的に形成してもよい。この場合には、
電極ペースト11,12が段差5,6により基板2の長手方
向の中心側に流動することなくこの基板2の表面および
裏面を接続できる。また、電極7,8の面積が大きくな
るため、角型チップ抵抗器1を図示しない回路基板など
に実装する際に、この回路基板などに対して、より容易
かつ確実に半田付けできる。
【0042】
【発明の効果】請求項1記載の厚膜抵抗器によれば、基
板の厚さ方向の一主面にこの一主面に対して段差を介し
て設けられた一対の凹部に電極ペーストをそれぞれ塗布
することにより、これら凹部の段差にて電極ペーストの
流動が抑制されてこれら電極ペーストの間の距離が略一
定に保たれる。この結果、電極ペーストにて形成された
電極の間の距離が略一定となるため、これら電極の間に
接続された抵抗体の抵抗値が略一定となるので、抵抗値
のばらつきを抑制できる。
【0043】請求項2記載の厚膜抵抗器によれば、請求
項1記載の厚膜抵抗器の効果に加え、抵抗体の表面に、
この抵抗体を被覆して保護する保護層を形成することに
より、この保護層にてこの抵抗体を損傷などから保護で
きる。
【0044】請求項3記載の厚膜抵抗器の製造方法によ
れば、基板の厚さ方向の一主面にこの一主面に対して段
差を介して設けられた一対の凹部に流動体状の電極ペー
ストをそれぞれ塗布することにより、これら凹部の段差
にて電極ペーストの流動が抑制されてこれら電極ペース
トの間の距離が略一定に保たれる。この結果、電極ペー
ストを固化して形成した電極の間の距離が略一定となる
ため、これら電極の間に接続された抵抗体の抵抗値が略
一定となるので、抵抗値のばらつきを抑制できる。
【0045】請求項4記載の厚膜抵抗器の製造方法によ
れば、請求項3記載の厚膜抵抗器の製造方法の効果に加
え、抵抗体の表面に、この抵抗体を被覆して保護する保
護層を形成することにより、この保護層にてこの抵抗体
を損傷などから保護できる。
【図面の簡単な説明】
【図1】本発明の厚膜抵抗器の一実施の形態を示す側面
図である。
【図2】同上厚膜抵抗器の製造方法を示す工程図であ
る。
【図3】同上厚膜抵抗器の製造方法を示す工程図であ
る。
【図4】同上厚膜抵抗器の製造方法を示す工程図であ
る。
【図5】同上厚膜抵抗器の製造方法を示す工程図であ
る。
【図6】同上厚膜抵抗器の他の例を示す側面図である。
【符号の説明】
1 厚膜抵抗器としての角型チップ抵抗器 2 基板 3,4 凹部 5,6 段差 7,8 電極 9 抵抗体 10 保護層としての保護膜 11,12 電極ペースト

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 厚さ方向の一主面にこの一主面に対して
    それぞれ段差を介して一対の凹部が設けられた基板と、 前記一対の凹部にそれぞれ塗布された電極ペーストにて
    形成された一対の電極と、 前記基板の一主面に設けられ、前記一対の電極の間に接
    続された抵抗体とを具備したことを特徴とした厚膜抵抗
    器。
  2. 【請求項2】 抵抗体の表面に、少なくともこの抵抗体
    の表面を被覆して保護する保護層が形成されたことを特
    徴とした請求項1記載の厚膜抵抗器。
  3. 【請求項3】 基板の厚さ方向の一主面にこの一主面に
    対してそれぞれ段差を介して一対の凹部を設け、 これら一対の凹部にそれぞれ流動体状の電極ペーストを
    塗布し、 この電極ペーストを固化して一対の電極を形成し、 前記基板の一主面に、前記一対の電極の間に接続して抵
    抗体を形成することを特徴とした厚膜抵抗器の製造方
    法。
  4. 【請求項4】 抵抗体の表面に、少なくともこの抵抗体
    の表面を被覆して保護する保護層を形成することを特徴
    とした請求項3記載の厚膜抵抗器の製造方法。
JP2002069123A 2002-03-13 2002-03-13 厚膜抵抗器およびその製造方法 Pending JP2003272901A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002069123A JP2003272901A (ja) 2002-03-13 2002-03-13 厚膜抵抗器およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002069123A JP2003272901A (ja) 2002-03-13 2002-03-13 厚膜抵抗器およびその製造方法

Publications (1)

Publication Number Publication Date
JP2003272901A true JP2003272901A (ja) 2003-09-26

Family

ID=29200060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002069123A Pending JP2003272901A (ja) 2002-03-13 2002-03-13 厚膜抵抗器およびその製造方法

Country Status (1)

Country Link
JP (1) JP2003272901A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007150197A (ja) * 2005-11-30 2007-06-14 Rohm Co Ltd チップ型電子部品
JP2008270519A (ja) * 2007-04-20 2008-11-06 Rohm Co Ltd チップ抵抗器、およびその製造方法
JP2011029414A (ja) * 2009-07-27 2011-02-10 Rohm Co Ltd チップ抵抗器およびチップ抵抗器の製造方法
JP2016051841A (ja) * 2014-09-01 2016-04-11 パナソニックIpマネジメント株式会社 チップ抵抗器およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007150197A (ja) * 2005-11-30 2007-06-14 Rohm Co Ltd チップ型電子部品
JP2008270519A (ja) * 2007-04-20 2008-11-06 Rohm Co Ltd チップ抵抗器、およびその製造方法
JP2011029414A (ja) * 2009-07-27 2011-02-10 Rohm Co Ltd チップ抵抗器およびチップ抵抗器の製造方法
JP2016051841A (ja) * 2014-09-01 2016-04-11 パナソニックIpマネジメント株式会社 チップ抵抗器およびその製造方法

Similar Documents

Publication Publication Date Title
US7782173B2 (en) Chip resistor
JP7382451B2 (ja) チップ抵抗器
CN101271750B (zh) 电子器件及其制造方法
JP5115968B2 (ja) チップ抵抗器の製造方法およびチップ抵抗器
US7237324B2 (en) Method for manufacturing chip resistor
JP3967553B2 (ja) チップ型抵抗器の製造方法、およびチップ型抵抗器
US20090322468A1 (en) Chip Resistor and Manufacturing Method Thereof
JP6688025B2 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP2000306711A (ja) 多連チップ抵抗器およびその製造方法
JP3869273B2 (ja) チップ抵抗器の製造方法
JP2003272901A (ja) 厚膜抵抗器およびその製造方法
JP2003124010A (ja) チップ型電子部品の製造方法、およびチップ型電子部品
JP2003045703A (ja) チップ抵抗器及びその製造方法
JP2002231120A (ja) チップ型電子部品
JP2001143903A (ja) 抵抗器およびその製造方法
JP2000138102A (ja) 抵抗器およびその製造方法
JP2001118705A (ja) チップ型抵抗器
JP3353037B2 (ja) チップ抵抗器
JP2939425B2 (ja) 表面実装型抵抗器とその製造方法
JP2003037001A (ja) チップ抵抗器およびその製造方法
JP2000030903A (ja) チップ型部品
JP2000188204A (ja) 抵抗器およびその製造方法
JP6715002B2 (ja) チップ抵抗器の実装構造
JP6599759B2 (ja) チップ抵抗器
JP2000306701A (ja) 多連チップ抵抗器およびその製造方法