JP6715002B2 - チップ抵抗器の実装構造 - Google Patents

Description

本発明は、回路基板上に半田付けによって面実装されるチップ抵抗器の実装構造に関するものである。

一般的にチップ抵抗器は、セラミックスからなる直方体形状の絶縁基板と、絶縁基板の上面に所定間隔を存して対向配置された一対の表電極と、これら一対の表電極に跨るように絶縁基板の上面に設けられた抵抗体と、抵抗体を覆うように設けられた絶縁性の保護膜と、絶縁基板の下面に所定間隔を存して対向配置された一対の裏電極と、表電極と裏電極を導通するように絶縁基板の両端面に設けられた一対の端面電極と、これら端面電極の外表面にめっき処理を施して形成された一対の外部電極とを備えている。

このように構成されたチップ抵抗器は、回路基板に設けられたランド上に半田ペーストを印刷した後、裏電極を下向きにした姿勢で外部電極をランド上に搭載し、この状態で半田ペーストを溶融・固化することによって回路基板上に面実装されるようになっている。

近年、電子機器の小型・高機能化に伴って回路基板の実装密度が飛躍的に上昇しており、それに対応するように回路基板に実装されるチップ抵抗器の小型化が促進され、０４０２サイズ（外形寸法０．４×０．２ｍｍ）や０２０１サイズ（外形寸法０．２×０．１ｍｍ）といった超小型のチップ抵抗器も要望されている。しかし、チップ抵抗器の小型化が促進されていくと、それに比例して抵抗体の形成面積が小さくなってしまうため、チップ抵抗器の許容する電力容量が小さくなるという問題が発生する。

そこで、特許文献１に開示されているように、絶縁基板の上面に抵抗体と一対の表電極を形成すると共に、絶縁基板の下面にも抵抗体と一対の裏電極を形成し、対応する表電極と裏電極どうしをコ字状の端面電極で導通することにより、２つの抵抗体を並列に接続するという構成のチップ抵抗器が提案されている。

このように構成された従来のチップ抵抗器は、回路基板に設けられたランド上に半田ペーストを印刷した後、抵抗体が形成された上面と下面のいずれか一方を下向きにした姿勢で端面電極（外部電極）をランド上に搭載し、この状態で半田ペーストを溶融・固化することによって回路基板上に面実装されるようになっている。

特開平５−９０００３号公報

特許文献１に記載された従来技術のように、絶縁基板における面積が最も広い上面と下面にそれぞれ抵抗体を形成し、これら２つの抵抗体を並列に接続したチップ抵抗器であれば、２つの抵抗体の抵抗値が等しい場合、チップ抵抗器の電力容量が２倍となるため、その分だけチップ抵抗器の専有面積が少なくなって実装密度を高めることが可能となる。

しかし、このような構成のチップ抵抗器を製造する場合、絶縁基板の表面に抵抗体ペーストを印刷し、これを焼成することで一方の抵抗体を形成した後、絶縁基板を裏返した反対面に抵抗体ペーストを印刷し、これを焼成することで他方の抵抗体を形成する必要があるため、工程数が増加してしまうという問題や、後から形成される抵抗体の焼成時に先に形成した抵抗体が損傷しやすいという問題がある。また、表裏両面側の２つの抵抗体を別工程で形成する必要があるため、それぞれの抵抗体の抵抗値を等しく設定することが極めて困難となり、両者の抵抗値に差が出やすくなる。その場合、２つの抵抗体は端面電極によって並列に接続されているため、チップ抵抗器の使用状態で低い抵抗値の方の抵抗体に負荷が掛かり、その抵抗体が破壊されてしまうという致命的な問題が発生する。

本発明は、上記した従来技術の実情に鑑みてなされたものであり、その目的は、電力容量が大きく高密度実装に好適なチップ抵抗器の実装構造を提供することにある。

上記の目的を達成するために、本発明によるチップ抵抗器の実装構造は、回路基板に設けられたランド上に半田付けによって面実装されるチップ抵抗器の実装構造であって、前記チップ抵抗器は、セラミックスからなる直方体形状の絶縁基板を構成する６つの面のうち、最も面積の広い２つの対向面を第１面、この第１面の短辺に隣接する２つの対向面を第２面、前記第１面の長辺に隣接する２つの対向面を第３面としたとき、前記一対の第１面のいずれか一方に、所定間隔を存して対向する一対の内部電極と、これら内部電極間に跨る抵抗体と、この抵抗体と前記両内部電極を含めて面全体を覆う絶縁性の保護膜とが設けられていると共に、前記一対の第１面のいずれか他方の面全体に絶縁性の補助保護膜が設けられており、前記一対の第２面にそれぞれ端面電極が設けられていると共に、これら端面電極がキャップ形状に形成されて前記絶縁基板と前記保護膜との間に露出する前記内部電極と導通されており、かつ、前記保護膜と前記補助保護膜の長手方向両端部が前記端面電極によって覆われており、前記チップ抵抗器の前記第３面を上下方向に向けた姿勢で前記回路基板上に搭載されていると共に、前記端面電極と前記ランドとが半田接合されているという構成にした。

このように構成されたチップ抵抗器の実装構造では、チップ抵抗器に備えられる直方体形状の絶縁基板の６つの面のうち、最も面積が広い２つの第１面のいずれか一方に抵抗体と内部電極が形成されると共に、第１面の短辺に隣接する２つの第２面に端面電極が形成されているため、抵抗体の形成された第１面を側方に向けた姿勢で、この第１面の長辺に隣接する第３面を回路基板への実装面とすることにより、実装面積に対する抵抗体の大きさを増大させることができ、その分だけチップ抵抗器の許容する電力容量を大きくすることができる。しかも、このチップ抵抗器では、抵抗体と内部電極を含めて第１面の面全体が保護膜によって覆われており、この保護膜の上から端面電極がキャップ形状に形成されて内部電極と導通するようになっているため、回路基板のランドと半田接合される端面電極の接合強度を高めることができ、実装面である第３面の短辺よりも高さ寸法が大きくなるタワー型の搭載となるのにも関わらず倒れにくく安定した搭載が可能となる。さらに、一対の第１面のいずれか他方の面全体に絶縁性の補助保護膜が設けられていると共に、保護膜と補助保護膜の長手方向両端部が端面電極によって覆われているため、絶縁基板の２つの第１面で端面電極の滲み量がほぼ同じになり、これら第１面間に挟まれた第３面に露出するセラミックス面についても、端面電極が保護膜と補助保護膜に同じように引っ張られる。したがって、端面電極の寸法が直方体形状のチップ抵抗器の４面（２つの第１面と２つの第３面）において均一になり、寸法の安定したキャップ形状の端面電極を形成することができる。

上記の構成において、保護膜と補助保護膜がいずれも絶縁基板のセラミックスと異なる色の樹脂材料で形成されていると、チップ抵抗器が傾いたり倒れた状態で搭載された場合でも、第３面に露出するセラミックスとの色の違いを画像認識することによって、かかる実装不良を容易に検出することができる。

本発明によれば、電力容量が大きく高密度実装に好適なチップ抵抗器の実装構造を提供することができる。

本発明の実施形態例に係るチップ抵抗器の斜視図である。 該チップ抵抗器の平面図である。 該チップ抵抗器の側面図である。 図３のIV−IV線に沿う断面図である。 図３のＶ−Ｖ線に沿う断面図である。 図３のVI−VI線に沿う断面図である。 該チップ抵抗器の実装状態を示す断面図である。 該チップ抵抗器の製造工程を示す説明図である。 該チップ抵抗器の製造工程を示す説明図である。

以下、発明の実施の形態について図面を参照しながら説明すると、本発明の実施形態例に係るチップ抵抗器は、図１〜図６に示すように、直方体形状の絶縁基板１と、絶縁基板１の一側面における長手方向両端部に設けられた一対の内部電極２と、これら内部電極２に接続するように設けられた長方形状の抵抗体３と、両内部電極２と抵抗体３を含めて絶縁基板１の一側面全体を覆う樹脂からなる保護膜４と、絶縁基板１の他側面全体を覆う樹脂からなる補助保護膜５と、絶縁基板１の長手方向両端部に設けられた一対の端面電極６とによって主に構成されている。

絶縁基板１はセラミックスからなり、この絶縁基板１を構成する６つの面のうち、最も面積の広い２つの対向面を第１面、第１面の短辺に隣接する２つの対向面を第２面、第１面の長辺に隣接する２つの対向面を第３面とすると、一対の内部電極２と抵抗体３および保護膜４は一方の第１面に形成され、補助保護膜５は他方の第１面に形成されている。ここで、図１に示すように、絶縁基板１の第１面の短辺寸法（第２面の長辺寸法）をＨ、第１面と第３面の長辺寸法をＬ、第２面と第３面の短辺寸法をＷとすると、本実施形態例に係るチップ抵抗器では、例えばＨ＝０．１ｍｍ、Ｌ＝０．２ｍｍ、Ｗ＝０．０５ｍｍとなっている。なお、この絶縁基板１は後述する大判基板を縦横に延びる１次分割ラインと２次分割ラインに沿ってダイシング（またはブレイク）することにより多数個取りされたものである。

一対の内部電極２はＡｇ系ペーストをスクリーン印刷して乾燥・焼成させたものであり、これら内部電極２は絶縁基板１の第１面の短辺側、すなわち第２面に接続する端面から露出するように矩形状に形成されている。

抵抗体３は酸化ルテニウム等の抵抗ペーストをスクリーン印刷して乾燥・焼成させたものであり、この抵抗体３の長手方向の両端部はそれぞれ内部電極２に重なっている。なお、図示省略されているが、抵抗体３には抵抗値を調整するためのトリミング溝が形成されている。

保護膜４はエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させたオーバーコート層であり、図示省略されているが、保護膜４の下面側には抵抗体３を覆うアンダーコート層が形成されている。なお、このアンダーコート層はガラスペーストをスクリーン印刷して乾燥・焼成させたものである。保護膜４は両内部電極２と抵抗体３を含めて絶縁基板１の第１面全体を覆うように形成されているため、図３中で左側に位置する内部電極２の左側端面が絶縁基板１と保護膜４間から露出し、右側に位置する内部電極２の右側端面が絶縁基板１と保護膜４間から露出している。

補助保護膜５はエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させたものであり、この補助保護膜５と前述した保護膜４は同一の樹脂材料を用いて形成されることが好ましい。

一対の端面電極６はＡｇペーストやＣｕペーストを絶縁基板１の第２面にディップ塗布して加熱硬化させたものであり、これら端面電極６は絶縁基板１の第１面に形成された保護膜４と補助保護膜５および絶縁基板１の第３面の一部を覆うようにキャップ形状に形成されている。これにより、図３中で左側に位置する端面電極６は絶縁基板１と保護膜４間から露出する左側の内部電極２の端面と接続され、右側に位置する端面電極６は絶縁基板１と保護膜４間から露出する右側の内部電極２の端面と接続されている。

図示省略されているが、一対の端面電極６は外部電極によって覆われており、これら外部電極は端面電極６の表面にＮｉ，Ｓｎ等を電解メッキして形成されたものである。

このように構成された本実施形態例に係るチップ抵抗器は、図７に示すように、回路基板２０に設けられたランド２１上に絶縁基板１の第３面を下向きにした状態で搭載され、キャップ形状の端面電極６を覆う最外層の外部電極とランド２１を半田２２で接合することによって回路基板２０に面実装される。すなわち、直方体形状の絶縁基板１が有する６つの面のうち、最も面積の広い２つの第１面が側方を向いた姿勢になると共に、実装面となる第３面の短辺寸法（図１の寸法Ｗ）よりも第２面の高さ寸法（図１の寸法Ｈ）が大きくなるタワー型の搭載となり、この第１面の一方に内部電極２や抵抗体３が形成されているため、実装面積に対する抵抗体３の大きさを増大させることができ、その分だけチップ抵抗器の許容する電力容量を大きくすることができる。

また、このチップ抵抗器は、内部電極２と抵抗体３が形成された絶縁基板１の第１面全体が保護膜４によって覆われると共に、これと反対側の第１面全体が補助保護膜５によって覆われており、これら保護膜４と補助保護膜５の長手方向の両端部がキャップ形状の端面電極６によって覆われているため、回路基板２０のランド２１と半田接合される端面電極６の接合強度を高めることができ、実装面積に対して高さ寸法の大きなタワー型となるのにも関わらず倒れにくく安定した搭載が可能となる。

しかも、このチップ抵抗器は、絶縁基板１の相対向する第１面が保護膜４と補助保護膜５で覆われることによって、絶縁基板１の２つの第１面で端面電極６の滲み量がほぼ同じになり、これら第１面の長辺間に挟まれた第３面に露出するセラミックス面についても、端面電極６が保護膜４と補助保護膜５に同じように引っ張られるため、端面電極６の寸法が直方体形状のチップ抵抗器の４面（２つの第１面と２つの第３面）において均一になり、寸法の安定したキャッ形状の端面電極を形成することができる。さらに、これら保護膜４と補助保護膜５の樹脂材料を絶縁基板１のセラミックスの色（白色系）と異なる色（例えば黒色系）とすれば、仮にチップ抵抗器が回路基板２０上に傾いたり倒れた状態で搭載された場合でも、絶縁基板１の第３面に露出するセラミックスとの色の違いを画像認識することによって、かかる実装不良を容易に検出することができる。

次に、上記の如く構成されたチップ抵抗器の製造方法について、図８と図９を参照しながら説明する。

まず、図８（ａ）と図９（ａ）に示すように、絶縁基板１が多数個取りされるセラミックスからなる大判基板１０を準備する。この大判基板１０に１次分割溝や２次分割溝は形成されていないが、図８（ｆ）に示す後工程で大判基板１０は縦横に延びる１次分割ラインＬ１と２次分割ラインＬ２（図中２点鎖線で示す）に沿ってダイシングされ、これら両分割ラインＬ１，Ｌ２によって区切られたマス目の１つ１つが１個分のチップ形成領域となる。なお、図８は大判基板１０を平面的に見た状態を示し（図８（ｅ）だけは裏面図）、図９は図８中の１個分のチップ形成領域を断面した状態を示している。

そして、このような大判基板１０の表面（絶縁基板１の一方の第１面に相当）に１次分割ラインＬ１と重なるようにＡｇ系ペーストを印刷し、これを乾燥・焼成させることにより、図８（ｂ）と図９（ｂ）に示すように、大判基板１０の表面にチップ形成領域を挟んで対向する複数対の内部電極２を形成する。

次に、大判基板１０の表面に酸化ルテニウム等の抵抗体ペーストをスクリーン印刷して乾燥・焼成させることにより、図８（ｃ）と図９（ｃ）に示すように、対をなす内部電極２間に跨る複数の抵抗体３を形成する。なお、内部電極２と抵抗体３の形成順序は上記と逆であっても良い。

次に、トリミング溝形成時の抵抗体３へのダメージを軽減するものとして、ガラスペーストをスクリーン印刷して乾燥・焼成することにより、抵抗体３を覆う図示せぬアンダーコート層を形成した後、このアンダーコート層の上から抵抗体３にトリミング溝を形成して抵抗値を調整する。ここで、アンダーコート層は抵抗体３のみを覆うものであっても良いが、内部電極２と抵抗体３を含めて大判基板１０の表面全体にアンダーコート層を形成すると、内部電極２と抵抗体３の重なり部分の段差が平滑化されるため好ましい。しかる後、アンダーコート層の上からエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させることにより、図８（ｄ）と図９（ｄ）に示すように、内部電極２と抵抗体３を含めて大判基板１０のチップ形成領域全体を覆う保護膜４を形成する。

次に、大判基板１０の裏面（絶縁基板１の他方の第１面に相当）にエポキシ系樹脂ペーストをスクリーン印刷して加熱硬化させることにより、図８（ｅ）と図９（ｅ）に示すように、大判基板１０の裏面におけるチップ形成領域全体を覆う補助保護膜５を形成する。

しかる後、図８（ｆ）に示すように、大判基板１０を内部電極２の幅方向中央部を通って長手方向へ延びる１次分割ラインＬ１と、この１次分割ラインＬ１に直交する２次分割ラインＬ２とに沿ってダイシングブレードで切断することにより、チップ抵抗器と外形をほぼ同じくする個々のチップ素子１０Ａを得る。なお、大判基板１０の周辺部は各チップ形成領域を包囲するダミー領域となっており、このダミー領域はダイシング後に捨て基板して破棄される。また、これら１次分割ラインＬ１と２次分割ラインＬ２は大判基板１０に対して設定された仮想線であり、前述したように大判基板１０に分割ラインに対応する１次分割溝や２次分割溝は形成されていない。

次に、チップ素子１０Ａの端面にＡｇペーストやＣｕペースト等の導電ペーストをディップ塗布して加熱硬化させることにより、図９（ｆ）に示すように、チップ素子１０Ａの長手方向両端面から短手方向両端面の所定位置まで回り込む端面電極６を形成する。その際、チップ素子１０Ａの相対向する２面（第１面）を覆う保護膜４と補助保護膜５が同じ樹脂材料（エポキシ系樹脂）で形成されているため、これら保護膜４と補助保護膜５が形成されたチップ素子１０Ａの２面で端面電極６の滲み量がほぼ同じになる。したがって、チップ素子１０Ａの残り２面（第３面）に露出するセラミックス面についても、端面電極６が同一材料からなる保護膜４と補助保護膜５に同じように引っ張られるため、直方体形状のチップ素子１０Ａの４面（両第１面と両第３面）に形成される端面電極６の寸法を均一にすることができる。

最後に、個々のチップ素子１０Ａに対してＮｉ，Ｓｎ等の電解メッキを施すことにより、端面電極６を被覆する図示せぬ外部電極を形成し、図１〜図６に示すようなチップ抵抗器が完成する。

なお、上記した製造方法では、大判基板１０をダイシングによって分割する場合について説明したが、予め大判基板１０に分割ラインに対応する１次分割溝と２次分割溝を設けておき、これら分割溝に沿ってブレイクするという分割方法を採用することも可能である。

１ 絶縁基板
２ 表電極
３ 抵抗体
４ 保護膜
５ 補助保護膜
６ 端面電極
１０ 大判基板
１０Ａ チップ素子
Ｌ１ １次分割ライン
Ｌ２ ２次分割ライン
２０ 回路基板
２１ ランド
２２ 半田

Claims (2)

1. 回路基板に設けられたランド上に半田付けによって面実装されるチップ抵抗器の実装構造であって、
   前記チップ抵抗器は、
   セラミックスからなる直方体形状の絶縁基板を構成する６つの面のうち、最も面積の広い２つの対向面を第１面、この第１面の短辺に隣接する２つの対向面を第２面、前記第１面の長辺に隣接する２つの対向面を第３面としたとき、
   前記一対の第１面のいずれか一方に、所定間隔を存して対向する一対の内部電極と、これら内部電極間に跨る抵抗体と、この抵抗体と前記両内部電極を含めて面全体を覆う絶縁性の保護膜とが設けられていると共に、前記一対の第１面のいずれか他方の面全体に絶縁性の補助保護膜が設けられており、
   前記一対の第２面にそれぞれ端面電極が設けられていると共に、これら端面電極がキャップ形状に形成されて前記絶縁基板と前記保護膜との間に露出する前記内部電極と導通されており、かつ、前記保護膜と前記補助保護膜の長手方向両端部が前記端面電極によって覆われており、
   前記チップ抵抗器の前記第３面を上下方向に向けた姿勢で前記回路基板上に搭載されていると共に、前記端面電極と前記ランドとが半田接合されていることを特徴とするチップ抵抗器の実装構造。
2. 請求項１の記載において、前記保護膜と前記補助保護膜がいずれも前記絶縁基板のセラミックスと異なる色の樹脂材料で形成されていることを特徴とするチップ抵抗器の実装構造。