JP5115968B2 - チップ抵抗器の製造方法およびチップ抵抗器 - Google Patents

チップ抵抗器の製造方法およびチップ抵抗器 Download PDF

Info

Publication number
JP5115968B2
JP5115968B2 JP2007335090A JP2007335090A JP5115968B2 JP 5115968 B2 JP5115968 B2 JP 5115968B2 JP 2007335090 A JP2007335090 A JP 2007335090A JP 2007335090 A JP2007335090 A JP 2007335090A JP 5115968 B2 JP5115968 B2 JP 5115968B2
Authority
JP
Japan
Prior art keywords
layer
protective layer
forming step
resistor
product
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007335090A
Other languages
English (en)
Other versions
JP2009158721A (ja
Inventor
健太郎 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2007335090A priority Critical patent/JP5115968B2/ja
Publication of JP2009158721A publication Critical patent/JP2009158721A/ja
Application granted granted Critical
Publication of JP5115968B2 publication Critical patent/JP5115968B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、電子回路部品として用いられるチップ抵抗器の製造方法、特に、微小サイズのチップ抵抗器の製造方法およびその製造方法によって製造されたチップ抵抗器に関するものである。
抵抗器のサイズは、「3216」と呼ばれる公称3.2mm×1.6mmの比較的大きなものや、「0402」と呼ばれる公称0.4mm×0.2mmの小さなものなど種々のサイズがあり、チップ抵抗器のサイズは微小化していく傾向にある。
図11は、従来のチップ抵抗器の一例を説明するための断面図である。図中、11は絶縁基板、12は上面電極、13は下面電極、14は抵抗体層、15は保護層、15aは第1保護層、15bは第2保護層、16は端面電極膜、17は外部電極層、17aはニッケルメッキ層、17bはハンダメッキ層である。
絶縁基板11としては、アルミナ等の絶縁性の基板が用いられ、その上面の左右両端部に一対の上面電極12が形成され、絶縁基板11の下面の左右両端部に一対の下面電極13が形成されている。一対の上面電極12の一部に重なるように、抵抗体層14が形成されている。抵抗体層14の表面に、保護層15が形成されており、この例では、保護層15は、ガラスペーストを用いた第1保護層15aとエポキシ樹脂を用いた第2保護層15bとによって形成されている。端面電極膜16は、スパッタリングによって上面電極12の端面と下面電極13の端面とを短絡するように絶縁基板11の端面に形成されている。外部電極層17は、この例では、ニッケルメッキ層17aとハンダメッキ層17bとによって形成されている。
この従来例のチップ抵抗器に限らず、一般のチップ抵抗器の製造は、多数個取りの絶縁基板が用いられるのが普通である。多数個取りの絶縁基板は、分割用の溝によって個別の抵抗器領域に区画されており、分割用の溝は、抵抗体層14の長手方向に直交する方向の1次分割溝(縦溝ともいわれる。)と、抵抗体層14の長手方向に平行する2次分割溝(横溝ともいわれる。)とよりなっている。
多数個取りの絶縁基板を用いた製造方法では、その表面に横溝を跨ぐように上面電極12を厚膜グレーズペーストによってスクリーン印刷し、焼成されて上面電極12が形成される。下面電極13も同様にして形成される。その後、抵抗ペーストをスクリーン印刷し、焼成して、抵抗体層14が形成される。抵抗体層14の表面に、ガラスペーストを用いてスクリーン印刷し、焼成して、第1保護層15aが形成される。ここで、抵抗値を修正するためにレーザ光を用いたトリミングが行なわれる。ついで、上面電極12の一部と第1保護層15aとに重合するように、第2保護層15bが形成される。
1次分割用溝に沿って分割された後、短冊状に1次分割された短冊状チップ部品における絶縁基板11の端面、および、上面電極12と下面電極13との端面を覆うようにスパッタリングによって端面電極膜16が形成される。ついで、2次分割用溝に沿って2次分割して、各個片とした後、ニッケルメッキ層17a、ハンダメッキ層17bの順でメッキを施して、チップ抵抗器が製造される。
端面電極膜16の形成については、1次分割用溝に沿って分割された短冊状チップ部品を積み重ねてスパッタリング等の薄膜形成手段による方法が採用されているが、特許文献1や特許文献2に記載されているように、端面にのみ薄膜を形成している。
また、特許文献3に記載されたチップ抵抗器では、図12に記載されているように、第2保護層15bの両端部に補助層15cを形成して、実装の安定性に優れた構造としている。図12に示したチップ抵抗器は、補助層15cを追加した以外は、図11で説明したチップ抵抗器と変わるところはなく、各部分については、図11と同じ符号を付してある。端面電極膜16についても、特許文献1や特許文献2に記載されているように、端面にのみ薄膜を形成したものである。
このように、従来のチップ抵抗器における端面電極膜は、端面にのみ形成されるのが普通であり、特許文献1では、段落[0009]に「保護層31の上面にまで金属薄膜による端面電極32が形成されてしまうことになり、この防止策として、端面電極形成面以外に金属薄膜が形成されないように不必要部分にレジストをあらかじめ形成し、端面電極形成後リフトオフする方法もとられる」ことを記載し、特許文献2では、段落[0014]において、「端面電極薄膜の膜厚を均一化し、かつ、その電極材料の保護層上への回り込みを防止」することを記載している。
上述したチップ抵抗器では、図11,図12に示すように、保護層15の縁と外部電極層17の縁との間に僅かな隙間が生じやすく、使用環境によって硫化ガスが浸入し易いという問題がある。上面電極12に含まれる銀に硫化水素などが反応すると、硫化銀となるが、硫化銀は絶縁体であるために、抵抗値変動の原因となる。微少サイズのチップ抵抗器においては、上面電極12の幅も微小であるから、上面電極12の抵抗値変動の影響は大きいものとなることが認識された。
また、樹脂材料による第2保護層15bや補助層15cは、印刷時および硬化のための加熱時において、ダレやすく、ダレによる広がり量も一定ではないので、上面電極において、保護層に覆われない部分、すなわち、図11,図12で説明した外部電極層17の上面側の寸法は、その影響を受けて、まちまち(大きくなったり小さくなったりして、一定にはならない。)になる。いずれの場合でも、「1005」と呼ばれる公称1.0mm×0.5mm以下の微少サイズのチップ抵抗器においては、上面側の外部電極層17の面積は小面積となってしまう。
外部電極層の上面側の寸法や直線性を問題として、保護層の上面の一部にまで延びるように外部電極層を形成したチップ抵抗器が、特許文献4や特許文献5に記載されている。このチップ抵抗器は、端面電極層も保護層の上面の一部にまで延びるように形成されており、端面電極層の形成工程では、保護層の上面、ならびに、下面において端面電極層を形成しない領域にマスキングを行って、スパッタ膜を形成し、その後マスキングを除去してスパッタ膜の表面に電極メッキを施している。
図13は、保護層の上面の一部にまで延びるように外部電極層が形成されたチップ抵抗器の一例を説明するための断面図である。図中、図11と同様の部分には同じ符号を付して説明を省略する。
端面電極膜16は、スパッタリングによって、絶縁基板11の両端面と、上面電極12と下面電極13の端面に形成され、さらに、上面側においては、上面電極12の両端から、それぞれ、上面電極12と保護層15との境界位置を越えて保護層15の表面の一部まで延びるように形成されている。下面側は、下面側においては、下面電極3の両端から、下面電極13を覆うように形成されている。
図15は、図13で説明したチップ抵抗器の製造方法の一例を説明するための工程順の断面図である。図中、図11と同様の部分には同じ符号を付して説明を省略する。18はマスキング層である。
図15(A)は、絶縁基板を示す。絶縁基板1は、アルミナ等よりなる絶縁体で構成されたものであり、大量生産を容易にするために、多数個取りの絶縁基板が用いられるのが普通である。多数個取りの絶縁基板は、分割用の溝によって個別の抵抗器領域に区画されている。分割用の溝は、抵抗体層14の長手方向に直交する方向の1次分割溝(縦溝ともいわれる。)と、抵抗体層14の長手方向に平行する2次分割溝(横溝ともいわれる。)とよりなっている。
図15(B)は、上面電極と下面電極の形成工程である。絶縁基板11の表面に、AgまたはAg−Pd等の導電粒子を含む厚膜グレーズペーストをスクリーン印刷し、焼成されて上面電極12が形成される。ついで、絶縁基板の下面(裏面)にも同様にして下面電極13が形成される。
図15(C)は、抵抗層形成工程である。RuO2 系等の抵抗ペーストをスクリーン印刷し、焼成して、抵抗体層14が形成される。
図15(D)は、第1保護層形成工程である。抵抗体層4の表面に、ホウ珪酸鉛ガラス系等のガラスペーストを用いてスクリーン印刷し、焼成して、第1保護層15aが形成される。
抵抗値修正工程の図示は省略したが、抵抗値を修正して、所望の値とするために、抵抗値を測定しながら、レーザ光を用いてトリミングが行なわれる。部分的にトリミング痕が形成されて、抵抗値が所望の値に調整される。
図15(E)は、第2保護層形成工程である。上面電極12の一部と第1保護層15aとに重合するように、合成樹脂、例えばエポキシ樹脂を塗布やスクリーン印刷することによって層形成し、加熱硬化させることにより、第2保護層15bが形成される。第2保護層15bは、抵抗体層14を覆うように形成されるが、横方向は、抵抗体層14をはみ出して上面電極2の一部まで覆うように形成される。また、第2保護層15bの縦方向のパターンは、2次分割溝を越えて隣り合う区画の抵抗器領域まで、1次分割溝方向に連続して、いわゆる、べた形状となるように形成される。
図15(F)は、マスキング層形成工程である。マスキング層18は、上面および下面において、後述する薄膜の形成を行わない領域にマスキング剤をスクリーン印刷して、薄膜の形成領域を規制する。マスキング剤としては、例えば、セルローズ系樹脂が用いられる。下面電極13側にもマスキング層18が形成される。
次は、1次分割工程である。1次分割溝に沿って、クラッキングされて、個片が縦方向に短冊状に並んだ短冊状チップ部品となる。
図15(G)は、端面電極膜形成工程である。短冊状に分割された短冊状チップ部品に対して、スパッタリングによる薄膜形成手段によって、表裏面に、Ni−Cr等の金属薄膜を付着させて端面電極膜6を形成する。
図15(H)は、マスキング層除去工程である。セルローズ系樹脂をマスキング剤として用いた場合は、短冊状チップ部品を水で洗浄してマスキング層を除去する。他のマスキング剤やレジスト剤を用いた場合は、適当は溶剤を用いてマスキング層を除去する。マスキング層の除去により、マスキング層上の薄膜も除去され、端面電極膜16は、短冊状チップ部品の端面から第2保護層15bの上面の一部にまで延びるように形成される。
端面電極膜16が形成された短冊状チップ部品は、2次分割溝に沿って分割する2次分割工程において、個々の個片に分割される。
図15(I)は、外部電極層形成工程である。端面電極膜16の表面に外部電極層17を形成する。この例では、外部電極層は、ニッケルメッキ層17aと、ハンダメッキ層17bとを順次電解メッキによって施される。
チップ抵抗器において、外部電極層を保護層の上面の一部にまで延びるように形成することは、図12で説明したような、保護層の両端側に補助層を形成したチップ抵抗器においても行われている。特許文献6にみられるように、保護層の両端側に補助層を形成したチップ抵抗器においても、外部電極層を形成する工程におけるスパッタ膜は、マスキング層を用いて行われている。
図14は、保護層上に補助層を有するチップ抵抗器の一例を説明するための断面図である。第2保護層15bの両端部に補助層15cを形成して、実装の安定性に優れた構造としているものである。図14に示したチップ抵抗器は、補助層15cを追加した以外は、図13で説明したチップ抵抗器と変わるところはなく、各部分については、図13と同じ符号を付してある。
図11,図12で説明したチップ抵抗器は、上面電極12に重なる第2保護層15b(図11)または補助層15c(図12)の縁の部分では、保護層表面のゴミや、保護層表面に浮かび上がった上面電極12の金属成分などに起因して保護層の表面へもメッキが延びることがある。このようなメッキの伸びの部分は定着しておらず、この部分を起点としてメッキの剥がれが生じるという問題もある。上面電極12は、ガラス成分を含んでおり、ガラス成分が電極表面に露出した部分ではメッキの結合が弱い。このため、実装時のリフローにおいて、ハンダに引っ張られる等により、上面電極12を覆うメッキによる外部電極層17のメッキ全体が剥がれることもある。特に、「1005」と呼ばれる公称1.0mm×0.5mm以下の微少サイズのチップ抵抗器においては、電極サイズが小さいため、そのような問題が生じやすい。「0603」と呼ばれる公称0.6mm×0.3mm以下の微少サイズのチップ抵抗器においては、その傾向は特に大きい。
これに対して、図13,図14で説明したチップ抵抗器は、外部電極層と保護層15との境界がスパッタ膜を含む上面電極層によって覆われているから、上面電極の耐食性を向上でき、上面側の外部電極層の面積を増大できるという利点もある。
しかしながら、図13,図14で説明したチップ抵抗器は、保護層の上面、ならびに、下面において端面電極層を形成しない領域にマスキングを行って、スパッタ膜を形成し、その後マスキングを除去してスパッタ膜の表面に電極メッキを施して外部電極層を形成することにより、外部電極層の上面側の寸法や直線性の問題を解決するものであるから、製造工程において、マスキング膜の形成と、スパッタリング工程の後にマスキング膜を除去する工程は不可欠である。
マスキング膜を用いずにスパッタ膜を形成することができれば、製造工程が簡略化される利点をもたらすことができる。しかしながら、マスキング膜を用いずにスパッタリングを行うと、図16に示すように、短冊状チップ部品19を重ねたときに、傾いて平行にならないことがあり、端部同士が接触する部分20において、スパッタリングの回り込みに不足を生じて、保護層の端部にまでスパッタ膜が形成されないという問題を生じる。
特許第3473205号公報 特許第3825576号公報 特開2005−286016号公報 特開平1−189102号公報 特開2004−128218号公報 特開2005−191404号公報
本発明は、マスキング膜を用いることなく、絶縁基板の端面から上面電極と保護層との境界位置を越えて保護層の一部まで延びるように薄膜形成手段による金属薄膜を形成することができるチップ抵抗器の製造方法、ならびに、その製造方法によって製造されたチップ抵抗器を提供することを目的とするものである。
本発明は、多数の個別の抵抗器領域から構成される製品領域と該製品領域の周縁の製品外領域を有する多数個取りの絶縁基板の前記個別の抵抗器領域に、上面電極層形成工程,抵抗体層形成工程,保護層形成工程によって、それぞれ上面電極層,抵抗体層,樹脂材料の保護層を形成した後、短冊状に1次分割して短冊状チップ部品を作製し、作製された複数の前記短冊状チップ部品を重ねて、1次分割した端面側から薄膜形成手段によって前記上面電極と前記保護層との境界位置を越えて前記保護層の一部まで延びるように電極膜を形成する工程を有するチップ抵抗器の製造方法において、前記上面電極層形成工程,前記抵抗体層形成工程,前記保護層形成工程のうちの少なくとも1つの層形成工程において、同時に、前記短冊状チップ部品における製品外領域となる前記多数個取りの絶縁基板の製品外領域にも、前記短冊状チップ部品における短辺方向の少なくとも両端部近傍を含むように同じ層を形成することを特徴とするものである。
また、本発明は、上記のチップ抵抗器の製造方法によって製造されたチップ抵抗器も特徴とするものである。
本発明のチップ抵抗器製造方法によれば、上面電極層形成工程,抵抗体層形成工程,保護層形成工程のうちの少なくとも1つの層形成工程において、同時に、短冊状チップ部品における製品外領域となる多数個取りの絶縁基板の製品外領域に、短冊状チップ部品における短辺方向の少なくとも両端部近傍を含むように同じ層が形成される。この製品領域外に形成され、短冊状チップ部品を積み重ねた状態での上下の短冊状チップ部品間の間隔を規制することができる層を「間隔規制層」と呼ぶことにすると、上面電極層形成工程,抵抗体層形成工程,保護層形成工程のうちの少なくとも1つの層形成工程と同一工程で形成された間隔規制層が、1次分割後に短冊状チップ部品を重ねた場合に、上下間の短冊状チップ部品の間隔を規制できるので、図16で説明したような問題を生じることはなく、マスキング層を用いずに、薄膜形成手段を用いて金属薄膜を上面電極から保護層の一部にまで延びるように形成することが可能となる。したがって、大量生産を可能とし、製造方法を簡単化して、チップ抵抗器を製造することができる。したがって、間隔規制層を形成するための別異の工程を必要としない。また、本発明の製造方法によって製造されたチップ抵抗器は、安価であるとともに、保護層の縁が金属薄膜である端面電極膜が延びていることによって金属薄膜で覆われ、さらに、その上に外部電極層が積層されているので、雰囲気ガスによって上面電極が侵されることがなく、上面電極の耐食性を向上できる。また、保護層の一部まで外部電極層が延びているので、上面側の外部電極層の面積を増大できるとともに、外部電極層が薄膜形成手段によって形成された金属薄膜の上にメッキされるので、外部電極層の剥がれを防止できるという効果がある。
図1は、本発明のチップ抵抗器の第1の実施例を説明するための断面図である。図中、1は絶縁基板、2は上面電極、3は下面電極、4は抵抗体層、5は保護層、5aは第1保護層、5bは第2保護層、6は端面電極膜、7は外部電極層、7aはニッケルメッキ層、7bはハンダメッキ層である。
アルミナ等を用いた絶縁基板1の上面の左右両端部に一対の上面電極2が形成されており、絶縁基板1の下面の左右両端部に一対の下面電極3が形成されている。下面電極3は必ずしも必要とするものではない。一対の上面電極2の一部に重なるようにして、上面電極間に抵抗体層4が形成されている。抵抗体層4の表面には、保護層5が形成されている。保護層5は、抵抗体層の表面から上面電極2の一部をも覆うように形成されている。この実施例では、保護層5は、ガラスを用いた第1保護層5aと、エポキシ樹脂等の樹脂を用いた第2保護層5bとによって形成されている。
端面電極膜6は、スパッタリング等の薄膜形成手段によって形成領域が規制されて形成された薄膜の電極層であり、絶縁基板1の両端面と、上面電極2と下面電極3の端面に形成され、さらに、上面側においては、上面電極2の両端から、それぞれ、保護層5の縁、すなわち、上面電極2と保護層5との境界位置を越えて保護層5の一部まで延びるように形成されている。端面電極膜6の内側の端は、上面電極2の内側の端の位置を越えない範囲にあるようにするのが望ましい。端面電極膜6の上面への延長部分が上面電極2の上方位置を越えると、容量成分が増加して高周波特性が悪くなるという問題が生じるからである。換言すれば、上面における端面電極膜の長さ(端面からの横溝方向の長さ)は、端面から保護層5の縁までの長さよりも大きく、上面電極2の長さ(端面からの横溝方向の長さ)よりも小さい範囲となる。また、下面側においては、下面電極3の両端から、下面電極3の少なくとも一部を覆うように形成されている。下面電極3の全てを覆うように形成されてもよい。
端面電極膜6の上には、ニッケルメッキ層7a、ハンダメッキ層7bの順でメッキが施されて、外部電極層7が形成されている。ハンダメッキ層7bとしては、Sn−Pbのハンダ材料に限られるものではなく、Sn−AgメッキやSnメッキを用いることができ、本明細書では、これらを含めて、ハンダとの接着性を良好にする層をハンダメッキ層と呼んでいる。
図3は、図1で説明したチップ抵抗器の製造方法の一例を説明するための工程順の断面図、図4〜図8は多数個取りの基板を用いた本発明のチップ抵抗器の製造方法の実施例を説明するためのものである。図中、図1と同様の部分には同じ符号を付して説明を省略する。1aは1次分割溝、1bは2次分割溝、1Aは製品領域、1Bは製品外領域、4aはトリミング痕、8は間隔規制層、8aは第1間隔規制層、8bは第2間隔規制層、8cは第3間隔規制層、9はターゲットである。なお、図3においては、1個のチップ抵抗器だけについての断面図を示したが、適宜の工程における多数個取りの絶縁基板1については、図4〜図9で図示した。なお、図4〜図5において、その工程で形成される層や膜については、ハッチングを付してある。ハッチングは、工程順を見易くするために、順次の工程においては、交互に傾斜方向を反転させたハッチングによって図示した。
図3(A),図4(A)は、絶縁基板を示す。絶縁基板1は、アルミナ等よりなる絶縁体で構成されたものであり、大量生産を容易にするために、多数個取りの絶縁基板が用いられるのが普通である。図4(A)に示すように、絶縁基板1は、多数個のチップ抵抗器が作製できるように、多数個取りの絶縁基板を用いるのが普通である。多数個取りの絶縁基板は、分割用の溝によって個別の抵抗器領域に区画されており、分割用の溝は、抵抗体層4の長手方向に直交する方向の1次分割用溝(縦溝ともいわれる。)と、抵抗体層4(図3)の長手方向に平行する2次分割用溝(横溝ともいわれる。)とよりなっている。また、多数個取りの絶縁基板にあっては、基板の端までの全ての領域で製品を作製することをせずに、周縁部の所定の領域には、製品を作製しない製品外領域1Bとし、周縁部を除いた部分を製品領域1Aとしている。製品領域1Aにおいて、分割用の溝によって個別の抵抗器領域に区画されているということができる。なお、図4(A)は、上面側を図示したが、下面側にも同じ分割用の溝が形成されており、この実施例では、上面側および下面側の両面に分割用の溝が形成された絶縁基板1を用いた。下面側には、分割用の溝が形成されていない絶縁基板を用いてもよい。しかし、両面に分割用の溝が形成された絶縁基板は、分割が容易であり、特に、「1005」以下の微少サイズのチップ抵抗器においては、両面に分割用の溝が形成された絶縁基板を用いるのがよい。
図3(B)は、上面電極と下面電極の形成工程である。絶縁基板1の表面に、AgまたはAg−Pd等の導電粒子を含む厚膜グレーズペーストをスクリーン印刷し、焼成されて上面電極2が形成される。多数個取りの基板では、図4(B)が下面電極の形成工程、図4(C)が上面電極の形成工程である。この実施例では、下面電極を先に形成し、ついで、上面電極を形成するようにしたが、順序はその逆であってもよい。
図4(B)に示すように、下面電極3は、1次分割溝1aに跨り、かつ、1次分割溝方向に隣り合う抵抗器領域を連続して形成され、製品外領域にも連続して形成される。しかし、隣り合う抵抗器領域を電気的に分離されるように形成されてもよく、製品外領域にも分離して、下面電極層の形成工程において、同時に下面電極層と同じ層を形成されてもよい。
図4(C)に示すように、上面電極2は、1次分割溝1aに跨り、かつ、1次分割溝方向に隣り合う抵抗器領域を電気的に分離されるように形成される。製品外領域にも第1間隔規制層8aとして、上面電極2とは分離して同一工程で同時に同じ層が形成される。上面電極2の上には、後述するように外部電極層が形成されるから、上面電極2は、内部電極に相当する。
図3(C),図4(D)は、抵抗層形成工程である。RuO2 系等の抵抗ペーストをスクリーン印刷し、焼成して、抵抗体層4が形成される。製品外領域に形成されている第1間隔規制層の上にも同一工程で抵抗ペーストの層が印刷・焼成されて、第2間隔規制層8bとして形成される。
図3(D),図4(E)は、第1保護層形成工程である。抵抗体層4の表面に、ホウ珪酸鉛ガラス系等のガラスペーストを用いてスクリーン印刷し、焼成して、第1保護層5aが形成される。第1保護層5aは、抵抗値修正工程で用いられるレーザ光に対する保護層として用いられるものであるが、第1保護層5aの形成を省略してもよい。なお、この実施例では、製品外領域に形成されている第2間隔規制層の上には、第1保護層5aを形成していないが、同一工程で形成しても差し支えはない。
図5(F)は、抵抗値修正工程である。抵抗体層4の抵抗値を修正して、所望の値とするために、抵抗値を測定しながら、レーザ光を用いてトリミングが行なわれる。部分的にトリミング痕4aが形成されて、抵抗値が所望の値に調整される。
図3(E),図5(G)は、第2保護層形成工程である。上面電極2の一部と第1保護層5a(第1保護層5aを省略した場合は、抵抗体層3)とに重合するように、合成樹脂、例えばエポキシ樹脂を塗布やスクリーン印刷することによって層形成し、加熱硬化させることにより、第2保護層5bが形成される。合成樹脂による第2保護層5bは、ガラスに比べて、熱履歴を与えない点で有利である。第2保護層5bは、抵抗体層4を覆うように形成されるが、横方向は、抵抗体層4をはみ出して上面電極2の一部まで覆うように形成される。また、第2保護層5bの2次分割溝方向のパターンは、2次分割溝を越えて隣り合う区画の抵抗器領域まで、縦方向に連続して、いわゆる、べた形状となるように形成されてもよく、あるいは、横溝に達しないようにそれぞれの抵抗体層ごとに独立して抵抗体層4と上面電極2の一部を覆うように形成されてもよい。第2保護層形成工程においても、図5(G)に示すように、製品外領域に同一工程で同じ層が第3間隔規制層8cとして、第2間隔規制層の上に形成される。
図5(H),図6(I)は、多数個取り基板の1次分割工程前の概略を示す平面図であるが、縦横に配列された図3(E)に示す製造過程のチップ抵抗器の数は、図を見やすくするために少ない数で図示しており、実際は、図に示すような8×11よりもはるかに多数であり、絶縁基板の大きさとチップ抵抗器の大きさによって、1枚の多数個取りの基板から製造されるチップ抵抗器の数が決まる。
図5(H)は、基板の上面側を示す。製品領域には、第2保護層5bが列状に形成され、その間に上面電極2が見える。製品外領域の左右(1次分割溝方向の両端側)には、第1〜第3間隔規制層が積層された間隔規制層8が形成されている。
図6(I)は、基板の下面側を示す。製品領域から製品外領域の左右(1次分割溝方向の両端側)にかけて、下面電極3が列状に形成されている。
図6(J),図6(K),図7(L)は、1次分割工程である。1次分割溝に沿ってクラッキングされて、個片が縦方向(1次分割溝方向)に短冊状に並んだ短冊状チップ部品となる。図6(J)は上面からみた短冊状チップ部品であり、第2保護層5bが1列に形成され、上下に上面電極2が見える。左右の製品外領域には、間隔規制層8が形成されている。図6(K)は、短冊状チップ部品の側面図であり、第2保護層5bと、その左右に間隔規制層8が図示されている。上面電極および下面電極は図示を省略した。図7(L)は、短冊状チップ部品の斜視図である。絶縁基板1の上面の両端側に間隔規制層8が形成され、その間に上面電極2と保護層5が形成されている。下面電極3は、図6(J)から分かるように、左右の製品外領域にまで延びて一体に形成されているが、個別の抵抗器領域ごとに分離して、独立に形成されてもよい。左右の製品外領域においては、下面電極を形成しなくてもよいが、この実施例のように、左右の製品外領域にも間隔規制層の機能を持たせるために下面電極を形成しておいてもよい。
図7(M),図7(N)は、短冊状チップ部品を積み重ねた状態を説明するためのもので、図7(M)は、積み重ね状態の端部近傍を拡大した正面図、図7(N)は、積み重ね状態の斜視図である。なお、これらの図では、実際の積み重ね状態における中間の一部の枚数を図示している。また、図7(M),図7(N)では、下面電極3については、図4(B)と異なり、を個別の抵抗器領域ごとに分離して形成したものとして図示した。下面電極3を個別に分離して形成する場合も、製品外領域に同じ層を同時に形成して間隔規制層8kとなるようにしてもよい。しかし、上述する間隔規制層の層構成の考慮のもとに、間隔規制層8kの形成を行わなくてもよい。
短冊状チップ部品を積み重ねた状態では、重りやバネを用いて、押圧力が付与されている。図7(M)にみられるように、上面電極2と下面電極3との間に隙間があり、この隙間を通して保護層5の一部にまでスパッタ膜を形成することができる。この積み重ね状態においては、図7(M)に示されているように、短冊状チップ部品同士の間隔は、短冊状チップ部品の上面の製品外領域において、短辺方向の全幅にわたって形成された間隔規制層8によって規制されるので、図16で説明したような傾斜状態となることはなく、抵抗体層の長手方向(2次分割溝方向)における保護層5の両端側に、ほぼ均一にスパッタリングによる金属薄膜を形成することができる。
図3(F),図8は、端面電極膜形成工程である。積み重ねられた短冊状チップ部品における1次分割された端面側から、ターゲット9からのスパッタリングを行って端面電極膜6を形成する。スパッタリングの入射角度は、短冊状チップ部品における1次分割された端面とほぼ垂直とするのがよい。このスパッタリングによって、短冊状チップ部品の表裏面に、Ni−Cr等の金属薄膜が付着されて端面電極膜6が形成される。第2保護層5bがその上の短冊状チップ部品に密着している部分には、金属薄膜は形成されないから、端面電極膜6は、上面側においては、絶縁基板1の端面から上面電極2と第2保護層5bとの境界位置を越えて第2保護層5bの一部まで延びるように形成され、下面側には、少なくとも下面電極2の一部にまで形成される。
端面電極膜6が形成された短冊状チップ部品は、2次分割溝に沿って分割する2次分割工程において、個々の個片に分割される。なお、1次分割工程および2次分割工程は、クラッキングによることに限られるものではない。ダイシングブレードを用いて分割する方法が採用されてもよく、この方法の場合には、必ずしも1次分割溝,2次分割溝が形成されていない絶縁基板を用いてもよい。
図3(G)は、外部電極層形成工程である。端面電極膜6の表面、および、下面電極3の一部に端面電極膜6が形成された場合には、端面電極膜6に覆われない下面電極3の表面に外部電極層を形成する。この実施例では、外部電極層は、ニッケルメッキ層7aと、ハンダメッキ層7bとを順次電解メッキによって施される。
なお、上述した工程において、上面電極形成工程と抵抗体層形成工程とは、その順序が逆であってもよい。すなわち、上面電極が形成された後に抵抗体層が形成されてもよく、先に抵抗体層が形成され、その後に上面電極が形成されてもよい。換言すれば、上面電極の上に抵抗体層が重ねられてもよく、抵抗体層の上に上面電極が重ねられてもよい。したがって、本発明のチップ抵抗器においては、上面電極の上にその一部に重なるように抵抗体層が形成された構造、および、抵抗体層の上にその一部に重なるように上面電極が形成された構造の両者を包含するものである。
また、上述した実施例のチップ抵抗器の製造方法では、絶縁基板の下面側に、厚膜グレーズペーストをスクリーン印刷し、焼成するなどの方法により、下面電極3を形成した後に、端面電極膜および外部電極層を形成したが、下面電極3を形成することなく、絶縁基板1の裏面に上述した端面電極膜形成工程で端面電極膜を直接形成した後に、その上に外部電極層を形成してもよく、あるいは、絶縁基板1の下面には、電極を形成しないようにしてもよい。
間隔規制層の厚さについて説明する。図1で説明したチップ抵抗器では、絶縁基板1の上面からの保護層5の表面の高さは、上述した製造工程における各層,各膜の高さを算術的集計すれば、上面電極2,抵抗体層4,第1保護層5a,第2保護層5bの厚さの合計であり、間隔規制層の厚さは、第1間隔規制層8a(上面電極2),第2間隔規制層8b(抵抗体層4),第3間隔規制層8c(第2保護層5b)の厚さの合計であるから、間隔規制層8の高さが、第2保護層5bの高さより、第1保護層5aの厚さだけ低くなるといえる。しかし、実際は、上面電極2と抵抗体層4との重なりや、印刷・硬化などの製造工程におけるだれ等によって、必ずしも算術的に加算した厚さとはならない。後述するように、樹脂材料の保護層の弾性による圧縮を考慮して、積み重ね前における間隔規制層8の高さを、第2保護層5bの高さより低くするのがよい。この高さの設計から、同一工程で作製される間隔規制層の層構成を選択すればよく、必ずしも、上面電極2,抵抗体層4,第2保護層5bの全てでなくてもよく、また、第1保護層5aを含めて、製品領域に形成される層や膜のうちから、同一工程で作製される間隔規制層の層構成を選択すればよい。この選択にあたっては、1つの層だけを選択するときは、もっとも厚く形成される層を選択するのがベターである。したがって、間隔規制層として、上面電極層,抵抗体層,樹脂材料の保護層のうちから選択する場合において、1つの層だけを選択する場合においては、もっとも厚い層、一例では、樹脂材料の保護層が選択される。したがって、この例では、少なくとも、第2保護層5b(樹脂層)が含まれるように選択されるのがよい。
短冊状チップ部品を積み重ねた状態では、重りやバネを用いて、押圧力が付与される。この押圧力によって、ダレによってやや山形に形成される樹脂材料の保護層は、少し圧縮されて中央部が平坦となる。したがって、保護層の一部にまで延びるように形成されるスパッタリングによる金属薄膜が過剰に延びないようにするためには、押圧力と保護層の圧縮変形量を考慮して、間隔規制層の厚さ(間隔規制層の層構成)を決定するのがよい。間隔規制層の厚さが多少薄いことによって、下側の短冊状チップ部品の上面に形成された間隔規制層の上面が、その上に位置する短冊状チップ部品の下面に完全に密着せず、押圧された積み重ね状態において、短冊状チップ部品に傾斜を生じたとしても、その傾斜は、図16で説明したような端部同士が接触する部分20が生じるほど大きいものではないから、図16で説明した問題点は回避できるので、上面電極層,抵抗体層,樹脂材料の保護層のうちから、1層だけ、あるいは、2層が選択されてもよいのである。しかし、押圧された積み重ね状態において、下側の短冊状チップ部品の上面に形成された間隔規制層の上面が、その上に位置する短冊状チップ部品の下面に完全に密着するように間隔規制層の層構成が選択されるのがベターである。
間隔規制層の形状について図9で説明する。図9においては、代表的な3つのパターンを説明するための図であり、左側に多数個取りの基板の製品外領域の一部を図示し、右側に短冊状チップ部品の製品外領域の一部を図示した。図中、1は絶縁基板、1aは1次分割溝、8は間隔規制層である。
図9(A)は、多数個取りの基板の製品外領域において、1次分割溝1aの間を連続して間隔規制層8が形成されたパターンである。このパターンは、図4(C),(D)、図5(G)における間隔規制層のパターンである。短冊状チップ部品においては、短辺方向の全幅にわたって間隔規制層8が形成される。
図9(B)は、多数個取りの基板の製品外領域において、1次分割溝1aを跨いで1次分割溝1a間の距離よりも短い長さの間隔規制層8が形成されたパターンである。例えば、図4(B)や図4(C)における下面電極3や上面電極2の長さと同じ長さである。短冊状チップ部品においては、短辺方向の両端に間隔規制層8が形成される。
図9(C)は、多数個取りの基板の製品外領域において、1次分割溝1aを跨がないように、かつ、1次分割溝1aの近傍に間隔規制層8が形成されたパターンである。短冊状チップ部品においては、短辺方向の両端部近傍に間隔規制層8が形成されている。このパターンにおいて、1つの短冊状チップ部品における両端部近傍に形成された2つの間隔規制層8がつながるように形成されてもよい。
いずれのパターンにおいても、間隔規制層8は、短冊状チップ部品における製品外領域となる多数個取りの絶縁基板の製品外領域において、短冊状チップ部品における短辺方向の少なくとも両端部近傍を含むように形成されることが、図16で説明した問題点の解決においての観点から必要である。なお、間隔規制層を複数の層で形成する場合のそれぞれの層は、同じパターンで形成されてもよいが、短冊状チップ部品における短辺方向の少なくとも両端部近傍を含むように形成されればよいから、複数の層が異なるパターンで形成されてもよい。
図2は、本発明のチップ抵抗器の第2の実施例を説明するための断面図である。図中、図1と同様の部分には同じ符号を付して説明を省略する。5cは補助層である。この実施例のチップ抵抗器は、補助層5cを追加した以外は、第1の実施例で説明したチップ抵抗器と変わるところはなく、各部分については、図1と同じ符号を付して説明を省略する。
この実施例では、第1の実施例における保護層5の表面の中央部付近が高くなるような丸みを帯びているため、チップ抵抗器のプリント基板等への実装において、吸着ノズルでチップ抵抗器を真空吸着し、チップ抵抗器をプリント基板上の所定のランドに搭載するに際して、バキュームノズルで押圧すると、チップ抵抗器表面側の丸みを帯びた保護層16の頂部に押圧力が集中し、チップ抵抗器に割れが生じる場合があるということに鑑みてなされた対策である。この割れが生じるという問題は、チップ抵抗器の微小化に伴って、絶縁基板の厚みが薄くなることにより、割れの問題が大きくなる。
第2の実施例では、保護層5の両端部に2列の頂部が補助層5cにより形成されている。補助層5cは、1次分割溝(絶縁基板の端面)と平行に形成されている。これにより、丸みを帯びた山形の頂部よりも高く形成された2列の補助層5cの頂部により、吸着ノズルに安定に吸着することができる。また、プリント基板の所定のランドに搭載するに際して、吸着ノズルの押圧力を補助層5cの下方に位置する裏面電極に印加することができ、割れの発生という問題が防止できる。
この実施例における上面の端面電極層6は、絶縁基板1の両端の端面から保護層5の縁、すなわち、上面電極2と保護層5との境界位置を越えて、保護層の頂部、この実施例では、補助層5c頂部の近傍まで延びるように形成されている。
図2で説明したチップ抵抗器の製造方法は、図3〜図8で説明した製造方法に対して、補助層5cの形成工程が追加されればよい。すなわち、図3(E),図5(G)における第2保護層形成工程によって、合成樹脂、例えばエポキシ樹脂を塗布やスクリーン印刷することによって層形成し、加熱硬化させることにより、第2保護層5bが形成された後、図10に示す補助層形成工程よって第2保護層5bの両端側に、同様の方法によって補助層5cを形成する。なお、第2保護層形成工程と補助層形成工程の順序を逆にして、先に補助層を形成し、ついで、第2保護層を形成するようにしてもよい。この補助層形成工程においても、間隔規制層8dが形成される。しかし、上述したように、間隔規制層の層構成の考慮のもとに、補助層形成工程においては、間隔規制層5dを形成しないようにしてもよい。
なお、端面電極膜における薄膜形成手段として、スパッタリングを用いたが、これに限られるものではない。イオンプレーティングや蒸着等の薄膜形成手段を用いてもよい。
本発明のチップ抵抗器の第1の実施例を説明するための断面図である。 本発明のチップ抵抗器の第2の実施例を説明するための断面図である。 図1で説明したチップ抵抗器の製造方法の一例を説明するための工程順の断面図である。 本発明のチップ抵抗器の第2の実施例を説明するための断面図である。 本発明のチップ抵抗器の製造方法の一実施例の説明図である。 本発明のチップ抵抗器の製造方法の一実施例の説明図である。 本発明のチップ抵抗器の製造方法の一実施例の説明図である。 本発明のチップ抵抗器の製造方法の一実施例の説明図である。 間隔規制層のパターンの説明図である。 本発明のチップ抵抗器の製造方法の他の実施例の説明図である。 従来のチップ抵抗器の一例を説明するための断面図である。 従来のチップ抵抗器の他の一例を説明するための断面図である。 図11で説明したチップ抵抗器の製造方法の一例を説明するための工程順の断面図である。 従来のチップ抵抗器の他の一例を説明するための断面図である。 従来のチップ抵抗器の他の一例を説明するための断面図である。 スパッタリングによる金属薄膜の形成方法における問題点の説明図である。
符号の説明
1…絶縁基板、1a…縦溝、1b…横溝、2…上面電極、3…下面電極、4…抵抗体層、5…保護層、5a…第1保護層、5b…第2保護層、5c…補助層、6…端面電極膜、7…外部電極層、7a…ニッケルメッキ層、7b…ハンダメッキ層、8…マスキング層。

Claims (11)

  1. 多数の個別の抵抗器領域から構成される製品領域と該製品領域の周縁の製品外領域を有する多数個取りの絶縁基板の前記個別の抵抗器領域に、上面電極層形成工程,抵抗体層形成工程,保護層形成工程によって、それぞれ上面電極層,抵抗体層,樹脂材料の保護層を形成した後、短冊状に1次分割して短冊状チップ部品を作製し、作製された複数の前記短冊状チップ部品を重ねて、1次分割した端面側から薄膜形成手段によって前記上面電極と前記保護層との境界位置を越えて前記保護層の一部まで延びるように電極膜を形成する工程を有するチップ抵抗器の製造方法において、
    前記上面電極層形成工程,前記抵抗体層形成工程,前記保護層形成工程のうちの少なくとも1つの層形成工程において、同時に、前記短冊状チップ部品における製品外領域となる前記多数個取りの絶縁基板の製品外領域にも、前記短冊状チップ部品における短辺方向の少なくとも両端部近傍を含むように同じ層を形成することを特徴とするチップ抵抗器の製造方法。
  2. 前記1つの層形成工程が、前記上面電極層形成工程,前記抵抗体層形成工程,前記保護層形成工程において形成される層の厚さがもっとも厚い層を形成する層形成工程であることを特徴とする請求項1に記載のチップ抵抗器の製造方法。
  3. 多数の個別の抵抗器領域から構成される製品領域と該製品領域の周縁の製品外領域を有する多数個取りの絶縁基板の前記個別の抵抗器領域に、上面電極層形成工程,抵抗体層形成工程,保護層形成工程によって、それぞれ上面電極層,抵抗体層,樹脂材料の保護層を形成した後、短冊状に1次分割して短冊状チップ部品を作製し、作製された複数の前記短冊状チップ部品を重ねて、1次分割した端面側から薄膜形成手段によって前記上面電極と前記保護層との境界位置を越えて前記保護層の一部まで延びるように電極膜を形成する工程を有するチップ抵抗器の製造方法において、
    前記上面電極層形成工程,前記抵抗体層形成工程,前記保護層形成工程のうちのいずれか2つの層形成工程において、同時に、それぞれ前記短冊状チップ部品における製品外領域となる前記多数個取りの絶縁基板の製品外領域にも、前記短冊状チップ部品における短辺方向の少なくとも両端部近傍を含むように同じ層を形成することを特徴とするチップ抵抗器の製造方法。
  4. 多数の個別の抵抗器領域から構成される製品領域と該製品領域の周縁の製品外領域を有する多数個取りの絶縁基板の前記個別の抵抗器領域に、上面電極層形成工程,抵抗体層形成工程,保護層形成工程によって、それぞれ上面電極層,抵抗体層,樹脂材料の保護層を形成した後、短冊状に1次分割して短冊状チップ部品を作製し、作製された複数の前記短冊状チップ部品を重ねて、1次分割した端面側から薄膜形成手段によって前記上面電極と前記保護層との境界位置を越えて前記保護層の一部まで延びるように電極膜を形成する工程を有するチップ抵抗器の製造方法において、
    前記上面電極層形成工程,前記抵抗体層形成工程,前記保護層形成工程のすべての層形成工程において、同時に、それぞれ前記短冊状チップ部品における製品外領域となる前記多数個取りの絶縁基板の製品外領域にも、前記短冊状チップ部品における短辺方向の少なくとも両端部近傍を含むように同じ層を形成することを特徴とするチップ抵抗器の製造方法。
  5. 前記保護層の下層にガラス材料の保護層を形成するガラス保護層形成工程をさらに有し、該ガラス保護層形成工程においては、前記短冊状チップ部品における製品外領域となる前記多数個取りの絶縁基板の製品外領域には、同じ層を形成しないことを特徴とする請求項1ないし4のいずれか1項に記載のチップ抵抗器の製造方法。
  6. 前記保護層の下層にガラス材料の保護層を形成するガラス保護層形成工程をさらに有し、該ガラス保護層形成工程においても、同時に、前記短冊状チップ部品における製品外領域となる前記多数個取りの絶縁基板の製品外領域にも、前記短冊状チップ部品における短辺方向の少なくとも両端部近傍を含むように同じ層を形成することを特徴とする請求項1ないし4のいずれか1項に記載のチップ抵抗器の製造方法。
  7. 前記保護層形成工程において樹脂材料の保護層を形成した後、該保護層の両端側に樹脂材料の補助層を形成する補助層形成工程をさらに有し、該補助層形成工程においては、前記短冊状チップ部品における製品外領域となる前記多数個取りの絶縁基板の製品外領域には、同じ層を形成しないことを特徴とする請求項1ないし6のいずれか1項に記載のチップ抵抗器の製造方法。
  8. 前記保護層形成工程において樹脂材料の保護層を形成した後、該保護層の両端側に樹脂材料の補助層を形成する補助層形成工程をさらに有し、該補助層形成工程においても、同時に、前記短冊状チップ部品における製品外領域となる前記多数個取りの絶縁基板の製品外領域にも、前記短冊状チップ部品における短辺方向の少なくとも両端部近傍を含むように同じ層を形成することを特徴とする請求項1ないし6のいずれか1項に記載のチップ抵抗器の製造方法。
  9. 前記上面電極形成工程の前または後に、下面電極形成工程を有し、該下面電極形成工程においては、前記短冊状チップ部品における製品外領域となる前記多数個取りの絶縁基板の製品外領域には、同じ層を形成しないことを特徴とする請求項1ないし8のいずれか1項に記載のチップ抵抗器の製造方法。
  10. 前記上面電極形成工程の前または後に、下面電極形成工程を有し、該下面電極形成工程においても、同時に、前記短冊状チップ部品における製品外領域となる前記多数個取りの絶縁基板の製品外領域にも、前記短冊状チップ部品における短辺方向の少なくとも両端部近傍を含むように同じ層を形成することを特徴とする請求項1ないし8のいずれか1項に記載のチップ抵抗器の製造方法。
  11. 請求項1ないし10のいずれか1項に記載のチップ抵抗器の製造方法によって製造されたことを特徴とするチップ抵抗器。
JP2007335090A 2007-12-26 2007-12-26 チップ抵抗器の製造方法およびチップ抵抗器 Active JP5115968B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007335090A JP5115968B2 (ja) 2007-12-26 2007-12-26 チップ抵抗器の製造方法およびチップ抵抗器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007335090A JP5115968B2 (ja) 2007-12-26 2007-12-26 チップ抵抗器の製造方法およびチップ抵抗器

Publications (2)

Publication Number Publication Date
JP2009158721A JP2009158721A (ja) 2009-07-16
JP5115968B2 true JP5115968B2 (ja) 2013-01-09

Family

ID=40962422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007335090A Active JP5115968B2 (ja) 2007-12-26 2007-12-26 チップ抵抗器の製造方法およびチップ抵抗器

Country Status (1)

Country Link
JP (1) JP5115968B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11626219B2 (en) 2021-01-15 2023-04-11 Koa Corporation Chip resistor and method for manufacturing same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6373723B2 (ja) * 2014-10-31 2018-08-15 Koa株式会社 チップ抵抗器
JP2017168817A (ja) * 2016-03-15 2017-09-21 ローム株式会社 チップ抵抗器およびその製造方法
CN114864200A (zh) 2016-12-27 2022-08-05 罗姆股份有限公司 片式电阻器
DE112018005181T5 (de) * 2017-11-02 2020-07-02 Rohm Co., Ltd. Chip-widerstand
JP7219146B2 (ja) * 2019-04-17 2023-02-07 Koa株式会社 硫化検出センサの製造方法
JP7256085B2 (ja) * 2019-07-04 2023-04-11 Koa株式会社 硫化検出センサおよび硫化検出センサの製造方法
CN117198668A (zh) * 2023-06-01 2023-12-08 中山敏瓷科技有限公司 一种片式ntc热敏电阻制备用装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3290289B2 (ja) * 1994-03-31 2002-06-10 コーア株式会社 チップ型crネットワーク素子の製造方法
JP3473205B2 (ja) * 1995-08-25 2003-12-02 松下電器産業株式会社 角形チップ部品の端面電極形成方法
JP3825576B2 (ja) * 1999-03-15 2006-09-27 釜屋電機株式会社 チップ抵抗器の製造方法
JP2003289012A (ja) * 2002-03-28 2003-10-10 Koa Corp 積層セラミックス部品およびその製造方法
JP3772270B2 (ja) * 2002-10-02 2006-05-10 コーア株式会社 小型電子部品の製造方法およびチップ抵抗器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11626219B2 (en) 2021-01-15 2023-04-11 Koa Corporation Chip resistor and method for manufacturing same

Also Published As

Publication number Publication date
JP2009158721A (ja) 2009-07-16

Similar Documents

Publication Publication Date Title
JP5115968B2 (ja) チップ抵抗器の製造方法およびチップ抵抗器
US7782173B2 (en) Chip resistor
JP2024010234A (ja) チップ抵抗器
JP7385358B2 (ja) チップ抵抗器
US10192659B2 (en) Chip resistor
CN101271750B (zh) 电子器件及其制造方法
US20090322468A1 (en) Chip Resistor and Manufacturing Method Thereof
WO2014109224A1 (ja) チップ抵抗器
US20140055228A1 (en) Chip resistor device and method for fabricating the same
JP6688025B2 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP5820294B2 (ja) チップ抵抗器用集合基板およびチップ抵抗器の製造方法
JP4295035B2 (ja) チップ抵抗器の製造方法
JP2003282305A (ja) チップ抵抗器およびその製造方法
JP3661909B2 (ja) チップ抵抗器
JP4067923B2 (ja) チップ抵抗器の製造方法
JP6695415B2 (ja) チップ抵抗器
JP4729398B2 (ja) チップ抵抗器
JPH0521204A (ja) 角形チツプ抵抗器およびその製造方法
WO2022091644A1 (ja) チップ抵抗器
JP3772270B2 (ja) 小型電子部品の製造方法およびチップ抵抗器
JP3826046B2 (ja) 抵抗器およびその製造方法
JP3953325B2 (ja) チップ抵抗器およびその製造方法
JP2003272901A (ja) 厚膜抵抗器およびその製造方法
JP2005268300A (ja) チップ抵抗器およびその製造方法
JP2022159807A (ja) チップ抵抗器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121010

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121010

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5115968

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151026

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250