JP2017168817A - チップ抵抗器およびその製造方法 - Google Patents
チップ抵抗器およびその製造方法 Download PDFInfo
- Publication number
- JP2017168817A JP2017168817A JP2016252776A JP2016252776A JP2017168817A JP 2017168817 A JP2017168817 A JP 2017168817A JP 2016252776 A JP2016252776 A JP 2016252776A JP 2016252776 A JP2016252776 A JP 2016252776A JP 2017168817 A JP2017168817 A JP 2017168817A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- chip resistor
- layer
- mounting surface
- stress relaxation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/20—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material the resistive layer or coating being tapered
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/01—Mounting; Supporting
- H01C1/012—Mounting; Supporting the base extending along and imparting rigidity or reinforcement to the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/148—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
- H01C17/075—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin film techniques
- H01C17/08—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin film techniques by vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
- H01C17/288—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thin film techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/003—Thick film resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
- H01C17/24—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material
- H01C17/242—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material by laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
- H01C17/281—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Non-Adjustable Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Details Of Resistors (AREA)
Abstract
【課題】 熱膨張の相違により発生する熱応力を緩和し、クラックの発生を抑制することができるチップ抵抗器およびその製造方法を提供する。
【解決手段】 チップ抵抗器A1において、互いに反対側を向く搭載面11および実装面12を有した基板1と、基板1の搭載面11の両端に配置された一対の上面電極31と、基板1の搭載面11において一対の上面電極31の間に搭載され、かつ一対の上面電極31に導通する抵抗体2と、基板1の実装面12に形成された可とう性を有する応力緩和層34と、応力緩和層34において、基板1の実装面12に対向する面とは反対側を向く面に形成された一対の金属薄膜層32と、上面電極31と金属薄膜層32とを相互に導通させる側面電極33と、側面電極33および金属薄膜層32を覆うめっき層35と、を備える。
【選択図】 図3
【解決手段】 チップ抵抗器A1において、互いに反対側を向く搭載面11および実装面12を有した基板1と、基板1の搭載面11の両端に配置された一対の上面電極31と、基板1の搭載面11において一対の上面電極31の間に搭載され、かつ一対の上面電極31に導通する抵抗体2と、基板1の実装面12に形成された可とう性を有する応力緩和層34と、応力緩和層34において、基板1の実装面12に対向する面とは反対側を向く面に形成された一対の金属薄膜層32と、上面電極31と金属薄膜層32とを相互に導通させる側面電極33と、側面電極33および金属薄膜層32を覆うめっき層35と、を備える。
【選択図】 図3
Description
本発明は、チップ抵抗器およびその製造方法に関する。
従来から知られているチップ抵抗器には、たとえば特許文献1に示されたものがある。同文献に記載されたチップ抵抗器は、基板の上面に抵抗体が形成され、抵抗体の各端部にそれぞれ導通する裏面電極が基板の下面の両端にそれぞれ形成されている。裏面電極は、一般的に、Agを含むメタルグレーズからなる。
チップ抵抗器は、半田によって回路基板に実装される。図33は、従来のチップ抵抗器A100を回路基板101に実装した状態を示す断面図である。図33において、チップ抵抗器A100は、回路基板101の配線パターン102に、半田103を介して実装されている。回路基板101の熱膨張と、チップ抵抗器A100の基板1の熱膨張との相違が大きいと、温度サイクルがかかった場合に、熱膨張の相違により発生する熱応力が半田103に作用し、半田103にクラック104が発生する場合がある。特に、チップ抵抗器A100(基板1)が大きいほど、熱膨張の相違により発生する熱応力が大きくなるので、クラック104が発生する可能性が高くなる。車載用などには、大型(例えば3.2mm×1.6mm)のチップ抵抗器A100が用いられており、クラック104の発生が懸念されている。
本発明は先述した事情に鑑み、熱膨張の相違により発生する熱応力を緩和し、クラックの発生を抑制することができるチップ抵抗器およびその製造方法を提供することをその課題とする。
本発明の第1の側面によって提供されるチップ抵抗器は、厚さ方向において互いに反対側を向く搭載面および実装面を有する基板と、前記基板の前記搭載面の両端に配置された一対の上面電極と、前記基板の前記搭載面において一対の前記上面電極の間に搭載され、かつ一対の前記上面電極に導通する抵抗体と、前記基板の前記実装面に形成された可とう性を有する応力緩和層と、前記応力緩和層において、前記基板の前記実装面に対向する面とは反対側を向く面に形成され、かつ前記基板の長手方向に離間した一対の導電領域を有する金属薄膜層と、一対の前記上面電極と前記金属薄膜層の一対の前記導電領域とを相互に導通させる一対の側面電極と、前記側面電極および前記金属薄膜層を覆うめっき層と、を備えることを特徴としている。
本発明の実施において好ましくは、前記応力緩和層は、シリコーン樹脂またはエポキシ樹脂からなる。
本発明の実施において好ましくは、前記応力緩和層は、導電性の合成樹脂からなる。
本発明の実施において好ましくは、前記応力緩和層は、形状が薄片状である導電性粒子が含有された合成樹脂からなる。
本発明の実施において好ましくは、前記導電性粒子は、炭素粒子である。
本発明の実施において好ましくは、前記応力緩和層は、前記基板の前記実装面に接し、かつ電気絶縁体である合成樹脂からなる第1層と、前記第1層に積層され、かつ前記導電性粒子が含有された合成樹脂からなる第2層と、を有する。
本発明の実施において好ましくは、前記応力緩和層は、前記基板の前記実装面において、前記基板の長手方向の一方端から他方端まで連続して形成されている。
本発明の実施において好ましくは、前記応力緩和層は、前記基板の長手方向に互いに離間し、かつ前記基板の前記実装面の両端にそれぞれ形成された一対の緩和領域を有している。
本発明の実施において好ましくは、各々の前記金属薄膜層の前記導電領域は、各々の前記応力緩和層の前記緩和領域のうち前記基板の長手方向において互いに向かい合う端面を露出させるようにして、各々の前記緩和領域の一部を覆っている。
本発明の実施において好ましくは、各々の前記金属薄膜層の前記導電領域は、各々の前記応力緩和層の前記緩和領域のうち前記基板の長手方向において互いに向かい合う端面を覆っている。
本発明の実施において好ましくは、前記金属薄膜層は、スパッタ層からなる。
本発明の実施において好ましくは、前記金属薄膜層は、Ni−Cr合金からなる。
本発明の実施において好ましくは、前記側面電極は、前記基板の前記搭載面と前記実装面との間に位置する前記基板の側面に形成される第2のスパッタ層を有し、前記スパッタ層と前記第2のスパッタ層とは一体として形成される。
本発明の実施において好ましくは、前記側面電極は、Ni−Cr合金からなる。
本発明の実施において好ましくは、前記側面電極は、前記基板の前記搭載面と前記実装面との間に位置する前記基板の側面に配置された部分と、平面視において前記搭載面および前記実装面に重なる部分とを有している。
本発明の実施において好ましくは、前記めっき層は、Niめっき層およびSnめっき層を有する。
本発明の実施において好ましくは、前記応力緩和層の厚さは、10〜50μmである。
本発明の実施において好ましくは、前記基板は、電気絶縁体である。
本発明の実施において好ましくは、前記基板は、アルミナからなる。
本発明の実施において好ましくは、平面視における前記抵抗体の形状は、サーペンタイン状である。
本発明の実施において好ましくは、前記抵抗体は、RuO2またはAg−Pd合金を含む。
本発明の実施において好ましくは、前記抵抗体は、前記基板の厚さ方向に貫通するトリミング溝を有する。
本発明の実施において好ましくは、前記抵抗体と、前記上面電極の一部と、を覆う保護膜をさらに備える。
本発明の実施において好ましくは、前記保護膜は、下部保護膜および上部保護膜を有する。
本発明の実施において好ましくは、前記下部保護膜は、ガラスを含む。
本発明の実施において好ましくは、前記上部保護膜は、エポキシ樹脂を含む。
本発明の第2の側面によって提供されるチップ抵抗器の製造方法は、厚さ方向において互いに反対側を向く搭載面および実装面を有するシート状基板を用意し、前記シート状基板の前記搭載面に、互いに離間した一対の上面電極を形成する工程と、前記シート状基板の前記搭載面のうち、一対の前記上面電極に挟まれた領域に、一対の前記上面電極と導通する抵抗体を搭載する工程と、前記実装面に可とう性を有する応力緩和層を形成する工程と、前記応力緩和層の、前記シート状基板とは反対側の面に一対の領域を有する金属薄膜層を形成する工程と、前記シート状基板を、一対の前記上面電極が離間する方向を短手方向とする複数の帯状基板に分割する工程と、前記帯状基板の長手方向の両端に沿って位置する側面、前記搭載面および前記実装面に、一対の前記上面電極と前記金属薄膜層の一対の領域とを相互に導通させる一対の側面電極を形成する工程と、前記側面電極および前記金属薄膜層を覆うめっき層を形成する工程と、を備えることを特徴としている。
本発明の実施において好ましくは、前記金属薄膜層を形成する工程では、スパッタリング法により前記金属薄膜層が形成される。
本発明の実施において好ましくは、前記抵抗体を搭載する工程では、印刷を用いた手法により、またはスパッタリング法およびフォトリソグラフィを用いた手法により、前記抵抗体が搭載される。
本発明の実施において好ましくは、前記めっき層を形成する工程の前に、前記帯状基板を複数の個片に分割する工程をさらに備える。
本発明の実施において好ましくは、前記抵抗体に、前記抵抗体を貫通するトリミング溝を形成する工程をさらに備える。
本発明の実施において好ましくは、前記抵抗体と、前記上面電極の一部と、を覆う保護膜を形成する工程をさらに備える。
本発明によれば、基板の実装面に形成され、抵抗体に導通する金属薄膜層と、基板との間に、可とう性を有する応力緩和層が形成されている。したがって、実装対象となる回路基板に実装された場合に、基板と回路基板との熱膨張の相違により発生する熱応力を、応力緩和層が変形することで緩和し、クラックの発生を抑制することができる。
また、応力緩和層とめっき層との間に、金属薄膜層が形成されるので、めっき層と応力緩和層とが直接接する領域が小さくなる。したがって、応力緩和層が電気絶縁体であっても、容易にめっき層を形成することができる。
本発明のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
本発明を実施するための形態(以下「実施形態」という。)について、添付図面に基づいて説明する。
〔第1実施形態〕
図1〜図3に基づき、本発明の第1実施形態にかかるチップ抵抗器A1について説明する。図1は、チップ抵抗器A1を示す平面図である。図2は、チップ抵抗器A1を示す底面図である。図3(a)は、図1のIII−III線に沿う断面図である。図3(b)は、図3(a)の一部を拡大した部分拡大断面図である。なお、図1および図2は、理解の便宜上、後述するめっき層35および保護膜5を省略している。また、これらの図において、基板1などの厚さ方向(平面視方向)をz方向、基板1の長手方向をx方向、基板1の短手方向をy方向として説明する(以下の図においても同様とする。)。
図1〜図3に基づき、本発明の第1実施形態にかかるチップ抵抗器A1について説明する。図1は、チップ抵抗器A1を示す平面図である。図2は、チップ抵抗器A1を示す底面図である。図3(a)は、図1のIII−III線に沿う断面図である。図3(b)は、図3(a)の一部を拡大した部分拡大断面図である。なお、図1および図2は、理解の便宜上、後述するめっき層35および保護膜5を省略している。また、これらの図において、基板1などの厚さ方向(平面視方向)をz方向、基板1の長手方向をx方向、基板1の短手方向をy方向として説明する(以下の図においても同様とする。)。
これらの図に示すチップ抵抗器A1は、実装対象となる回路基板に表面実装される形式のものである。本実施形態のチップ抵抗器A1は、基板1、抵抗体2、電極3および保護膜5を備える。平面視におけるチップ抵抗器A1の形状は、矩形状である。チップ抵抗器A1は、いわゆる厚膜(メタルグレーズ皮膜)チップ抵抗器である。
基板1は、図1〜図3に示すように、抵抗体2を搭載し、かつチップ抵抗器A1を実装対象となる回路基板に実装するための部材である。基板1は、電気絶縁体である。本実施形態においては、基板1は、たとえばアルミナ(Al2O3)からなる。チップ抵抗器A1の使用時に、抵抗体2より発生した熱を外部に放熱しやすくするため、基板1は、熱伝導率が高い材質であることが好ましい。基板1は、搭載面11、実装面12および側面13を有する。平面視における基板1の形状は、矩形状であり、基板1の厚さ方向(z方向)の寸法は、100〜500μmである。
搭載面11は、図3に示す基板1の上面であり、抵抗体2が搭載される面である。実装面12は、図3に示す基板1の下面であり、チップ抵抗器A1を回路基板に実装する際に利用される面である。搭載面11と実装面12は、基板1の厚さ方向(z方向)において互いに反対側を向いている。側面13は、図1〜図3に示すように、搭載面11および実装面12に対し直交し、かつ基板1の長手方向(x方向)を向く一対の面である。側面13は、搭載面11と実装面12との間に位置している。
抵抗体2は、電流を制限するまたは電流を検出するなどの機能を果たすものである。平面視における抵抗体2の形状は、基板1の長手方向(x方向)に延びる帯状である。抵抗体2は、基板1の搭載面11において後述する一対の上面電極31の間に搭載され、かつ一対の上面電極31に導通している。抵抗体2は、たとえばRuO2またはAg−Pd合金などの抵抗材料からなり、当該抵抗材料を含むペーストを印刷および焼成することで形成される。また、平面視における抵抗体2の形状は帯状であるが、当該形状をたとえばサーペンタイン状とするなど、いずれの形状とすることもできる。抵抗体2は、トリミング溝21を有する。
トリミング溝21は、図1および図3(a)に示すように、基板1の厚さ方向(z方向)に貫通する溝である。トリミング溝21は、抵抗体2の抵抗値を所要の値に調整するために形成される。本実施形態においては、平面視における形状がL字状のトリミング溝21が抵抗体2に形成されている。なお、トリミング溝21の形状および数は限定されない。
電極3は、図1〜図3に示すように、抵抗体2と導通するとともに、チップ抵抗器A1と実装対象となる回路基板の配線パターンとを相互接続するための、基板1の長手方向(x方向)に互いに離間した一対の導電部材である。電極3は、x方向において抵抗体2を挟んだ両側に配置されている。本実施形態においては、電極3は、上面電極31、金属薄膜層32、側面電極33、応力緩和層34およびめっき層35を有する。
上面電極31は、図1および図3に示すように、基板1の搭載面11の両端に配置され、かつ基板1の長手方向(x方向)に互いに離間した一対の部分である。平面視における上面電極31の形状は、矩形状である。本実施形態においては、上面電極31の一部が、搭載面11と抵抗体2との間に挟まれた構成となっている。なお、抵抗体2の一部が上面電極31と搭載面11との間に挟まれた構成でもよい。上面電極31は、たとえばAgを含むメタルグレーズからなり、Agを含むペーストを印刷および焼成することで形成される。なお、上面電極31の材質および形状は限定されない。
応力緩和層34は、図2および図3に示すように、基板1の実装面12上の両端に配置され、かつ基板1の長手方向(x方向)に互いに離間した一対の緩和領域341を有する。平面視における応力緩和層34の緩和領域341の形状は、上面電極31と略同一である。なお、応力緩和層34の緩和領域341の形状は限定されない。応力緩和層34は、たとえばエポキシ樹脂やシリコーン樹脂などの可とう性を有する合成樹脂からなり、合成樹脂ペーストを印刷および硬化させることで形成される。本実施形態においては、応力緩和層34を絶縁性の合成樹脂ペーストとしているが、たとえばAgを含む導電性の合成樹脂ペーストとしてもよい。つまり、応力緩和層34は、絶縁性か導電性かにかかわらず、可とう性を有する材質であればよい。応力緩和層34の厚さ方向(z方向)の寸法は、10〜50μmである。当該寸法は小さすぎると、応力緩和層34の可とう性が損なわれるので、熱膨張の相違による応力を緩和しにくくなる。一方、大きすぎると、チップ抵抗器A1の厚さ方向(z方向)の寸法が大きくなってしまう。また、応力緩和層34の形成工程での硬化のための時間が長くなり製造効率が悪くなる。当該寸法は、基板1および実装対象となる回路基板の物性の相違による熱応力の大きさや、基板1の大きさなどに応じて、適宜設計される。
金属薄膜層32は、図2および図3に示すように、各々の応力緩和層34において、基板1の実装面12に対向する面とは反対側を向く面に形成され、かつ基板1の長手方向(x方向)に離間した一対の導電領域321を有する。平面視における金属薄膜層32の導電領域321の形状は、応力緩和層34の緩和領域341と略同一形状であり、緩和領域341より小さい(図2参照)。なお、金属薄膜層32の導電領域321の形状は限定されない。金属薄膜層32は、スパッタリング法により、たとえばNi−Cr合金を成膜することで形成される。金属薄膜層32の厚さ方向(z方向)の寸法は、数10〜数100nmである。なお、金属薄膜層32の材質は限定されず、合成樹脂を含まない導電性の金属であればよい。
各々の金属薄膜層32の導電領域321は、基板1の実装面12における電極3の一部として機能するとともに、応力緩和層34に接するめっき層35の領域を小さくする役割を果たしている。応力緩和層34が電気絶縁体である場合、応力緩和層34に直接、めっき層35を形成することが困難である。このため、金属薄膜層32を備えることによって、応力緩和層34が電気絶縁体であっても、応力緩和層34の上にめっき層35を形成することができる。
本実施形態においては、各々の金属薄膜層32の導電領域321は、各々の応力緩和層34の緩和領域341のうち基板1の長手方向(x方向)において互いに向かい合う端面341aおよびその近傍を露出させている(図3(b)参照)が、これに限られない。また、本実施形態においては、各々の導電領域321は、基板1の短手方向(y方向)を向き、かつ端面341aにつながる緩和領域341の面およびその近傍も露出させている(図2参照)が、これに限られない。各々の導電領域321は、応力緩和層34とめっき層35とが接する領域を小さくするように、応力緩和層34とめっき層35との間に形成されていればよい。
側面電極33は、図1〜図3に示すように、基板1の側面13にそれぞれ配置され、かつ基板1の長手方向(x方向)に互いに離間した一対の部分である。側面電極33は、側面13に加え、上面電極31および金属薄膜層32の導電領域321のそれぞれ一部を覆っている。すなわち、側面電極33は、側面13に配置された部分と、平面視において基板1の搭載面11および実装面12と重なる部分とを有する。側面電極33により、上面電極31と金属薄膜層32の導電領域321とが相互に導通している。したがって、上面電極31および側面電極33によって、抵抗体2は金属薄膜層32の導電領域321と導通している。本実施形態においては、側面電極33は、たとえばAgを含むメタルグレーズからなり、Agを含むペーストを印刷および焼成することで形成される。なお、側面電極33の材質および形状は限定されないし、形成方法も限定されない。
めっき層35は、図3に示すように、上面電極31の一部と、金属薄膜層32の導電領域321および側面電極33とを覆い、かつ基板1の長手方向(x方向)に互いに離間した一対の部分である。めっき層35は、内側めっき層351および外側めっき層352を有する。内側めっき層351は、上面電極31の一部、金属薄膜層32の導電領域321および側面電極33を覆っており、上面電極31、金属薄膜層32の導電領域321および側面電極33を熱や衝撃から保護する機能を果たす。本実施形態においては、内側めっき層351は、Niめっき層からなる。外側めっき層352は、内側めっき層351を覆っている。本実施形態においては、外側めっき層352は、Snめっき層からなる。外側めっき層352に半田が付着して、外側めっき層352が半田と一体化することで、チップ抵抗器A1と実装対象となる回路基板の配線パターンとが相互接続される。本実施形態においては、内側めっき層351はNiめっき層からなるため、内側めっき層351に半田を直接付着させることが困難である。したがって、Snめっき層からなる外側めっき層352が必要となる。
保護膜5は、図3に示すように、抵抗体2を覆い、抵抗体2を外部から保護する機能を果たす部材である。保護膜5は、下部保護膜51および上部保護膜52を有する。下部保護膜51は、抵抗体2の表面(図3に示す抵抗体2の上面)を覆っている。下部保護膜51は、たとえばガラスからなり、ガラスを含むペーストを印刷および焼成することで形成される。上部保護膜52は、基板1の一部と、抵抗体2と、下部保護膜51と、上面電極31の一部とを覆っている。上部保護膜52は、たとえばエポキシ樹脂からなり、エポキシ樹脂を含むペーストを印刷および硬化させることで形成される。なお、下部保護膜51および上部保護膜52の材質および形状は限定されない。
次に、図4〜図15に基づき、チップ抵抗器A1の製造方法について説明する。
図4〜図9は、チップ抵抗器A1の製造方法にかかる工程を示す平面図である。図10は、チップ抵抗器A1の製造方法にかかる工程を示す底面図である。図11は、チップ抵抗器A1の製造方法にかかる工程を示す正面図である。図12〜図13は、チップ抵抗器A1の製造方法にかかる工程を示す斜視図である。図14〜図15は、チップ抵抗器A1の製造方法にかかる工程を示す斜視図および正面図である。なお、図8〜図15は、理解の便宜上、保護膜5の下部保護膜51を省略している。また、図12および図13は、理解の便宜上、抵抗体2、上面電極31、側面電極33および上部保護膜52について、それぞれの厚さを無視している。
最初に、図4に示すように、アルミナからなるシート状基板81を用意する。シート状基板81は、搭載面11および実装面12を有する。搭載面11と実装面12は、シート状基板81の厚さ方向(z方向)において互いに反対側を向いている。図4は、シート状基板81の搭載面11を示している。搭載面11においては、図4に示す縦方向(y方向)に複数の一次分割溝811が、図4に示す横方向(x方向)に複数の二次分割溝812が碁盤目状に形成されている。一次分割溝811および二次分割溝812は、搭載面11とは反対側の実装面12においても同一本数が形成されている(図示略)。一次分割溝811および二次分割溝812の平面視における位置は、搭載面11および実装面12ともに同一である。一次分割溝811と二次分割溝812とによって形成される区画が、チップ抵抗器A1の基板1に相当する領域である。
次いで、図5に示すように、シート状基板81の搭載面11上に、シート状基板81の一次分割溝811を跨ぐように上面電極31を形成する。本実施形態においては、上面電極31は、Agにガラスフリットを含有させたペーストを、搭載面11にシルクスクリーンを用いて印刷し、焼成炉により焼成することで形成される。当該工程により、互いに離間した一対の上面電極31が、搭載面11に形成される。
次いで、図6に示すように、シート状基板81の搭載面11のうち、上面電極31によりx方向に挟まれた領域に、上面電極31と導通する抵抗体2を搭載する。本実施形態においては、抵抗体2は、RuO2またはAg−Pd合金などの金属にガラスフリットを含有させたペーストを、シルクスクリーンを用いて印刷し、焼成炉により焼成することで搭載される。なお、シート状基板81の搭載面11に、先に抵抗体2を搭載し、各抵抗体2により挟まれた領域に、各抵抗体2と導通する上面電極31を形成するようにしてもよい。
次いで、図7に示すように、抵抗体2の表面を覆う下部保護膜51を形成する。本実施形態においては、下部保護膜51は、ガラスを含むペーストを、シルクスクリーンを用いて印刷し、焼成炉により焼成することで形成される。当該工程の後工程である、抵抗体2にトリミング溝21を形成する工程では、トリミング溝21をレーザにより形成するため、抵抗体2に熱衝撃が作用するとともに、抵抗体2の微粒子が発生する。そこで、下部保護膜51は、前記熱衝撃を緩和しつつ、前記微粒子が抵抗体2に再付着して、抵抗体2の抵抗値が変動することを防止する機能を果たす。
次いで、図8に示すように、抵抗体2を貫通するトリミング溝21を抵抗体2に形成する。トリミング溝21は、レーザトリミング装置(図示略)により形成される。トリミング溝21の形成手順は次のとおりである。最初に、抵抗体2の長手方向(x方向)に延出する一対の端面のうち、一方の端面から他方の端面に向かって、抵抗体2を流れる電流の方向(x方向)に対し直交する方向(y方向)に沿ってトリミング溝21を形成する。次いで、抵抗体2の抵抗値が、チップ抵抗器A1の所要の値に近い値まで上昇した後、抵抗体2を流れる電流の方向(x方向)と平行になるように、そのまま向きを90°転換してトリミング溝21を形成する。抵抗体2の抵抗値が、チップ抵抗器A1の所要の値になったとき、トリミング溝21の形成を終了する。当該工程により、平面視における形状がL字状のトリミング溝21が抵抗体2に形成される。なお、トリミング溝21は、抵抗体2の長手方向(x方向)の両端に、抵抗値測定用のプローブ(図示略)を当接した状態の下で形成される。
次いで、図9に示すように、シート状基板81の搭載面11上に、上部保護膜52を形成する。このとき、抵抗体2に加え、上面電極31および基板1のそれぞれの一部が上部保護膜52に覆われる。本実施形態においては、上部保護膜52は、シート状基板81の二次分割溝812を跨ぐように、シート状基板81の一次分割溝811に沿って延びる複数の帯状に形成される。また、本実施形態においては、上部保護膜52は、エポキシ樹脂を含むペーストを、シルクスクリーンを用いて印刷し、硬化させることで形成される。なお、上部保護膜52は、図7に示す保護膜5の下部保護膜51と同様に、各々の抵抗体2ごとに分離された状態となるように形成してもよい。
次いで、図10に示すように、シート状基板81の実装面12上に、一次分割溝811を跨ぐように応力緩和層34を形成する。応力緩和層34および上面電極31の平面視における位置および大きさは、略同一である。本実施形態においては、応力緩和層34は、エポキシ樹脂またはシリコーン樹脂を含むペーストを、実装面12にシルクスクリーンを用いて印刷し、硬化させることで形成される。当該工程により、互いに離間した一対の緩和領域341となる応力緩和層34が、実装面12に形成される。
次いで、図11に示すように、シート状基板81の実装面12上に、金属薄膜層32を形成する。図11(a)は、図10に示す状態、すなわち、シート状基板81の実装面12上に応力緩和層34を形成した状態の正面図を示している。
次いで、図11(b)に示すように、シート状基板81の実装面12上に、マスキング膜9を形成する。マスキング膜9は、各応力緩和層34の基板1とは反対側の面(以下では「表面」とする)の中央付近(当該面の各端部以外)を露出させる開口を設けるように形成される。本実施形態においては、マスキング膜9は、炭酸カルシウムを含むペーストを、実装面12にシルクスクリーンを用いて印刷し、硬化させることで形成される。
次いで、図11(c)に示すように、シート状基板81の実装面12上に、金属薄膜層32を形成する。金属薄膜層32は、スパッタリング法により、Ni−Cr合金を成膜することで形成される。金属薄膜層32は、マスキング膜9が形成されていない領域にのみ形成される。したがって、各応力緩和層34の表面の中央付近にのみ、金属薄膜層32が形成される。
次いで、図11(d)に示すように、マスキング膜9を除去する。当該工程により、応力緩和層34の表面に、金属薄膜層32が形成される。
次いで、図12に示すように、シート状基板81を、シート状基板81の一次分割溝811で切断し、複数の帯状基板86に分割する。このとき、帯状基板86の長手方向(y方向)に沿って、側面13が帯状基板86の両側にそれぞれ形成される。
次いで、図13に示すように、帯状基板86の長手方向(y方向)に沿う側面13と、搭載面11および実装面12のそれぞれ一部とに、側面電極33を形成する。本実施形態においては、側面電極33は、Agにガラスフリットを含有させたペーストを印刷し、焼成炉により焼成することで形成される。なお、側面電極33は、スパッタリング法により形成してもよい。側面電極33の形成にあたっては、側面13と、側面13と直交して配置されている上面電極31および金属薄膜層32の導電領域321の表面の一部とが、側面電極33に一体として覆われるようにする(導電領域321について図示略)。このとき、側面電極33は、上面電極31、応力緩和層34および金属薄膜層32の側面13に沿ったそれぞれの端部に接する。当該工程により、上面電極31と金属薄膜層32の導電領域321とが、側面電極33によって相互に導通する。
次いで、図14に示すように、帯状基板86を、帯状基板86の二次分割溝812で切断し、複数の個片87に分割する。図14(a)は斜視図であり、図14(b)は正面図である。このとき、側面電極33の形状は、基板1を挟むコの字状となる。また、側面電極33は、上面電極31および金属薄膜層32のそれぞれの表面の一部に形成された側面電極33の部位を挟んだ両端に位置する、基板1の搭載面11および実装面12の一部にもそれぞれ形成される。
次いで、図15に示すように、めっき層35(内側めっき層351および外側めっき層352)を形成する。図15(a)は斜視図であり、図15(b)は正面図である。なお、図15(b)においては、上面電極31、金属薄膜層32の導電領域321、側面電極33および応力緩和層34の緩和領域341を破線で示している。具体的には、まず、個片87において、金属薄膜層32の導電領域321、側面電極33および上面電極31を覆う内側めっき層351を形成する。そして、内側めっき層351を覆う外側めっき層352を形成する。本実施形態においては、内側めっき層351はNiめっき、外側めっき層352はSnめっきによりそれぞれ形成される。当該工程により、抵抗体2と導通する一対の電極3が形成される。以上の工程を経ることにより、チップ抵抗器A1が製造される。
次に、チップ抵抗器A1の作用効果について説明する。
図16は、チップ抵抗器A1を回路基板に実装した状態を示す断面図である。図16において、チップ抵抗器A1は、基板1の実装面12を回路基板101側に向けて、両端に形成された1対の電極3を、半田103によって、それぞれ配線パターン102に接続されて、回路基板101に実装されている。半田103と外側めっき層352とは一体となっている。
回路基板101の熱膨張と、チップ抵抗器A100の基板1の熱膨張との相違が大きいと、温度サイクルがかかった場合に、熱膨張の相違により発生した応力が半田103に作用する。ここで、本実施形態によれば、金属薄膜層32の導電領域321と基板1との間に、可とう性を有する応力緩和層34の緩和領域341が形成されている。このため、熱膨張の相違により発生する熱応力を、応力緩和層34の緩和領域341が変形することで緩和することができる。したがって、クラックの発生を抑制することができる。
また、本実施形態によれば、金属薄膜層32が、応力緩和層34とめっき層35との間に形成されている。これにより、めっき層35と応力緩和層34とが直接接する領域が小さくなるので、応力緩和層34が電気絶縁体であってもめっき層35を容易に形成することができる。金属薄膜層32は、スパッタリング法などにより形成されるので、合成樹脂を含まない金属の薄膜層とすることができる。
また、本実施形態によれば、応力緩和層34の緩和領域341が金属薄膜層32の導電領域321によって完全に覆われていないので、応力緩和層34の緩和領域341がより変形しやすくなり、熱応力をより緩和させることができる。
〔第2実施形態〕
図17〜図19に基づき、本発明の第2実施形態にかかるチップ抵抗器A2について説明する。これらの図において、先述したチップ抵抗器A1と同一または類似の要素には同一の符号を付して、重複する説明を省略することとする。
図17〜図19に基づき、本発明の第2実施形態にかかるチップ抵抗器A2について説明する。これらの図において、先述したチップ抵抗器A1と同一または類似の要素には同一の符号を付して、重複する説明を省略することとする。
図17は、チップ抵抗器A2を示す底面図である。なお、図17は、理解の便宜上、めっき層35を省略している。図18(a)は、チップ抵抗器A2を示す断面図であり、チップ抵抗器A1における図3(a)と同様の断面図である。図18(b)は、図18(a)の一部を拡大した部分拡大断面図である。なお、チップ抵抗器A2の平面図は、図1と同様なので省略している。図19は、チップ抵抗器A2の製造方法にかかる工程を示す正面図である。
本実施形態のチップ抵抗器A2は、図17および図18に示すように、各々の金属薄膜層32の導電領域321が、各々の応力緩和層34の緩和領域341のうち基板1の長辺方向(x方向)において互いに向かい合う端面341aおよびその近傍を覆っている。また、本実施形態においては、各々の導電領域321は、基板1の短手方向(y方向)を向き、かつ端面341aにつながる緩和領域341の面およびその近傍も覆っている。すなわち、各々の緩和領域341において、端面341aとは反対側を向く面と、基板1の実装面12に対向する面とを除く全ての面を導電領域321が覆っている点で、チップ抵抗器A1と異なる。
次に、図19に基づき、チップ抵抗器A2の製造方法について説明する。チップ抵抗器A2の製造方法は、先述したチップ抵抗器A1の製造方法に対して、図11に示す金属薄膜層32を形成する工程が異なっている。その他の工程については、チップ抵抗器A1の製造方法と同一である。
チップ抵抗器A2の金属薄膜層32を形成する工程は、図19(b)に示すように、マスキング膜9が形成される領域が、チップ抵抗器A1の金属薄膜層32を形成する工程(図11(b)参照)の場合と異なる。本実施形態では、マスキング膜9は、各応力緩和層34の表面および各端面をすべて露出させるように形成される。したがって、金属薄膜層32は、各応力緩和層34の表面および各端面を覆うように形成される(図19(c)、(d)参照)。
次に、チップ抵抗器A2の作用効果について説明する。
本実施形態によっても、チップ抵抗器A1と同様に、金属薄膜層32の導電領域321と基板1との間に、可とう性を有する応力緩和層34の緩和領域341が形成されている。したがって、基板1と、実装された回路基板との熱膨張の相違により発生する熱応力を、応力緩和層34の緩和領域341が変形することで緩和し、クラックの発生を抑制することができる。また、金属薄膜層32が、応力緩和層34とめっき層35との間に形成されているので、めっき層35を形成しやすい。特に、チップ抵抗器A1では覆われていなかった、応力緩和層34の緩和領域341の端面341a、端面341aにつながり、かつ基板1の短手方向(y方向)を向く面、およびこれらの面の近傍も、金属薄膜層32の導電領域321に覆われている。したがって、めっき層35と合成樹脂を含んでいる応力緩和層34とが直接接する領域がなくなって、よりめっき層35を形成しやすい。
なお、金属薄膜層32の導電領域321は、応力緩和層34の緩和領域341の端面341aにつながる各端面およびその近傍を覆うが、端面341aおよびその近傍は露出させるようにしてもよい。また、逆に、端面341aおよびその近傍を覆うが、端面341aにつながる各端面およびその近傍は露出させるようにしてもよい。これらの場合、応力緩和層34の緩和領域341が金属薄膜層32の導電領域321によって完全に覆われていないので、応力緩和層34の緩和領域341がより変形しやすくなり、熱応力をより緩和させることができる。
応力緩和層34の緩和領域341のうち金属薄膜層32の導電領域321に覆われている部分が小さいほど、応力緩和層34の緩和領域341がより変形しやすくなり、熱応力をより緩和させることができるが、めっき層35を形成しにくくなる。一方、応力緩和層34の緩和領域341のうち金属薄膜層32の導電領域321に覆われている部分が大きいほど、めっき層35を形成しやすくなるが、熱応力を緩和させにくくなる。金属薄膜層32の導電領域321が応力緩和層34の緩和領域341をどの程度覆うように形成するかは、熱応力の緩和の観点と、めっき層35の形成しやすさの観点とから、適宜設計すればよい。
〔第3実施形態〕
図20〜図23に基づき、本発明の第3実施形態にかかるチップ抵抗器A3について説明する。これらの図において、先述したチップ抵抗器A1と同一または類似の要素には同一の符号を付して、重複する説明を省略することとする。
図20〜図23に基づき、本発明の第3実施形態にかかるチップ抵抗器A3について説明する。これらの図において、先述したチップ抵抗器A1と同一または類似の要素には同一の符号を付して、重複する説明を省略することとする。
図20は、チップ抵抗器A3を示す底面図である。なお、図20は、理解の便宜上、めっき層35を省略している。図21(a)は、チップ抵抗器A3を示す断面図であり、チップ抵抗器A1における図3(a)と同様の断面図である。図21(b)は、図21(a)の一部を拡大した部分拡大断面図である。なお、チップ抵抗器A3の平面図は、図1と同様なので省略している。図22は、チップ抵抗器A3の製造方法にかかる工程を示す底面図である。図23は、チップ抵抗器A2の製造方法にかかる工程を示す正面図である。
本実施形態のチップ抵抗器A3は、基板1の実装面12において、基板1の長手方向(x方向)の一方端から他方端まで連続して応力緩和層34の緩和領域341が形成されている点で、チップ抵抗器A1と異なる。本実施形態においては、応力緩和層34を電気絶縁体である合成樹脂とする必要がある。
次に、図22および図23に基づき、チップ抵抗器A3の製造方法について説明する。チップ抵抗器A3の製造方法は、先述したチップ抵抗器A1の製造方法に対して、図10に示す応力緩和層34を形成する工程と、図11に示す金属薄膜層32を形成する工程が異なっている。その他の工程については、チップ抵抗器A1の製造方法と同一である。
チップ抵抗器A3の応力緩和層34を形成する工程では、図22に示すように、シート状基板81の実装面12上に、図22の横方向(x方向)に一方端から他方端まで連続した応力緩和層34を形成する。そして、チップ抵抗器A3の金属薄膜層32を形成する工程では、図23に示すように、応力緩和層34の表面の、基板1に対して各上面電極31に向かい合う位置に、金属薄膜層32を形成する。
次に、チップ抵抗器A3の作用効果について説明する。
本実施形態によっても、チップ抵抗器A1と同様に、金属薄膜層32の導電領域321と基板1との間に、可とう性を有する応力緩和層34の緩和領域341が形成されている。したがって、基板1と、実装された回路基板との熱膨張の相違により発生する熱応力を、応力緩和層34の緩和領域341が変形することで緩和し、クラックの発生を抑制することができる。また、金属薄膜層32が、応力緩和層34とめっき層35との間に形成されているので、めっき層35を形成しやすい。また、応力緩和層34の緩和領域341が金属薄膜層32の導電領域321によって完全に覆われていないので、応力緩和層34の緩和領域341がより変形しやすくなり、熱応力をより緩和させることができる。さらに、応力緩和層34の形成が容易になる(図22参照)ので、製造工程が簡略化できる。
なお、応力緩和層34の緩和領域341は、基板1の実装面12上の全面に形成するようにしてもよい。この場合、応力緩和層34を形成する工程(図22参照)では、シート状基板81の実装面12上の全面に応力緩和層34を形成すればよい。したがって、応力緩和層34の形成がより容易になるので、製造工程がより簡略化できる。
〔第4実施形態〕
図24および図25に基づき、本発明の第4実施形態にかかるチップ抵抗器A4について説明する。これらの図において、先述したチップ抵抗器A1と同一または類似の要素には同一の符号を付して、重複する説明を省略することとする。
図24および図25に基づき、本発明の第4実施形態にかかるチップ抵抗器A4について説明する。これらの図において、先述したチップ抵抗器A1と同一または類似の要素には同一の符号を付して、重複する説明を省略することとする。
図24は、チップ抵抗器A4を示す底面図である。なお、図24は、理解の便宜上、めっき層35を省略している。図25(a)は、チップ抵抗器A4を示す断面図であり、チップ抵抗器A1における図3(a)と同様の断面図である。図25(b)は、図25(a)の一部を拡大した部分拡大断面図である。なお、チップ抵抗器A4の平面図は、図1と同様なので省略している。
本実施形態のチップ抵抗器A4は、金属薄膜層32を備えておらず、側面電極33が金属薄膜層32を兼ねている点で、チップ抵抗器A1と異なる。本実施形態において、側面電極33は、基板1の実装面12における部分が、実装面12と平行に、応力緩和層34の緩和領域341の端面341aの近くまで延びている。また、側面電極33は、金属薄膜層32と同様に、スパッタリング法により、たとえばNi−Cr合金を成膜することで形成される。本実施形態においては、側面電極33の側面13に形成されている部分が本発明の「第2のスパッタ層」に相当し、側面電極33の実装面12における延伸部分が本発明の「スパッタ層」に相当する。
次に、チップ抵抗器A4の製造方法について説明する。チップ抵抗器A4の製造方法は、先述したチップ抵抗器A1の製造方法に対して、図11に示す金属薄膜層32を形成する工程が省略される点と、図13に示す側面電極33を形成する工程の内容とが異なる。本実施形態にかかる側面電極33は、スパッタリング法により形成される。その他の工程については、チップ抵抗器A1の製造方法と同一である。
次に、チップ抵抗器A4の作用効果について説明する。
本実施形態においては、チップ抵抗器A1の金属薄膜層32の導電領域321に相当する側面電極33の実装面12における部分と基板1との間に、可とう性を有する応力緩和層34の緩和領域341が形成されている。したがって、本実施形態においても、基板1と、実装された回路基板との熱膨張の相違により発生する熱応力を、応力緩和層34の緩和領域341が変形することで緩和し、クラックの発生を抑制することができる。また、側面電極33の実装面12における部分が、応力緩和層34とめっき層35との間に形成されているので、めっき層35を形成しやすい。また、応力緩和層34の緩和領域341が側面電極33の実装面12における部分によって完全に覆われていないので、応力緩和層34の緩和領域341がより変形しやすくなり、熱応力をより緩和させることができる。さらに、図11に示す金属薄膜層32を形成する工程が省略できるので、製造工程が簡略化できる。
〔第5実施形態〕
図26および図27に基づき、本発明の第5実施形態にかかるチップ抵抗器A5について説明する。これらの図において、先述したチップ抵抗器A1と同一または類似の要素には同一の符号を付して、重複する説明を省略することとする。
図26および図27に基づき、本発明の第5実施形態にかかるチップ抵抗器A5について説明する。これらの図において、先述したチップ抵抗器A1と同一または類似の要素には同一の符号を付して、重複する説明を省略することとする。
図26は、チップ抵抗器A5を示す平面図である。なお、図26は、理解の便宜上、めっき層35および保護膜5を省略している。図27は、図26のXXVII−XXVII線に沿う断面図である。なお、チップ抵抗器A5の底面図は、図2と同様なので省略している。
本実施形態のチップ抵抗器A5は、平面視における抵抗体2の形状と、保護膜5の構成とが、チップ抵抗器A1と異なる。平面視における抵抗体2の形状は、サーペンタイン状である。当該形状の抵抗体2は、スパッタリング法により基板1の搭載面11に抵抗体2を搭載した後、フォトリソグラフィを用いた手法によって形成することができる。この場合、抵抗体2は、たとえばNi−Cr合金からなる。すなわち、チップ抵抗器A5は、いわゆる薄膜チップ抵抗器である。また、本実施形態においては、保護膜5の下部保護膜51が省略されている。
次に、チップ抵抗器A5の作用効果について説明する。
本実施形態においては、チップ抵抗器A1と同様に、金属薄膜層32の導電領域321と基板1との間に、可とう性を有する応力緩和層34の緩和領域341が形成されている。したがって、基板1と、実装された回路基板との熱膨張の相違により発生する熱応力を、応力緩和層34の緩和領域341が変形することで緩和し、クラックの発生を抑制することができる。また、金属薄膜層32が、応力緩和層34とめっき層35との間に形成されているので、めっき層35を形成しやすい。また、応力緩和層34の緩和領域341が金属薄膜層32の導電領域321によって完全に覆われていないので、応力緩和層34の緩和領域341がより変形しやすくなり、熱応力をより緩和させることができる。さらに、平面視における抵抗体2の形状をサーペンタイン状とすることで、チップ抵抗器A5の抵抗値を、チップ抵抗器A1よりも相対的に高くしつつ、抵抗値の精度向上を図ることができる。
〔第6実施形態〕
図28〜図30に基づき、本発明の第6実施形態にかかるチップ抵抗器A6について説明する。これらの図において、先述したチップ抵抗器A1と同一または類似の要素には同一の符号を付して、重複する説明を省略することとする。
図28〜図30に基づき、本発明の第6実施形態にかかるチップ抵抗器A6について説明する。これらの図において、先述したチップ抵抗器A1と同一または類似の要素には同一の符号を付して、重複する説明を省略することとする。
図28は、チップ抵抗器A6を示す底面図である。なお、図28は、理解の便宜上、めっき層35を省略している。図29(a)は、チップ抵抗器A6を示す断面図であり、チップ抵抗器A1における図3(a)と同様の断面図である。図29(b)は、図29(a)の一部を拡大した部分拡大断面図である。図30は、応力緩和層34の周辺の一部を拡大した部分拡大断面図である。なお、チップ抵抗器A6の平面図は、図1と同様なので省略している。
本実施形態のチップ抵抗器A6は、応力緩和層34の構成がチップ抵抗器A1と異なる。図29および図30に示すように、本実施形態にかかる応力緩和層34は、形状が薄片状である導電性粒子342が含有された合成樹脂からなる。本実施形態にかかる導電性粒子342は、炭素粒子である。なお、導電性粒子342は、Ag粒子であってもよい。導電性粒子342の厚さ方向に直交する方向の寸法は、長辺方向で5〜15μm、短辺方向で2〜5μmである。また、当該合成樹脂は、チップ抵抗器A1と同様に、たとえばエポキシ樹脂やシリコーン樹脂など可とう性を有する合成樹脂である。
次に、チップ抵抗器A6の作用効果について説明する。
本実施形態においては、チップ抵抗器A1と同様に、金属薄膜層32の導電領域321と基板1との間に、可とう性を有する応力緩和層34の緩和領域341が形成されている。したがって、本実施形態においても、基板1と、実装された回路基板との熱膨張の相違により発生する熱応力を、応力緩和層34の緩和領域341が変形することで緩和し、クラックの発生を抑制することができる。
また、本実施形態にかかる応力緩和層34には、形状が薄片状である導電性粒子342が含有されている。応力緩和層34は導電性を有するため、めっき層35が形成されやすくなる。また、投錨効果(アンカー効果)により応力緩和層34とめっき層35の内側めっき層351との密着性が向上し、熱応力によって応力緩和層34と内側めっき層351との界面に剥離が発生することを防止できる。
〔第7実施形態〕
図31および図32に基づき、本発明の第7実施形態にかかるチップ抵抗器A7について説明する。これらの図において、先述したチップ抵抗器A1と同一または類似の要素には同一の符号を付して、重複する説明を省略することとする。
図31および図32に基づき、本発明の第7実施形態にかかるチップ抵抗器A7について説明する。これらの図において、先述したチップ抵抗器A1と同一または類似の要素には同一の符号を付して、重複する説明を省略することとする。
図31は、チップ抵抗器A7を示す底面図である。なお、図31は、理解の便宜上、めっき層35を省略している。図32(a)は、チップ抵抗器A7を示す断面図であり、チップ抵抗器A1における図3(a)と同様の断面図である。図32(b)は、図32(a)の一部を拡大した部分拡大断面図である。なお、チップ抵抗器A7の平面図は、図1と同様なので省略している。
本実施形態のチップ抵抗器A7は、応力緩和層34の構成がチップ抵抗器A1と異なる。図32に示すように、本実施形態にかかる応力緩和層34は、第1層34aおよび第2層34bを有する。第1層34aは、基板1の実装面12に接し、かつ電気絶縁体である合成樹脂からなる。当該合成樹脂は、チップ抵抗器A1と同様に、たとえばエポキシ樹脂やシリコーン樹脂など可とう性を有する合成樹脂である。第2層34bは、第1層34aに積層され、かつ導電性粒子342が含有された合成樹脂からなる。第2層34bの構成は、チップ抵抗器A6の応力緩和層34の構成と同一である。したがって、本実施形態にかかる導電性粒子342は、形状が薄片状である炭素粒子である。なお、本実施形態においても、導電性粒子342は、形状が薄片状であるAg粒子であってもよい。
次に、チップ抵抗器A7の作用効果について説明する。
本実施形態においては、チップ抵抗器A1と同様に、金属薄膜層32の導電領域321と基板1との間に、可とう性を有する応力緩和層34の緩和領域341が形成されている。したがって、本実施形態においても、基板1と、実装された回路基板との熱膨張の相違により発生する熱応力を、応力緩和層34の緩和領域341が変形することで緩和し、クラックの発生を抑制することができる。
また、応力緩和層34は、基板1の実装面12に接する第1層34aと、第1層34aに積層された第2層34bとを有する。第1層34aは、電気絶縁体である合成樹脂からなる。また、第2層34bの構成は、チップ抵抗器A6の応力緩和層34の構成と同一である。このような構成をとることによって、第1層34aにより基板1と応力緩和層34との密着性の向上を図ることができる。また、導電性を有する第2層34bにより、めっき層35が形成されやすくなるとともに、投錨効果により応力緩和層34とめっき層35の内側めっき層351との密着性が向上する。したがって、基板1およびめっき層35の双方との密着性が高い応力緩和層34とすることができるため、実装された回路基板に対するチップ抵抗器A7の実装強度がより向上する。
本発明は、先述した実施形態に限定されるものではない。本発明の各部の具体的な構成は、種々に設計変更自在である。
A1,A2,A3,A4,A5,A6,A7:チップ抵抗器
1 :基板
11 :搭載面
12 :実装面
13 :側面
2 :抵抗体
21 :トリミング溝
3 :電極
31 :上面電極
32 :金属薄膜層(スパッタ層)
321:導電領域
33 :側面電極(第2のスパッタ層)
34 :応力緩和層
341:緩和領域
341a:端面
34a:第1層
34b:第2層
342:導電性粒子
35 :めっき層
351:内側めっき層(Niめっき層)
352:外側めっき層(Snめっき層)
5 :保護膜
51 :下部保護膜
52 :上部保護膜
81 :シート状基板
811:一次分割溝
812:二次分割溝
86 :帯状基板
87 :個片
9 :マスキング膜
101:回路基板
102:配線パターン
103:半田
104:クラック
1 :基板
11 :搭載面
12 :実装面
13 :側面
2 :抵抗体
21 :トリミング溝
3 :電極
31 :上面電極
32 :金属薄膜層(スパッタ層)
321:導電領域
33 :側面電極(第2のスパッタ層)
34 :応力緩和層
341:緩和領域
341a:端面
34a:第1層
34b:第2層
342:導電性粒子
35 :めっき層
351:内側めっき層(Niめっき層)
352:外側めっき層(Snめっき層)
5 :保護膜
51 :下部保護膜
52 :上部保護膜
81 :シート状基板
811:一次分割溝
812:二次分割溝
86 :帯状基板
87 :個片
9 :マスキング膜
101:回路基板
102:配線パターン
103:半田
104:クラック
Claims (32)
- 厚さ方向において互いに反対側を向く搭載面および実装面を有する基板と、
前記基板の前記搭載面の両端に配置された一対の上面電極と、
前記基板の前記搭載面において一対の前記上面電極の間に搭載され、かつ一対の前記上面電極に導通する抵抗体と、
前記基板の前記実装面に形成された可とう性を有する応力緩和層と、
前記応力緩和層において、前記基板の前記実装面に対向する面とは反対側を向く面に形成され、かつ前記基板の長手方向に離間した一対の導電領域を有する金属薄膜層と、
一対の前記上面電極と前記金属薄膜層の一対の前記導電領域とを相互に導通させる一対の側面電極と、
前記側面電極および前記金属薄膜層を覆うめっき層と、を備えることを特徴とする、チップ抵抗器。 - 前記応力緩和層は、シリコーン樹脂またはエポキシ樹脂からなる、請求項1に記載のチップ抵抗器。
- 前記応力緩和層は、導電性の合成樹脂からなる、請求項1に記載のチップ抵抗器。
- 前記応力緩和層は、形状が薄片状である導電性粒子が含有された合成樹脂からなる、請求項3に記載のチップ抵抗器。
- 前記導電性粒子は、炭素粒子である、請求項4に記載のチップ抵抗器。
- 前記応力緩和層は、前記基板の前記実装面に接し、かつ電気絶縁体である合成樹脂からなる第1層と、前記第1層に積層され、かつ前記導電性粒子が含有された合成樹脂からなる第2層と、を有する、請求項4または5に記載のチップ抵抗器。
- 前記応力緩和層は、前記基板の前記実装面において、前記基板の長手方向の一方端から他方端まで連続して形成されている、請求項1または2に記載のチップ抵抗器。
- 前記応力緩和層は、前記基板の長手方向に互いに離間し、かつ前記基板の前記実装面の両端にそれぞれ形成された一対の緩和領域を有している、請求項1ないし6のいずれかに記載のチップ抵抗器。
- 各々の前記金属薄膜層の前記導電領域は、各々の前記応力緩和層の前記緩和領域のうち前記基板の長手方向において互いに向かい合う端面を露出させるようにして、各々の前記緩和領域の一部を覆っている、請求項8に記載のチップ抵抗器。
- 各々の前記金属薄膜層の前記導電領域は、各々の前記応力緩和層の前記緩和領域のうち前記基板の長手方向において互いに向かい合う端面を覆っている、請求項8に記載のチップ抵抗器。
- 前記金属薄膜層は、スパッタ層からなる、請求項1ないし10のいずれかに記載のチップ抵抗器。
- 前記金属薄膜層は、Ni−Cr合金からなる、請求項11に記載のチップ抵抗器。
- 前記側面電極は、前記基板の前記搭載面と前記実装面との間に位置する前記基板の側面に形成される第2のスパッタ層を有し、
前記スパッタ層と前記第2のスパッタ層とは一体として形成される、請求項11または12に記載のチップ抵抗器。 - 前記側面電極は、Ni−Cr合金からなる、請求項13に記載のチップ抵抗器。
- 前記側面電極は、前記基板の前記搭載面と前記実装面との間に位置する前記基板の側面に配置された部分と、平面視において前記搭載面および前記実装面に重なる部分とを有している、請求項1ないし12のいずれかに記載のチップ抵抗器。
- 前記めっき層は、Niめっき層およびSnめっき層を有する、請求項1ないし15のいずれかに記載のチップ抵抗器。
- 前記応力緩和層の厚さは、10〜50μmである、請求項1ないし16のいずれかに記載のチップ抵抗器。
- 前記基板は、電気絶縁体である、請求項1ないし17のいずれかに記載のチップ抵抗器。
- 前記基板は、アルミナからなる、請求項18に記載のチップ抵抗器。
- 平面視における前記抵抗体の形状は、サーペンタイン状である、請求項1ないし19のいずれかに記載のチップ抵抗器。
- 前記抵抗体は、RuO2またはAg−Pd合金を含む、請求項1ないし20のいずれかに記載のチップ抵抗器。
- 前記抵抗体は、前記基板の厚さ方向に貫通するトリミング溝を有する、請求項1ないし21のいずれかに記載のチップ抵抗器。
- 前記抵抗体と、前記上面電極の一部と、を覆う保護膜をさらに備える、請求項1ないし22のいずれかに記載のチップ抵抗器。
- 前記保護膜は、下部保護膜および上部保護膜を有する、請求項23に記載のチップ抵抗器。
- 前記下部保護膜は、ガラスを含む、請求項24に記載のチップ抵抗器。
- 前記上部保護膜は、エポキシ樹脂を含む、請求項24または25に記載のチップ抵抗器。
- 厚さ方向において互いに反対側を向く搭載面および実装面を有するシート状基板を用意し、前記シート状基板の前記搭載面に、互いに離間した一対の上面電極を形成する工程と、
前記シート状基板の前記搭載面のうち、一対の前記上面電極に挟まれた領域に、一対の前記上面電極と導通する抵抗体を搭載する工程と、
前記実装面に可とう性を有する応力緩和層を形成する工程と、
前記応力緩和層の、前記シート状基板とは反対側の面に一対の領域を有する金属薄膜層を形成する工程と、
前記シート状基板を、一対の前記上面電極が離間する方向を短手方向とする複数の帯状基板に分割する工程と、
前記帯状基板の長手方向の両端に沿って位置する側面、前記搭載面および前記実装面に、一対の前記上面電極と前記金属薄膜層の一対の領域とを相互に導通させる一対の側面電極を形成する工程と、
前記側面電極および前記金属薄膜層を覆うめっき層を形成する工程と、を備えることを特徴とする、チップ抵抗器の製造方法。 - 前記金属薄膜層を形成する工程では、スパッタリング法により前記金属薄膜層が形成される、請求項27に記載のチップ抵抗器の製造方法。
- 前記抵抗体を搭載する工程では、印刷を用いた手法により、またはスパッタリング法およびフォトリソグラフィを用いた手法により、前記抵抗体が搭載される、請求項27または28に記載のチップ抵抗器の製造方法。
- 前記めっき層を形成する工程の前に、前記帯状基板を複数の個片に分割する工程をさらに備える、請求項27ないし29のいずれかに記載のチップ抵抗器の製造方法。
- 前記抵抗体に、前記抵抗体を貫通するトリミング溝を形成する工程をさらに備える、請求項27ないし30のいずれかに記載のチップ抵抗器の製造方法。
- 前記抵抗体と、前記上面電極の一部と、を覆う保護膜を形成する工程をさらに備える、請求項27ないし31のいずれかに記載のチップ抵抗器の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018558929A JP7063820B2 (ja) | 2016-03-15 | 2017-11-30 | チップ抵抗器およびその製造方法 |
PCT/JP2017/043003 WO2018123422A1 (ja) | 2016-03-15 | 2017-11-30 | チップ抵抗器およびその製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016051060 | 2016-03-15 | ||
JP2016051060 | 2016-03-15 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017168817A true JP2017168817A (ja) | 2017-09-21 |
Family
ID=59855948
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016252776A Pending JP2017168817A (ja) | 2016-03-15 | 2016-12-27 | チップ抵抗器およびその製造方法 |
JP2018558929A Active JP7063820B2 (ja) | 2016-03-15 | 2017-11-30 | チップ抵抗器およびその製造方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018558929A Active JP7063820B2 (ja) | 2016-03-15 | 2017-11-30 | チップ抵抗器およびその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10290402B2 (ja) |
JP (2) | JP2017168817A (ja) |
CN (2) | CN107359033A (ja) |
WO (1) | WO2018123422A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019067793A (ja) * | 2017-09-28 | 2019-04-25 | Tdk株式会社 | 電子部品 |
WO2021095535A1 (ja) * | 2019-11-12 | 2021-05-20 | ローム株式会社 | チップ抵抗器 |
JP2022014905A (ja) * | 2020-07-07 | 2022-01-20 | 旺詮股▲ふん▼有限公司 | ミニチュア抵抗器の製造方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6495724B2 (ja) * | 2015-04-15 | 2019-04-03 | Koa株式会社 | チップ抵抗器およびその製造方法 |
US10964457B2 (en) * | 2017-07-19 | 2021-03-30 | Panasonic Intellectual Property Management Co., Ltd. | Chip resistor |
DE112020000734T5 (de) * | 2019-02-07 | 2021-10-21 | Rohm Co., Ltd. | Widerstand |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55150583A (en) * | 1979-05-11 | 1980-11-22 | Matsushita Electric Ind Co Ltd | Electrode structure for panel heater |
US5379017A (en) * | 1993-10-25 | 1995-01-03 | Rohm Co., Ltd. | Square chip resistor |
JPH08255701A (ja) * | 1995-03-15 | 1996-10-01 | Matsushita Electric Ind Co Ltd | チップ状電子部品 |
JPH11144904A (ja) * | 1997-11-05 | 1999-05-28 | Hokuriku Electric Ind Co Ltd | チップ電子部品 |
TW405129B (en) * | 1997-12-19 | 2000-09-11 | Koninkl Philips Electronics Nv | Thin-film component |
JPH11204301A (ja) * | 1998-01-20 | 1999-07-30 | Matsushita Electric Ind Co Ltd | 抵抗器 |
JP2000191926A (ja) | 1998-10-20 | 2000-07-11 | Fuji Photo Film Co Ltd | 多層配線基板用絶縁樹脂、積層塗布物、絶縁樹脂画像、および多層配線基板の製造方法 |
JP4449246B2 (ja) * | 2001-04-12 | 2010-04-14 | トヨタ自動車株式会社 | 無電解めっき材の前処理方法 |
JP4204029B2 (ja) * | 2001-11-30 | 2009-01-07 | ローム株式会社 | チップ抵抗器 |
CN101010754A (zh) * | 2004-09-15 | 2007-08-01 | 松下电器产业株式会社 | 芯片型电子元件 |
WO2006030705A1 (ja) * | 2004-09-15 | 2006-03-23 | Matsushita Electric Industrial Co., Ltd. | チップ形電子部品 |
JP4841914B2 (ja) * | 2005-09-21 | 2011-12-21 | コーア株式会社 | チップ抵抗器 |
US7982582B2 (en) * | 2007-03-01 | 2011-07-19 | Vishay Intertechnology Inc. | Sulfuration resistant chip resistor and method for making same |
JP5115968B2 (ja) | 2007-12-26 | 2013-01-09 | コーア株式会社 | チップ抵抗器の製造方法およびチップ抵抗器 |
TWI395232B (zh) * | 2009-02-06 | 2013-05-01 | Yageo Corp | 晶片電阻器及其製造方法 |
JP2011165752A (ja) * | 2010-02-05 | 2011-08-25 | Taiyosha Electric Co Ltd | チップ抵抗器 |
JP6285096B2 (ja) * | 2011-12-26 | 2018-02-28 | ローム株式会社 | チップ抵抗器、および、電子デバイス |
JP2014135427A (ja) * | 2013-01-11 | 2014-07-24 | Koa Corp | チップ抵抗器 |
JP5503034B2 (ja) * | 2013-01-23 | 2014-05-28 | 太陽社電気株式会社 | チップ抵抗器 |
JP6274789B2 (ja) | 2013-08-30 | 2018-02-07 | ローム株式会社 | チップ抵抗器 |
JPWO2015076334A1 (ja) * | 2013-11-21 | 2017-03-16 | 株式会社ニコン | トランジスタの製造方法およびトランジスタ |
JP6159286B2 (ja) * | 2014-04-17 | 2017-07-05 | 太陽社電気株式会社 | チップ抵抗器及びチップ抵抗器の製造方法 |
US9336931B2 (en) * | 2014-06-06 | 2016-05-10 | Yageo Corporation | Chip resistor |
US10356911B2 (en) * | 2014-07-04 | 2019-07-16 | Samsung Electro-Mechanics Co., Ltd. | Electronic device module and method of manufacturing the same |
JP6732459B2 (ja) | 2015-02-19 | 2020-07-29 | ローム株式会社 | チップ抵抗器およびその製造方法 |
-
2016
- 2016-12-27 JP JP2016252776A patent/JP2017168817A/ja active Pending
-
2017
- 2017-03-13 US US15/457,423 patent/US10290402B2/en active Active
- 2017-03-15 CN CN201710152477.5A patent/CN107359033A/zh active Pending
- 2017-03-15 CN CN202010091090.5A patent/CN111276305A/zh active Pending
- 2017-11-30 WO PCT/JP2017/043003 patent/WO2018123422A1/ja active Application Filing
- 2017-11-30 JP JP2018558929A patent/JP7063820B2/ja active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019067793A (ja) * | 2017-09-28 | 2019-04-25 | Tdk株式会社 | 電子部品 |
WO2021095535A1 (ja) * | 2019-11-12 | 2021-05-20 | ローム株式会社 | チップ抵抗器 |
JP2022014905A (ja) * | 2020-07-07 | 2022-01-20 | 旺詮股▲ふん▼有限公司 | ミニチュア抵抗器の製造方法 |
JP7227315B2 (ja) | 2020-07-07 | 2023-02-21 | 旺詮股▲ふん▼有限公司 | ミニチュア抵抗器の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2018123422A1 (ja) | 2019-10-31 |
US10290402B2 (en) | 2019-05-14 |
JP7063820B2 (ja) | 2022-05-09 |
CN107359033A (zh) | 2017-11-17 |
WO2018123422A1 (ja) | 2018-07-05 |
US20170271053A1 (en) | 2017-09-21 |
CN111276305A (zh) | 2020-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11189403B2 (en) | Chip resistor and method for manufacturing the same | |
JP2017168817A (ja) | チップ抵抗器およびその製造方法 | |
JP7093382B2 (ja) | チップ抵抗器 | |
US7782173B2 (en) | Chip resistor | |
JP7385358B2 (ja) | チップ抵抗器 | |
WO2019087725A1 (ja) | チップ抵抗器 | |
JP5115968B2 (ja) | チップ抵抗器の製造方法およびチップ抵抗器 | |
JP7107478B2 (ja) | 抵抗素子及び抵抗素子アセンブリ | |
WO2014109224A1 (ja) | チップ抵抗器 | |
KR101892751B1 (ko) | 칩 저항기 및 그 제조 방법 | |
US11189402B2 (en) | Metal plate resistor and manufacturing method thereof | |
US20210249162A1 (en) | Resistor | |
WO2020189217A1 (ja) | チップ抵抗器 | |
WO2020230713A1 (ja) | 抵抗器 | |
WO2022091644A1 (ja) | チップ抵抗器 | |
JP2022139926A (ja) | チップ部品の実装構造 | |
JP2022159807A (ja) | チップ抵抗器 | |
JP2014204094A (ja) | 抵抗器および抵抗器の製造方法 | |
JP2023157576A (ja) | チップ抵抗器およびチップ抵抗器の製造方法 | |
JPWO2019017237A1 (ja) | チップ抵抗器 | |
JP2012230939A (ja) | チップ抵抗器 |