WO2022091644A1 - チップ抵抗器 - Google Patents

チップ抵抗器 Download PDF

Info

Publication number
WO2022091644A1
WO2022091644A1 PCT/JP2021/034736 JP2021034736W WO2022091644A1 WO 2022091644 A1 WO2022091644 A1 WO 2022091644A1 JP 2021034736 W JP2021034736 W JP 2021034736W WO 2022091644 A1 WO2022091644 A1 WO 2022091644A1
Authority
WO
WIPO (PCT)
Prior art keywords
resistor
substrate
electrode
longitudinal direction
main surface
Prior art date
Application number
PCT/JP2021/034736
Other languages
English (en)
French (fr)
Inventor
拓也 前川
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローム株式会社 filed Critical ローム株式会社
Priority to CN202180072654.3A priority Critical patent/CN116569286A/zh
Priority to US18/248,190 priority patent/US20230368949A1/en
Priority to DE112021005034.6T priority patent/DE112021005034T5/de
Priority to JP2022558919A priority patent/JPWO2022091644A1/ja
Publication of WO2022091644A1 publication Critical patent/WO2022091644A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/02—Housing; Enclosing; Embedding; Filling the housing or enclosure
    • H01C1/032—Housing; Enclosing; Embedding; Filling the housing or enclosure plural layers surrounding the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/148—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H01C17/24—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material
    • H01C17/242—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material by laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003—Thick film resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/006—Thin film resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals

Definitions

  • This disclosure relates to chip resistors.
  • Patent Document 1 discloses a chip resistor including a first electrode, a first resistor, a conductor film, a second resistor, and a second electrode.
  • the first electrode is connected to the first resistor.
  • the second electrode is connected to the second resistor.
  • the conductor film electrically connects the first resistor and the second resistor in series with each other.
  • the chip resistor of the first aspect of the present disclosure includes a substrate, a first electrode, a second electrode, a first resistor, a second resistor, and a connection electrode.
  • the substrate includes a main surface, a first end surface connected to the main surface, and a second end surface connected to the main surface.
  • the first electrode is provided on the first end surface side of the substrate.
  • the second electrode is provided on the second end surface side of the substrate.
  • the first resistor is provided on the main surface of the substrate.
  • the second resistor is provided on the main surface of the substrate and is separated from the first resistor in the longitudinal direction of the substrate in which the first end surface and the second end surface are separated from each other.
  • the connection electrode is provided on the main surface of the substrate, and the first resistor and the second resistor are electrically connected in series with each other.
  • the first electrode includes a first terminal electrode and a first auxiliary electrode.
  • the first terminal electrode is provided on the main surface of the substrate and is connected to the first resistor.
  • the first auxiliary electrode is connected to the first terminal electrode.
  • the second electrode includes a second terminal electrode and a second auxiliary electrode.
  • the second terminal electrode is provided on the main surface of the substrate and is connected to the second resistor.
  • the second auxiliary electrode is connected to the second terminal electrode.
  • the first auxiliary electrode has a larger area than the first terminal electrode
  • the second auxiliary electrode has a larger area than the second terminal electrode.
  • the chip resistor of the second aspect of the present disclosure includes a substrate, a first electrode, a second electrode, a first resistor, a second resistor, and a connection electrode.
  • the substrate includes a main surface, a first end surface connected to the main surface, and a second end surface connected to the main surface.
  • the first electrode is provided on the first end surface side of the substrate.
  • the second electrode is provided on the second end surface side of the substrate.
  • the first resistor is provided on the main surface of the substrate.
  • the second resistor is provided on the main surface of the substrate and is separated from the first resistor in the longitudinal direction of the substrate in which the first end surface and the second end surface are separated from each other.
  • the connection electrode is provided on the main surface of the substrate, and the first resistor and the second resistor are electrically connected in series with each other.
  • the first electrode includes a first terminal electrode.
  • the first terminal electrode is provided on the main surface of the substrate and is connected to the first resistor.
  • the second electrode includes a second terminal electrode.
  • the second terminal electrode is provided on the main surface of the substrate and is connected to the second resistor.
  • the first distance between the first resistor and the first end surface in the longitudinal direction of the substrate is 0.3 mm when the dimension of the substrate in the longitudinal direction of the substrate is 1.6 mm or more.
  • the second distance between the second resistor and the second end surface in the longitudinal direction of the substrate is 0.3 mm when the dimension of the substrate in the longitudinal direction of the substrate is 1.6 mm or more. It is the following, and it is 0.15 mm or less when the size of the substrate in the longitudinal direction of the substrate is 0.6 mm or more and less than 1.6 mm.
  • the heat dissipation of the chip resistors in the first and second aspects of the present disclosure can be improved.
  • FIG. 5 is a schematic cross-sectional view taken along the cross-sectional line II-II shown in FIG. 1 of the chip resistor of the embodiment. It is the schematic sectional drawing which shows one step of the manufacturing method of the chip resistor of an embodiment. It is the schematic sectional drawing which shows one step of the manufacturing method of the chip resistor of an embodiment. It is schematic cross-sectional view which shows the next process of the process shown in FIG. 3 and FIG. 4 in the manufacturing method of the chip resistor of an embodiment. It is a schematic cross-sectional view which shows the next process of the process shown in FIG. 5 in the manufacturing method of the chip resistor of an embodiment.
  • FIG. 6 It is a schematic cross-sectional view which shows the next process of the process shown in FIG. 6 in the manufacturing method of the chip resistor of an embodiment. It is a schematic cross-sectional view which shows the next process of the process shown in FIG. 7 in the manufacturing method of the chip resistor of an embodiment. It is a schematic cross-sectional view which shows the next process of the process shown in FIG. 8 in the manufacturing method of the chip resistor of an embodiment. It is a schematic cross-sectional view which shows the next process of the process shown in FIG. 9 in the manufacturing method of the chip resistor of an embodiment. It is a schematic cross-sectional view which shows the next process of the process shown in FIG. 10 in the manufacturing method of the chip resistor of an embodiment.
  • the chip resistor 1 of the embodiment will be described with reference to FIGS. 1 and 2.
  • the chip resistor 1 mainly includes a substrate 10, a first resistor 16, a second resistor 17, a connection electrode 20, a first electrode 30, and a second electrode 40.
  • the chip resistor 1 may further include an insulating protective film 24.
  • the chip resistor 1 may further include a first stress relaxation layer 28 and a second stress relaxation layer 29.
  • a part of the first electrode 30, a part of the second electrode 40, an insulating protective film 24, a first stress relaxation layer 28, and a second stress relaxation layer 29 are omitted.
  • the substrate 10 is an electric insulator and is made of an electric insulating material such as alumina (Al 2 O 3 ).
  • the substrate 10 includes a first main surface 11, a second main surface 12 on the opposite side of the first main surface 11, a first end surface 13, and a second end surface 14 on the side opposite to the first end surface 13. ..
  • the first main surface 11 and the second main surface 12 extend along a first direction (x direction) and a second direction (y direction) perpendicular to the first direction, respectively.
  • the first direction (x direction) is the longitudinal direction of the substrate 10.
  • the second direction (y direction) is the lateral direction of the substrate 10.
  • the first main surface 11 and the second main surface 12 are separated from each other in a third direction (z direction) perpendicular to the first direction (x direction) and the second direction (y direction).
  • the third direction (z direction) is the thickness direction of the substrate 10.
  • the dimension L 1 of the substrate 10 in the longitudinal direction (x direction) of the substrate 10 is not particularly limited, but is, for example, 0.6 mm or more and 6.4 mm or less.
  • the dimension L 2 of the substrate 10 in the lateral direction (y direction) of the substrate 10 is not particularly limited, but is, for example, 0.3 mm or more and 3.2 mm or less.
  • the dimension L 1 of the substrate 10 is, for example, 1.25 times or more and 2.25 times or less the dimension L 2 of the substrate 10.
  • the size of the substrate 10 in the plan view of the first main surface 11 is represented by dimensions L 1 ⁇ dimension L 2 , for example, 6.4 mm ⁇ 3.2 mm, 5.0 mm ⁇ 2.5 mm, 3.2 mm ⁇ 2. It is 5 mm, 3.2 mm ⁇ 1.6 mm, 2.0 mm ⁇ 1.2 mm, 1.6 mm ⁇ 0.8 mm, 1.0 mm ⁇ 0.5 mm, or 0.6 mm ⁇ 0.3 mm.
  • the first end surface 13 is connected to the first main surface 11 and the second main surface 12.
  • the second end surface 14 is connected to the first main surface 11 and the second main surface 12.
  • the first end surface 13 and the second end surface 14 extend along the second direction (y direction) and the third direction (z direction), respectively.
  • the first end surface 13 and the second end surface 14 are separated from each other in the first direction (x direction).
  • the first resistor 16 and the second resistor 17 have, for example, a function of limiting a current or a function of detecting a current.
  • the first resistor 16 and the second resistor 17 are provided on the first main surface 11 of the substrate 10.
  • the first resistor 16 and the second resistor 17 are made of a paste containing glass frit in an electric resistance material such as ruthenium oxide (RuO 2 ) or a silver-palladium alloy on the first main surface 11 of the substrate 10. It is formed by printing on and firing.
  • the first resistor 16 and the second resistor 17 each have a rectangular shape, for example, in a plan view of the first main surface 11 of the substrate 10.
  • the first resistor 16 and the second resistor 17 are arranged in the longitudinal direction (z direction) of the substrate 10.
  • the first resistor 16 and the second resistor 17 are separated from each other by a third interval G 3 in the longitudinal direction (z direction) of the substrate 10.
  • the first resistor 16 is provided on the first end surface 13 side of the substrate 10.
  • the first resistor 16 is proximal to the first end face 13 of the second resistor 17.
  • the first distance G1 between the first resistor 16 and the first end surface 13 in the longitudinal direction (x direction) of the substrate 10 is, for example, the longitudinal length of the substrate 10.
  • the dimension L 1 of the substrate 10 in the direction (x direction) is 1.6 mm or more, it is 0.3 mm or less, and the dimension L 1 of the substrate 10 in the longitudinal direction (x direction) of the substrate 10 is 0.6 mm or more.
  • the first interval G 1 may be 0.2 mm or less when the dimension L 1 of the substrate 10 in the longitudinal direction (x direction) of the substrate 10 is 1.6 mm or more, and may be 0.2 mm or less in the longitudinal direction (x direction) of the substrate 10. When the dimension L 1 of the substrate 10 is 0.6 mm or more and less than 1.6 mm, it may be 0.10 mm or less.
  • the first spacing G 1 between the first resistor 16 and the first end face 13 is the third spacing G between the first resistor 16 and the second resistor 17 in the longitudinal direction (x direction) of the substrate 10. Less than 3 .
  • the first trimming groove 18 is formed in the first resistor 16. By forming the first trimming groove 18 in the first resistor 16, the resistance value of the chip resistor 1 (first resistor 16) can be accurately determined.
  • the first trimming groove 18 may have an L-shape, for example.
  • the first trimming groove 18 includes a trimming groove portion 18a and a trimming groove portion 18b.
  • the trimming groove portion 18a extends along a direction perpendicular to the direction of the current flowing through the first resistor 16 (longitudinal direction (x direction) of the substrate 10) (short side direction (y direction) of the substrate 10). There is.
  • One end of the trimming groove portion 18a extends to the outer peripheral edge of the first resistor 16.
  • the trimming groove portion 18b extends along the direction of the current flowing through the first resistor 16 (longitudinal direction (x direction) of the substrate 10).
  • the trimming groove portion 18b extends from the trimming groove portion 18a toward the connection electrode 20.
  • the trimming groove portion 18b is connected to the other end of the trimming groove portion 18a.
  • the shortest distance D 1 between the first end surface 13 and the first trimming groove 18 in the longitudinal direction (x direction) of the substrate 10 is, for example, the first interval G 1 and the first in the longitudinal direction (x direction) of the substrate 10. It is less than or equal to the sum of the size S1 of the resistor 16 and one -third.
  • the shortest distance D 1 may be 1.00 mm or less.
  • the shortest distance D 1 is the distance between the first end surface 13 and the trimming groove portion 18a in the longitudinal direction (x direction) of the substrate 10.
  • the trimming groove portion 18a having the shortest distance from the first end surface 13 is located on the first end surface 13 from the first center line 16c of the first resistor 16 in the longitudinal direction (x direction) of the substrate 10. Proximal.
  • the second resistor 17 is provided on the second end surface 14 side of the substrate 10.
  • the second resistor 17 is proximal to the second end face 14 of the first resistor 16.
  • the second distance G2 between the second resistor 17 and the second end surface 14 in the longitudinal direction (x direction) of the substrate 10 is, for example, the longitudinal length of the substrate 10.
  • the dimension L 1 of the substrate 10 in the direction (x direction) is 1.6 mm or more, it is 0.3 mm or less, and the dimension L 1 of the substrate 10 in the longitudinal direction (x direction) of the substrate 10 is 0.6 mm or more.
  • the second interval G 2 may be 0.2 mm or less when the dimension L 1 of the substrate 10 in the longitudinal direction (x direction) of the substrate 10 is 1.6 mm or more, and may be 0.2 mm or less in the longitudinal direction (x direction) of the substrate 10.
  • the second spacing G 2 between the second resistor 17 and the second end face 14 is the third spacing G between the first resistor 16 and the second resistor 17 in the longitudinal direction (x direction) of the substrate 10. Less than 3 .
  • a second trimming groove 19 is formed in the second resistor 17.
  • the resistance value of the chip resistor 1 (second resistor 17) can be accurately determined.
  • the second trimming groove 19 may have an L-shape, for example.
  • the second trimming groove 19 includes the trimming groove portion 19a and the trimming groove portion 19b.
  • the trimming groove portion 19a extends along a direction perpendicular to the direction of the current flowing through the second resistor 17 (longitudinal direction (x direction) of the substrate 10) (short side direction (y direction) of the substrate 10). There is.
  • One end of the trimming groove portion 19a extends to the outer peripheral edge of the second resistor 17.
  • the trimming groove portion 19b extends along the direction of the current flowing through the second resistor 17 (longitudinal direction (x direction) of the substrate 10).
  • the trimming groove portion 19b extends from the trimming groove portion 19a toward the connection electrode 20.
  • the trimming groove portion 19b is connected to the other end of the trimming groove portion 19a.
  • the shortest distance D 2 between the second end surface 14 and the second trimming groove 19 in the longitudinal direction (x direction) of the substrate 10 is, for example, the second interval G 2 and the second in the longitudinal direction (x direction) of the substrate 10. It is less than or equal to the sum of the dimensions S2 of the resistor 17 and one - third.
  • the shortest distance D 2 may be 1.00 mm or less.
  • the shortest distance D 2 is the distance between the second end surface 14 and the trimming groove portion 19a in the longitudinal direction (x direction) of the substrate 10.
  • the trimming groove portion 19a having the shortest distance from the second end surface 14 is located on the second end surface 14 from the second center line 17c of the second resistor 17 in the longitudinal direction (x direction) of the substrate 10. Proximal.
  • connection electrode 20 is provided on the first main surface 11 of the substrate 10.
  • the connection electrode 20 electrically connects the first resistor 16 and the second resistor 17 in series with each other.
  • One end of the connection electrode 20 is sandwiched between the first main surface 11 and the first resistor 16.
  • the other end of the connection electrode 20 is sandwiched between the first main surface 11 and the second resistor 17.
  • One end of the first resistor 16 may be sandwiched between the first main surface 11 and the connection electrode 20.
  • One end of the second resistor 17 may be sandwiched between the first main surface 11 and the connection electrode 20.
  • the connection electrode 20 is formed by, for example, printing a conductive paste such as a paste containing glass frit in silver on the first main surface 11 of the substrate 10 and firing the paste.
  • the insulating protective film 24 covers the first resistor 16 and the second resistor 17, and protects the first resistor 16 and the second resistor 17.
  • the insulating protective film 24 may further cover the connection electrode 20.
  • the insulating protective film 24 may further cover a part of the first terminal electrode 31 and a part of the second terminal electrode 41.
  • the insulating protective film 24 is interposed between the first auxiliary electrode 32 (first eaves portion 32b) and the first resistor 16, and is also interposed between the second auxiliary electrode 42 (second eaves portion 42b) and the second resistor. It intervenes between the body 17 and the body 17.
  • the insulating protective film 24 includes an inner insulating protective layer 25 and an outer insulating protective layer 26.
  • the inner insulating protective layer 25 is in contact with the first resistor 16 and the second resistor 17 and covers the first resistor 16 and the second resistor 17.
  • the inner insulating protective layer 25 may further contact the connection electrode 20 or may further cover the connection electrode 20.
  • the inner insulating protective layer 25 may further contact a part of the first terminal electrode 31 and a part of the second terminal electrode 41, and may further contact the part of the first terminal electrode 31 and the second terminal electrode 41. It may be further covered with a part.
  • the inner insulating protective layer 25 may be filled in the first trimming groove 18 and the second trimming groove 19.
  • the inner insulating protective layer 25 is made of an insulating material such as glass.
  • the inner insulating protective layer 25 is formed, for example, by printing and firing a paste containing glass.
  • the outer insulating protective layer 26 is provided on the inner insulating protective layer 25.
  • the outer insulating protective layer 26 is made of an insulating resin such as an epoxy resin.
  • the outer insulating protective layer 26 is formed, for example, by printing and curing a paste containing an epoxy resin.
  • the first stress relaxation layer 28 and the second stress relaxation layer 29 are provided on the second main surface 12 of the substrate 10.
  • the first stress relaxation layer 28 is provided in a portion of the second main surface 12 proximal to the first end surface 13.
  • the second stress relaxation layer 29 is provided in a portion of the second main surface 12 proximal to the second end surface 14.
  • the first stress relaxation layer 28 may have substantially the same shape as the first terminal electrode 31 in a plan view of the first main surface 11 (or the second main surface 12) of the substrate 10.
  • the second stress relaxation layer 29 may have substantially the same shape as the second terminal electrode 41 in a plan view of the first main surface 11 (or the second main surface 12) of the substrate 10.
  • the first stress relaxation layer 28 and the second stress relaxation layer 29 have flexibility.
  • the first stress relaxation layer 28 and the second stress relaxation layer 29 are the thermal expansion coefficient of the circuit board and the heat of the chip resistor 1 (board 10) when the chip resistor 1 is mounted on a circuit board (not shown). The thermal stress caused by the difference from the expansion coefficient is relaxed to prevent the chip resistor 1 from being cracked.
  • each of the first stress relaxation layer 28 and the second stress relaxation layer 29 is, for example, 3 ⁇ m or more and 50 ⁇ m or less. Since the thickness of each of the first stress relaxation layer 28 and the second stress relaxation layer 29 is 3 ⁇ m or more, the first stress relaxation layer 28 and the second stress relaxation layer 29 are sufficient to relax the thermal stress. Has good flexibility. Since the thickness of each of the first stress relaxation layer 28 and the second stress relaxation layer 29 is 50 ⁇ m or less, the size of the chip resistor 1 is reduced. Since the thickness of each of the first stress relaxation layer 28 and the second stress relaxation layer 29 is 50 ⁇ m or less, the time for curing the first stress relaxation layer 28 and the second stress relaxation layer 29 is shortened, and the chip resistor is used. 1 can be manufactured in a shorter time.
  • the first stress relaxation layer 28 and the second stress relaxation layer 29 are formed of a flexible insulating resin such as an epoxy resin or a silicone resin.
  • the first stress relaxation layer 28 and the second stress relaxation layer 29 are formed, for example, by printing a resin paste on the second main surface 12 of the substrate 10 and curing the resin paste.
  • the first stress relaxation layer 28 and the second stress relaxation layer 29 may be formed of, for example, a conductive resin containing conductive particles such as silver particles.
  • the first electrode 30 is provided on the first end surface 13 side of the substrate 10 and is connected to the first resistor 16.
  • the first electrode 30 includes a first terminal electrode 31, a first auxiliary electrode 32, a first metal thin film layer 33, a first side surface electrode 34, and a first plating film 35.
  • the first terminal electrode 31 is provided on the first main surface 11 of the substrate 10.
  • the first terminal electrode 31 is proximal to the first end surface 13 of the connection electrode 20.
  • the first terminal electrode 31 is connected to the first resistor 16.
  • One end of the first terminal electrode 31 is sandwiched between the first main surface 11 and the first resistor 16.
  • One end of the first resistor 16 may be sandwiched between the first main surface 11 and the first terminal electrode 31.
  • the first terminal electrode 31 overlaps with the insulating protective film 24.
  • the first terminal electrode 31 has, for example, a rectangular shape.
  • the first terminal electrode 31 is formed by, for example, applying a conductive paste such as a paste containing glass frit in silver on the first main surface 11 of the substrate 10 and firing the paste.
  • the first auxiliary electrode 32 is provided on the first terminal electrode 31 and is connected to the first terminal electrode 31.
  • the first auxiliary electrode 32 is also provided on the insulating protective film 24 (outer insulating protective layer 26).
  • the first auxiliary electrode 32 includes a first base portion 32a and a first eaves portion 32b.
  • the first base portion 32a is provided on the first terminal electrode 31 and is in contact with the first terminal electrode 31.
  • the first eaves portion 32b projects from the first base portion 32a toward the connection electrode 20.
  • the first eaves portion 32b is in contact with the insulating protective film 24 (outer insulating protective layer 26).
  • the first auxiliary electrode 32 overlaps with the first resistor 16.
  • the first overlapping width W 13 between the first auxiliary electrode 32 and the first resistor 16 in the longitudinal direction (x direction) of the substrate 10 is between the first resistor 16 and the first end surface 13 in the longitudinal direction of the substrate 10.
  • the first auxiliary electrode 32 (first eaves portion 32b) overlaps with the insulating protective film 24.
  • the third overlapping width W 14 of the first auxiliary electrode 32 and the insulating protective film 24 in the longitudinal direction of the substrate 10 is the fourth overlapping width W 15 of the first terminal electrode 31 and the insulating protective film 24 in the longitudinal direction of the substrate 10. Greater.
  • the first auxiliary electrode 32 has a larger area than the first terminal electrode 31.
  • the first width W 11 of the first auxiliary electrode 32 in the longitudinal direction (x direction) of the substrate 10 is larger than the first electrode width W 12 of the first terminal electrode 31 in the longitudinal direction of the substrate 10.
  • the first width W 11 of the first auxiliary electrode 32 in the longitudinal direction of the substrate 10 is the first distance G 1 or more between the first resistor 16 and the first end surface 13 in the longitudinal direction of the substrate 10.
  • the maximum thickness of the first auxiliary electrode 32 is larger than the maximum thickness of the first terminal electrode 31.
  • the first auxiliary electrode 32 has a larger volume than the first terminal electrode 31.
  • the first auxiliary electrode 32 has a conductive paste such as a silver paste containing a binder resin and silver particles dispersed in the binder resin on the first terminal electrode 31 and an insulating protective film 24 (outer insulating protective layer). 26) It is formed by applying it to the top and firing it.
  • a conductive paste such as a silver paste containing a binder resin and silver particles dispersed in the binder resin on the first terminal electrode 31 and an insulating protective film 24 (outer insulating protective layer). 26) It is formed by applying it to the top and firing it.
  • the first metal thin film layer 33 is provided on the first stress relaxation layer 28. Even if the first stress relaxation layer 28 is an electrical insulator, the first metal thin film layer 33 makes it possible to form the first plating film 35 on the first stress relaxation layer 28.
  • the first metal thin film layer 33 is formed of, for example, a conductive material such as a silver paste containing a binder resin and silver particles dispersed in the binder resin.
  • the first metal thin film layer 33 is formed, for example, by printing a conductive paste such as a silver paste containing a binder resin and silver particles dispersed in the binder resin on the first stress relaxation layer 28. ..
  • the first side surface electrode 34 is provided on the first end surface 13 of the substrate 10, the first terminal electrode 31, the first auxiliary electrode 32, and the first metal thin film layer 33.
  • the first side surface electrode 34 includes a portion overlapping the first end surface 13, a portion overlapping the first main surface 11, and a portion overlapping the second main surface 12.
  • the first side surface electrode 34 conducts the first auxiliary electrode 32 and the first metal thin film layer 33 with each other, and also conducts the first terminal electrode 31 and the first metal thin film layer 33 with each other.
  • the first side surface electrode 34 is formed by printing and firing a conductive paste such as a paste containing glass frit in silver, for example.
  • the first side surface electrode 34 may be formed by a sputtering method.
  • the first plating film 35 is provided on the first auxiliary electrode 32, the first side electrode 34, and the first metal thin film layer 33.
  • the first plating film 35 includes a first inner plating layer 36 and a first outer plating layer 37.
  • the first inner plating layer 36 is provided on the first auxiliary electrode 32, the first side electrode 34, and the first metal thin film layer 33.
  • the first inner plating layer 36 protects the first terminal electrode 31, the first auxiliary electrode 32, the first side surface electrode 34, and the first metal thin film layer 33 from heat and impact.
  • the first inner plating layer 36 is, for example, a nickel plating layer.
  • the first outer plating layer 37 is provided on the first inner plating layer 36.
  • the first outer plating layer 37 is made of a material to which a joining member such as solder is more likely to adhere than the first inner plating layer 36.
  • the first outer plating layer 37 is, for example, a tin plating layer.
  • a bonding member adheres to the first outer plating layer 37 and the wiring pattern of the circuit board (not shown), and the chip resistor 1 is mounted on the circuit board.
  • the second electrode 40 is provided on the second end surface 14 side of the substrate 10 and is connected to the second resistor 17.
  • the second electrode 40 has the same electrode structure as the first electrode 30.
  • the second electrode 40 includes a second terminal electrode 41, a second auxiliary electrode 42, a second metal thin film layer 43, a second side surface electrode 44, and a second plating film 45.
  • the second terminal electrode 41 is provided on the first main surface 11 of the substrate 10.
  • the second terminal electrode 41 is proximal to the second end surface 14 of the connection electrode 20.
  • the second terminal electrode 41 is connected to the second resistor 17.
  • One end of the second terminal electrode 41 is sandwiched between the first main surface 11 and the second resistor 17.
  • One end of the second resistor 17 may be sandwiched between the first main surface 11 and the second terminal electrode 41.
  • the second terminal electrode 41 overlaps the insulating protective film 24.
  • the second terminal electrode 41 has, for example, a rectangular shape.
  • the second terminal electrode 41 is formed by, for example, applying a conductive paste such as a paste containing glass frit in silver on the first main surface 11 of the substrate 10 and firing the paste.
  • the second auxiliary electrode 42 is provided on the second terminal electrode 41 and is connected to the second terminal electrode 41.
  • the second auxiliary electrode 42 is also provided on the insulating protective film 24 (outer insulating protective layer 26).
  • the second auxiliary electrode 42 includes a second base portion 42a and a second eaves portion 42b.
  • the second base portion 42a is provided on the second terminal electrode 41 and is in contact with the second terminal electrode 41.
  • the second eaves portion 42b protrudes from the second base portion 42a toward the connection electrode 20.
  • the second eaves portion 42b is in contact with the insulating protective film 24 (outer insulating protective layer 26).
  • the second auxiliary electrode 42 overlaps the second resistor 17.
  • the second overlapping width W 23 of the second auxiliary electrode 42 and the second resistor 17 in the longitudinal direction (x direction) of the substrate 10 is between the second resistor 17 and the second end surface 14 in the longitudinal direction of the substrate 10.
  • the second auxiliary electrode 42 (second eaves portion 42b) overlaps the insulating protective film 24.
  • the fifth overlapping width W 24 of the second auxiliary electrode 42 and the insulating protective film 24 in the longitudinal direction of the substrate 10 is the sixth overlapping width W 25 of the second terminal electrode 41 and the insulating protective film 24 in the longitudinal direction of the substrate 10. Greater.
  • the second auxiliary electrode 42 has a larger area than the second terminal electrode 41.
  • the second width W 21 of the second auxiliary electrode 42 in the longitudinal direction (x direction) of the substrate 10 is larger than the second electrode width W 22 of the second terminal electrode 41 in the longitudinal direction of the substrate 10.
  • the second width W 21 of the second auxiliary electrode 42 in the longitudinal direction of the substrate 10 is the second distance G 2 or more between the second resistor 17 and the second end surface 14 in the longitudinal direction of the substrate 10.
  • the maximum thickness of the second auxiliary electrode 42 is larger than the maximum thickness of the second terminal electrode 41.
  • the second auxiliary electrode 42 has a larger volume than the second terminal electrode 41.
  • the second auxiliary electrode 42 has a conductive paste such as a silver paste containing a binder resin and silver particles dispersed in the binder resin on the second terminal electrode 41 and an insulating protective film 24 (outer insulating protective layer). 26) It is formed by applying it to the top and firing it.
  • a conductive paste such as a silver paste containing a binder resin and silver particles dispersed in the binder resin on the second terminal electrode 41 and an insulating protective film 24 (outer insulating protective layer). 26) It is formed by applying it to the top and firing it.
  • the second metal thin film layer 43 is provided on the second stress relaxation layer 29. Even if the second stress relaxation layer 29 is an electrical insulator, the second metal thin film layer 43 makes it possible to form the second plating film 45 on the second stress relaxation layer 29.
  • the second metal thin film layer 43 is formed of, for example, a conductive material such as a silver paste containing a binder resin and silver particles dispersed in the binder resin.
  • the second metal thin film layer 43 is formed, for example, by printing a conductive paste such as a silver paste containing a binder resin and silver particles dispersed in the binder resin on the second stress relaxation layer 29. ..
  • the second side surface electrode 44 is provided on the second end surface 14 of the substrate 10, the second terminal electrode 41, the second auxiliary electrode 42, and the second metal thin film layer 43.
  • the second side surface electrode 44 includes a portion overlapping the second end surface 14, a portion overlapping the first main surface 11, and a portion overlapping the second main surface 12.
  • the second side surface electrode 44 conducts the second auxiliary electrode 42 and the second metal thin film layer 43 with each other, and also conducts the second terminal electrode 41 and the second metal thin film layer 43 with each other.
  • the second side electrode 44 is formed by printing and firing a conductive paste such as a paste containing glass frit in silver, for example.
  • the second side surface electrode 44 may be formed by a sputtering method.
  • the second plating film 45 is provided on the second auxiliary electrode 42, the second side electrode 44, and the second metal thin film layer 43.
  • the second plating film 45 includes a second inner plating layer 46 and a second outer plating layer 47.
  • the second inner plating layer 46 is provided on the second auxiliary electrode 42, the second side electrode 44, and the second metal thin film layer 43.
  • the second inner plating layer 46 protects the second terminal electrode 41, the second auxiliary electrode 42, the second side surface electrode 44, and the second metal thin film layer 43 from heat and impact.
  • the second inner plating layer 46 is, for example, a nickel plating layer.
  • the second outer plating layer 47 is provided on the second inner plating layer 46.
  • the second outer plating layer 47 is made of a material to which a joining member such as solder is more likely to adhere than the second inner plating layer 46.
  • the second outer plating layer 47 is, for example, a tin plating layer.
  • a bonding member adheres to the second outer plating layer 47 and the wiring pattern of the circuit board (not shown), and the chip resistor 1 is mounted on the circuit board.
  • a sheet-shaped substrate 10s made of alumina is prepared.
  • the sheet-shaped substrate 10s includes a first main surface 11 and a second main surface 12 opposite to the first main surface 11.
  • a plurality of first dividing grooves 10g and a plurality of second dividing grooves 10h are formed on the first main surface 11 and the second main surface 12 of the sheet-shaped substrate 10s.
  • the plurality of first dividing grooves 10g extend in the second direction (y direction) and are separated from each other in the first direction (x direction).
  • the plurality of second dividing grooves 10h extend in the first direction (x direction) and are separated from each other in the second direction (y direction).
  • the section defined by the first dividing groove 10g and the second dividing groove 10h corresponds to the substrate 10 of the chip resistor 1.
  • the terminal electrode 21 and the connection electrode 20 are formed on the first main surface 11 of the sheet-shaped substrate 10s.
  • the terminal electrode 21 is formed on the first main surface 11 of the sheet-shaped substrate 10s so as to straddle the first dividing groove 10g of the sheet-shaped substrate 10s.
  • the connection electrode 20 is formed between a pair of terminal electrodes 21 adjacent to each other in the first direction (x direction).
  • the terminal electrode 21 and the connection electrode 20 are formed by, for example, printing a conductive paste such as a paste containing glass frit in silver on the first main surface 11 and firing the paste.
  • the first resistor 16 and the second resistor 17 are formed on the first main surface 11 of the sheet-shaped substrate 10s.
  • the first resistor 16 is in contact with the terminal electrode 21 and the connection electrode 20.
  • the second resistor 17 is in contact with the terminal electrode 21 and the connection electrode 20.
  • the first resistor 16 and the second resistor 17 are separated from each other.
  • the first resistor 16 and the second resistor 17 are formed by printing a paste containing glass frit on an electric resistance material such as ruthenium oxide (RuO 2 ) or a silver-palladium alloy and baking it.
  • the first main surface 11 of the sheet-shaped substrate 10s may be formed with the first resistor 16 and the second resistor 17, and then the terminal electrode 21 and the connection electrode 20 may be formed.
  • the inner insulating protective layer 25 covering the first resistor 16 and the second resistor 17 is formed.
  • the inner insulating protective layer 25 is formed, for example, by printing a paste containing glass on the first resistor 16 and the second resistor 17 and firing the paste.
  • the inner insulating protective layer 25 may be further formed on the connection electrode 20.
  • the inner insulating protective layer 25 alleviates the thermal impact acting on the first resistance body 16 and the second resistance body 17 in the trimming groove forming step shown in FIG. 8, and the first trimming groove 18 and the second trimming groove 19
  • the fine particles generated during the formation of the first resistor 16 adhere to the first resistor 16 and the second resistor 17, and the first resistance value of the first resistor 16 and the second resistance value of the second resistor 17 fluctuate. To prevent.
  • the first trimming groove 18 and the second trimming groove 19 are formed in the first resistor 16 and the second resistor 17.
  • the first trimming groove 18 and the second trimming groove 19 are also formed on the inner insulating protective layer 25.
  • the first trimming groove 18 and the second trimming groove 19 are formed, for example, by irradiating the first resistor 16 and the second resistor 17 with a laser beam. Specifically, by scanning the laser beam along the second direction (y direction), the trimming groove portion 18a is formed in the first resistor 16 and the trimming groove portion 19a is formed in the second resistor 17. It is formed. Then, by scanning the laser beam along the first direction (x direction), the trimming groove portion 18b is formed in the first resistor 16 and the trimming groove portion 19b is formed in the second resistor 17. .. When the sum of the first resistance value of the first resistor 16 and the second resistance value of the second resistor 17 reaches the target resistance value of the chip resistor 1, the first trimming groove 18 and the second trimming groove are reached. Finish the formation of 19.
  • the outer insulating protective layer 26 is formed on the inner insulating protective layer 25. Specifically, the outer insulating protective layer 26 is formed by printing a paste containing an epoxy resin on the inner insulating protective layer 25 and curing it. The outer insulating protective layer 26 may be filled in the first trimming groove 18 and the second trimming groove 19. In this way, the insulating protective film 24 including the inner insulating protective layer 25 and the outer insulating protective layer 26 is formed.
  • the stress relaxation layer 27 is formed on the second main surface 12 of the sheet-shaped substrate 10s.
  • the stress relaxation layer 27 is formed so as to straddle the first dividing groove 10 g.
  • the stress relaxation layer 27 may have substantially the same shape as the terminal electrode 21 in a plan view of the first main surface 11 (or the second main surface 12) of the sheet-shaped substrate 10s.
  • the stress relaxation layer 27 is formed by printing a paste containing an epoxy resin or a silicone resin on the second main surface 12 and curing the paste.
  • the metal thin film layer 23 is formed on the stress relaxation layer 27.
  • the metal thin film layer 23 is formed, for example, by printing a conductive paste such as a silver paste containing a binder resin and silver particles dispersed in the binder resin on the second stress relaxation layer 29.
  • the auxiliary electrode 22 is formed on the terminal electrode 21 and the insulating protective film 24 (outer insulating protective layer 26).
  • the auxiliary electrode 22 has, for example, a conductive paste such as a silver paste containing a binder resin and silver particles dispersed in the binder resin on the first terminal electrode 31 and an insulating protective film 24 (outer insulating protective layer 26). It is formed by applying it to the top and firing it.
  • the first auxiliary electrode 32 overlaps with the first resistor 16.
  • the sheet-shaped substrate 10s is cut along the plurality of first dividing grooves 10g.
  • the sheet-shaped substrate 10s is divided into a plurality of strip-shaped substrates 10t.
  • the first end surface 13 and the second end surface 14 are formed.
  • the terminal electrode 21 is divided into the first terminal electrode 31 and the second terminal electrode 41
  • the auxiliary electrode 22 is the first auxiliary electrode 32 and the second. It is divided into an auxiliary electrode 42
  • the metal thin film layer 23 is divided into a first metal thin film layer 33 and a second metal thin film layer 43.
  • the first side surface electrode 34 and the second side surface electrode 44 are formed on the first end surface 13 and the second end surface 14 of the strip-shaped substrate 10t.
  • the first side surface electrode 34 is, for example, a conductive paste such as a paste containing glass frit in silver on the first end surface 13, the first terminal electrode 31, the first auxiliary electrode 32, and the first metal thin film layer. It is formed by printing on the top of 33 and firing.
  • the second side surface electrode 44 is, for example, a conductive paste such as a paste containing glass frit in silver on the second end surface 14, the second terminal electrode 41, the second auxiliary electrode 42, and the second metal thin film layer. It is formed by printing on 43 and firing.
  • the first side surface electrode 34 and the second side surface electrode 44 may be formed by a sputtering method.
  • the strip-shaped substrate 10t is cut along the plurality of second dividing grooves 10h (see FIG. 4).
  • the strip-shaped substrate 10t is divided into a plurality of substrates 10.
  • the first plating film 35 and the second plating film 45 are formed.
  • the first plating film 35 is formed on the first auxiliary electrode 32, the first side electrode 34, and the first metal thin film layer 33.
  • the second plating film 45 is formed on the second auxiliary electrode 42, the second side electrode 44, and the second metal thin film layer 43.
  • the first inner plating layer 36 is formed on the first auxiliary electrode 32, the first side electrode 34, and the first metal thin film layer 33.
  • the second inner plating layer 46 is formed on the second auxiliary electrode 42, the second side electrode 44, and the second metal thin film layer 43.
  • the first inner plating layer 36 and the second inner plating layer 46 are, for example, nickel plating layers.
  • the first outer plating layer 37 is formed on the first inner plating layer 36.
  • the second outer plating layer 47 is formed on the second inner plating layer 46.
  • the first outer plating layer 37 and the second outer plating layer 47 are, for example, tin plating layers. In this way, the chip resistor 1 shown in FIGS. 1 and 2 is obtained.
  • the first trimming groove 18 and the second trimming groove 19 have an L-shaped shape as shown in FIG. You may.
  • the trimming groove portion 18b extends from the trimming groove portion 18a toward the first end surface 13.
  • the shortest distance D 1 is the distance between the first end surface 13 and the trimming groove portion 18b in the longitudinal direction (x direction) of the substrate 10.
  • the trimming groove portion 19b extends from the trimming groove portion 19a toward the second end surface 14.
  • the shortest distance D 2 is the distance between the second end surface 14 and the trimming groove portion 19b in the longitudinal direction (x direction) of the substrate 10.
  • the first trimming groove 18 and the second trimming groove 19 have a hook shape as shown in FIG. May be good.
  • the first trimming groove 18 includes a trimming groove portion 18a, a trimming groove portion 18b, and a trimming groove portion 18c.
  • the second trimming groove 19 includes a trimming groove portion 19a, a trimming groove portion 19b, and a trimming groove portion 19c.
  • the trimming groove portion 18a extends along a direction perpendicular to the direction of the current flowing through the first resistor 16 (longitudinal direction (x direction) of the substrate 10) (short side direction (y direction) of the substrate 10). There is. One end of the trimming groove portion 18a extends to the outer peripheral edge of the first resistor 16.
  • the trimming groove portion 18b extends along the direction of the current flowing through the first resistor 16 (longitudinal direction (x direction) of the substrate 10). In the plan view of the first main surface 11 of the substrate 10, the trimming groove portion 18b extends from the trimming groove portion 18a toward the connection electrode 20. One end of the trimming groove portion 18b is connected to the other end of the trimming groove portion 18a.
  • the trimming groove portion 18c extends along a direction perpendicular to the direction of the current flowing through the first resistor 16 (longitudinal direction (x direction) of the substrate 10) (short side direction (y direction) of the substrate 10). There is.
  • the trimming groove portion 18c is connected to the other end of the trimming groove portion 18b.
  • the shortest distance D 1 is the distance between the first end surface 13 and the trimming groove portion 18a in the longitudinal direction (x direction) of the substrate 10.
  • the trimming groove portion 19a extends along a direction perpendicular to the direction of the current flowing through the second resistor 17 (longitudinal direction (x direction) of the substrate 10) (short side direction (y direction) of the substrate 10). There is. One end of the trimming groove portion 19a extends to the outer peripheral edge of the second resistor 17.
  • the trimming groove portion 19b extends along the direction of the current flowing through the second resistor 17 (longitudinal direction (x direction) of the substrate 10). In the plan view of the first main surface 11 of the substrate 10, the trimming groove portion 19b extends from the trimming groove portion 19a toward the connection electrode 20. One end of the trimming groove portion 19b is connected to the other end of the trimming groove portion 19a.
  • the trimming groove portion 19c extends along a direction perpendicular to the direction of the current flowing through the second resistor 17 (longitudinal direction (x direction) of the substrate 10) (short side direction (y direction) of the substrate 10). There is.
  • the trimming groove portion 19c is connected to the other end of the trimming groove portion 19b.
  • the shortest distance D 2 is the distance between the second end surface 14 and the trimming groove portion 19a in the longitudinal direction (x direction) of the substrate 10.
  • the first trimming groove 18 and the second trimming groove 19 have a hook shape as shown in FIG. May be good.
  • the first trimming groove 18 includes a trimming groove portion 18a, a trimming groove portion 18b, and a trimming groove portion 18c.
  • the second trimming groove 19 includes a trimming groove portion 19a, a trimming groove portion 19b, and a trimming groove portion 19c.
  • the first trimming groove 18 of the third modification is different from the first trimming groove 18 of the second modification in the following points.
  • the trimming groove portion 18b extends from the trimming groove portion 18a toward the first end surface 13.
  • the shortest distance D 1 is the distance between the first end surface 13 and the trimming groove portion 18c in the longitudinal direction (x direction) of the substrate 10.
  • the second trimming groove 19 of the third modification is different from the second trimming groove 19 of the second modification in the following points.
  • the trimming groove portion 19b extends from the trimming groove portion 19a toward the second end surface 14.
  • the shortest distance D 2 is the distance between the second end surface 14 and the trimming groove portion 19c in the longitudinal direction (x direction) of the substrate 10.
  • the second trimming groove 19 may be omitted. The effect of the chip resistor 1 of this embodiment will be described.
  • the chip resistor 1 of the present embodiment includes a substrate 10, a first electrode 30, a second electrode 40, a first resistor 16, a second resistor 17, and a connection electrode 20.
  • the substrate 10 includes a main surface (first main surface 11), a first end surface 13 connected to the main surface, and a second end surface 14 connected to the main surface.
  • the first electrode 30 is provided on the first end surface 13 side of the substrate 10.
  • the second electrode 40 is provided on the second end surface 14 side of the substrate 10.
  • the first resistor 16 is provided on the main surface of the substrate 10.
  • the second resistor 17 is provided on the main surface of the substrate 10, and the first resistance is the first resistance in the longitudinal direction (x direction) of the substrate 10 in which the first end surface 13 and the second end surface 14 are separated from each other.
  • the connection electrode 20 is provided on the main surface of the substrate 10, and the first resistor 16 and the second resistor 17 are electrically connected in series with each other.
  • the first electrode 30 includes a first terminal electrode 31 and a first auxiliary electrode 32.
  • the first terminal electrode 31 is provided on the main surface of the substrate 10 and is connected to the first resistor 16.
  • the first auxiliary electrode 32 is connected to the first terminal electrode 31.
  • the second electrode 40 includes a second terminal electrode 41 and a second auxiliary electrode 42.
  • the second terminal electrode 41 is provided on the main surface of the substrate 10 and is connected to the second resistor 17.
  • the second auxiliary electrode 42 is connected to the second terminal electrode 41.
  • the first auxiliary electrode 32 has a larger area than the first terminal electrode 31, and the second auxiliary electrode 42 has a wider area than the second terminal electrode 41. There is.
  • the main surface of the substrate 10 (first main surface) is arranged.
  • the area of the first terminal electrode 31 and the area of the second terminal electrode 41 in the plan view of the surface 11) are reduced.
  • the first auxiliary electrode 32 has a larger area than the first terminal electrode 31 in the plan view of the main surface of the substrate 10, and the second auxiliary electrode 42 is the second terminal electrode. It has a larger area than 41.
  • the heat generated by the first resistor 16 and the second resistor 17 is still generated. It can be efficiently dissipated to the outside of the chip resistor 1 through the first electrode 30 and the second electrode 40.
  • the heat dissipation of the chip resistor 1 can be improved. Further, since the heat dissipation of the chip resistor 1 is improved, the short-time overload (STORL) characteristic of the chip resistor 1 can also be improved.
  • the first auxiliary electrode 32 overlaps the first resistor 16 and the second auxiliary electrode 42 overlaps the second resistor 17. ..
  • the first auxiliary electrode 32 and the second auxiliary electrode 42 have a large area in the plan view of the main surface (first main surface 11) of the substrate 10.
  • the heat generated by the first resistor 16 and the second resistor 17 can be efficiently dissipated to the outside of the chip resistor 1 through the first electrode 30 and the second electrode 40.
  • the heat dissipation of the chip resistor 1 can be improved.
  • the STOL characteristics of the chip resistor 1 can also be improved.
  • the first resistor 16 and the first end surface 13 in the longitudinal direction (x direction) of the substrate 10 are viewed in a plan view of the main surface (first main surface 11) of the substrate 10.
  • the first spacing G 1 between them is 0.3 mm or less when the dimension L 1 of the substrate 10 in the longitudinal direction (x direction) of the substrate 10 is 1.6 mm or more, and is placed in the longitudinal direction (x direction) of the substrate 10.
  • the dimension L 1 of the substrate 10 is 0.6 mm or more and less than 1.6 mm, it is 0.15 mm or less.
  • the second distance G2 between the second resistor 17 and the second end surface 14 in the longitudinal direction of the substrate 10 is the substrate 10 in the longitudinal direction (x direction) of the substrate 10.
  • the dimension L 1 is 1.6 mm or more, it is 0.3 mm or less, and when the dimension L 1 of the substrate 10 in the longitudinal direction (x direction) of the substrate 10 is 0.6 mm or more and less than 1.6 mm, it is 0.15 mm or less. Is.
  • the first resistor 16 is arranged closer to the first end surface 13 of the substrate 10, and the second resistor 17 is arranged closer to the second end surface 14 of the substrate 10.
  • the heat generated by the first resistor 16 and the second resistor 17 can be efficiently dissipated to the outside of the chip resistor 1.
  • the heat dissipation of the chip resistor 1 can be improved.
  • the STOL characteristics of the chip resistor 1 can also be improved.
  • the first width W 11 of the first auxiliary electrode 32 in the longitudinal direction (x direction) of the substrate 10 is the first electrode width of the first terminal electrode 31 in the longitudinal direction of the substrate 10. Greater than W 12 .
  • the second width W 21 of the second auxiliary electrode 42 in the longitudinal direction of the substrate 10 is larger than the second electrode width W 22 of the second terminal electrode 41 in the longitudinal direction of the substrate 10.
  • the first auxiliary electrode 32 and the second auxiliary electrode 42 have a large area in the plan view of the main surface (first main surface 11) of the substrate 10.
  • the heat generated by the first resistor 16 and the second resistor 17 can be efficiently dissipated to the outside of the chip resistor 1 through the first electrode 30 and the second electrode 40.
  • the heat dissipation of the chip resistor 1 can be improved.
  • the STOL characteristics of the chip resistor 1 can also be improved.
  • the first width W 11 of the first auxiliary electrode 32 in the longitudinal direction (x direction) of the substrate 10 is the first resistor 16 and the first end surface 13 in the longitudinal direction of the substrate 10.
  • the first interval between and G 1 is greater than or equal to 1.
  • the second width W 21 of the second auxiliary electrode 42 in the longitudinal direction of the substrate 10 is the second distance G 2 or more between the second resistor 17 and the second end surface 14 in the longitudinal direction of the substrate 10.
  • the first auxiliary electrode 32 and the second auxiliary electrode 42 have a large area in the plan view of the main surface (first main surface 11) of the substrate 10.
  • the first resistor 16 is placed closer to the first end face 13 of the substrate 10, and the second resistor 17 is placed closer to the second end face 14 of the substrate 10.
  • the heat generated by the first resistor 16 and the second resistor 17 can be efficiently dissipated to the outside of the chip resistor 1.
  • the heat dissipation of the chip resistor 1 can be improved.
  • the STOL characteristics of the chip resistor 1 can also be improved.
  • the first overlapping width W 13 of the first auxiliary electrode 32 and the first resistor 16 in the longitudinal direction (x direction) of the substrate 10 is the first in the longitudinal direction of the substrate 10.
  • the second overlapping width W 23 between the second auxiliary electrode 42 and the second resistor 17 in the longitudinal direction of the substrate 10 is the second spacing between the second resistor 17 and the second end surface 14 in the longitudinal direction of the substrate 10. G 2 or higher.
  • the first auxiliary electrode 32 and the second auxiliary electrode 42 have a large area in the plan view of the main surface (first main surface 11) of the substrate 10.
  • the first resistor 16 is placed closer to the first end face 13 of the substrate 10, and the second resistor 17 is placed closer to the second end face 14 of the substrate 10.
  • the heat generated by the first resistor 16 and the second resistor 17 can be efficiently dissipated to the outside of the chip resistor 1.
  • the heat dissipation of the chip resistor 1 can be improved.
  • the STOL characteristics of the chip resistor 1 can also be improved.
  • the chip resistor 1 of the present embodiment further includes an insulating protective film 24 that covers the first resistor 16 and the second resistor 17.
  • the insulating protective film 24 is interposed between the first auxiliary electrode 32 and the first resistor 16, and is interposed between the second auxiliary electrode 42 and the second resistor 17.
  • first auxiliary electrode 32 and the second auxiliary electrode 42 are provided on the insulating protective film 24, the first auxiliary electrode 32 and the second auxiliary electrode 32 and the second auxiliary electrode 32 are viewed in a plan view of the main surface (first main surface 11) of the substrate 10.
  • the auxiliary electrode 42 has a large area.
  • the heat generated by the first resistor 16 and the second resistor 17 can be efficiently dissipated to the outside of the chip resistor 1 through the first electrode 30 and the second electrode 40.
  • the heat dissipation of the chip resistor 1 can be improved.
  • the STOL characteristics of the chip resistor 1 can also be improved. Since the insulating protective film 24 protects the first resistor 16 and the second resistor 17, the performance of the chip resistor 1 is stabilized and the chip resistor 1 has a longer life.
  • the first auxiliary electrode 32 and the first terminal electrode 31 overlap with the insulating protective film 24 in the plan view of the main surface (first main surface 11) of the substrate 10.
  • the second auxiliary electrode 42 and the second terminal electrode 41 overlap with the insulating protective film 24.
  • the third overlapping width W 14 of the first auxiliary electrode 32 and the insulating protective film 24 in the longitudinal direction (x direction) of the substrate 10 is the fourth of the first terminal electrode 31 and the insulating protective film 24 in the longitudinal direction of the substrate 10.
  • the overlap width is larger than W15 .
  • the fifth overlapping width W 24 of the second auxiliary electrode 42 and the insulating protective film 24 in the longitudinal direction of the substrate 10 is the sixth overlapping width W 25 of the second terminal electrode 41 and the insulating protective film 24 in the longitudinal direction of the substrate 10. Greater.
  • the first auxiliary electrode 32 and the second auxiliary electrode 42 have a large area in the plan view of the main surface (first main surface 11) of the substrate 10.
  • the heat generated by the first resistor 16 and the second resistor 17 can be efficiently dissipated to the outside of the chip resistor 1 through the first electrode 30 and the second electrode 40.
  • the heat dissipation of the chip resistor 1 can be improved.
  • the STOL characteristics of the chip resistor 1 can also be improved.
  • the chip resistor 1 of the present embodiment includes a substrate 10, a first electrode 30, a second electrode 40, a first resistor 16, a second resistor 17, and a connection electrode 20.
  • the substrate 10 includes a main surface (first main surface 11), a first end surface 13 connected to the main surface, and a second end surface 14 connected to the main surface.
  • the first electrode 30 is provided on the first end surface 13 side of the substrate 10.
  • the second electrode 40 is provided on the second end surface 14 side of the substrate 10.
  • the first resistor 16 is provided on the main surface of the substrate 10.
  • the second resistor 17 is provided on the main surface of the substrate 10, and the first resistance is the first resistance in the longitudinal direction (x direction) of the substrate 10 in which the first end surface 13 and the second end surface 14 are separated from each other.
  • the connection electrode 20 is provided on the main surface of the substrate 10, and the first resistor 16 and the second resistor 17 are electrically connected in series with each other.
  • the first electrode 30 includes a first terminal electrode 31.
  • the first terminal electrode 31 is provided on the main surface of the substrate 10 and is connected to the first resistor 16.
  • the second electrode 40 includes a second terminal electrode 41.
  • the second terminal electrode 41 is provided on the main surface of the substrate 10 and is connected to the second resistor 17.
  • the first distance G1 between the first resistor 16 and the first end surface 13 in the longitudinal direction of the substrate 10 is the substrate 10 in the longitudinal direction (x direction) of the substrate 10.
  • the dimension L 1 is 1.6 mm or more, it is 0.3 mm or less, and when the dimension L 1 of the substrate 10 in the longitudinal direction (x direction) of the substrate 10 is 0.6 mm or more and less than 1.6 mm, it is 0.15 mm or less.
  • the second distance G2 between the second resistor 17 and the second end surface 14 in the longitudinal direction of the substrate 10 is the substrate 10 in the longitudinal direction (x direction) of the substrate 10.
  • the dimension L 1 is 1.6 mm or more, it is 0.3 mm or less, and when the dimension L 1 of the substrate 10 in the longitudinal direction (x direction) of the substrate 10 is 0.6 mm or more and less than 1.6 mm, it is 0.15 mm or less. Is.
  • the first resistor 16 is arranged closer to the first end surface 13 of the substrate 10, and the second resistor 17 is arranged closer to the second end surface 14 of the substrate 10.
  • the heat generated by the first resistor 16 and the second resistor 17 can be efficiently dissipated to the outside of the chip resistor 1.
  • the heat dissipation of the chip resistor 1 can be improved. Further, since the heat dissipation of the chip resistor 1 is improved, the STOL characteristic of the chip resistor 1 can also be improved.
  • the first distance G 1 between the first resistor 16 and the first end surface 13 and the second distance G 2 between the second resistor 17 and the second end surface 14 Is smaller than the third distance G3 between the first resistor 16 and the second resistor 17 in the longitudinal direction (x direction) of the substrate 10, respectively.
  • the first resistor 16 is arranged closer to the first end surface 13 of the substrate 10, and the second resistor 17 is arranged closer to the second end surface 14 of the substrate 10.
  • the heat generated by the first resistor 16 and the second resistor 17 can be efficiently dissipated to the outside of the chip resistor 1.
  • the heat dissipation of the chip resistor 1 can be improved.
  • the STOL characteristics of the chip resistor 1 can also be improved.
  • the first trimming groove 18 is formed in the first resistor 16.
  • the shortest distance D 1 between the first end surface 13 and the first trimming groove 18 in the longitudinal direction (x direction) of the substrate 10 is the first spacing G 1 and the first resistor in the longitudinal direction (x direction) of the substrate 10. It is less than or equal to the sum of the dimensions S1 of 16 and one -third.
  • the temperature of the portion around the first trimming groove 18 of the first resistor 16 becomes the highest among the first resistors 16.
  • the first trimming groove 18 is arranged closer to the first end surface 13 of the substrate 10. Therefore, the heat generated by the first resistor 16 can be efficiently dissipated to the outside of the chip resistor 1.
  • the heat dissipation of the chip resistor 1 can be improved.
  • the STOL characteristics of the chip resistor 1 can also be improved.
  • the second trimming groove 19 is formed in the second resistor 17.
  • the shortest distance D 2 between the second end surface 14 and the second trimming groove 19 in the longitudinal direction (x direction) of the substrate 10 is the second spacing G 2 and the second resistor in the longitudinal direction (x direction) of the substrate 10. It is less than or equal to the sum of the dimension S2 of 17 and one - third.
  • the temperature of the portion around the second trimming groove 19 of the second resistor 17 becomes the highest among the second resistors 17.
  • the second trimming groove 19 is arranged closer to the second end surface 14 of the substrate 10. Therefore, the heat generated by the second resistor 17 can be efficiently dissipated to the outside of the chip resistor 1.
  • the heat dissipation of the chip resistor 1 can be improved.
  • the STOL characteristics of the chip resistor 1 can also be improved.
  • the first trimming groove 18 is formed in the first resistor 16.
  • the first groove portion (for example, any of the trimming groove portions 18a, 18b, and 18c) having the shortest distance from the first end surface 13 of the first trimming groove 18 is the first in the longitudinal direction (x direction) of the substrate 10. It is proximal to the first end surface 13 from the first center line 16c of the resistor 16.
  • the temperature of the portion around the first trimming groove 18 of the first resistor 16 becomes the highest among the first resistors 16.
  • the first trimming groove 18 is arranged closer to the first end surface 13 of the substrate 10. Therefore, the heat generated by the first resistor 16 can be efficiently dissipated to the outside of the chip resistor 1.
  • the heat dissipation of the chip resistor 1 can be improved.
  • the STOL characteristics of the chip resistor 1 can also be improved.
  • the second trimming groove 19 is formed in the second resistor 17.
  • the second groove portion (for example, any of the trimming groove portions 19a, 19b, 19c) having the shortest distance from the second end surface 14 of the second trimming groove 19 is the second in the longitudinal direction (x direction) of the substrate 10. It is proximal to the second end face 14 from the second center line 17c of the resistor 17.
  • the temperature of the portion around the second trimming groove 19 of the second resistor 17 becomes the highest among the second resistors 17.
  • the second trimming groove 19 is arranged closer to the second end surface 14 of the substrate 10. Therefore, the heat generated by the second resistor 17 can be efficiently dissipated to the outside of the chip resistor 1.
  • the heat dissipation of the chip resistor 1 can be improved.
  • the STOL characteristics of the chip resistor 1 can also be improved.
  • 1 chip resistor 10 substrate, 10 g, 1st division groove, 10h, 2nd division groove, 10s sheet-like substrate, 10t strip-shaped substrate, 11 1st main surface, 12 2nd main surface, 13 1st end surface, 14 2nd end surface , 16 1st resistor, 16c 1st center line, 17 2nd resistor, 17c 2nd center line, 18 1st trimming groove, 18a, 18b, 19a, 19b trimming groove part, 19 2nd trimming groove, 20 connection Electrode, 21 terminal electrode, 22 auxiliary electrode, 23 metal thin film layer, 24 insulation protective film, 25 inner insulation protection layer, 26 outer insulation protection layer, 27 stress relaxation layer, 28 first stress relaxation layer, 29 second stress relaxation layer , 30 1st electrode, 31 1st terminal electrode, 32 1st auxiliary electrode, 32a 1st base, 32b 1st eaves, 33 1st metal thin film layer, 34 1st side electrode, 35 1st plating film, 36th 1 inner plating layer, 37 first outer plating layer, 40

Abstract

チップ抵抗器（１）は、基板（１０）と、第１電極（３０）と、第２電極（４０）と、第１抵抗体（１６）と、第２抵抗体（１７）と、接続電極（２０）とを備える。基板（１０）は、第１主面（１１）を含む。第１電極（３０）は、第１端子電極（３１）と、第１補助電極（３２）とを含む。第２電極（４０）は、第２端子電極（４１）と、第２補助電極（４２）とを含む。基板（１０）の第１主面（１１）の平面視において、第１補助電極（３２）は第１端子電極（３１）より広い面積を有しており、かつ、第２補助電極（４２）は第２端子電極（４１）より広い面積を有している。

Description

チップ抵抗器
　本開示は、チップ抵抗器に関する。
　特開２００４－２００４２４号公報（特許文献１）は、第１電極と、第１抵抗体と、導体膜と、第２抵抗体と、第２電極とを備えるチップ抵抗器を開示している。第１電極は、第１抵抗体に接続されている。第２電極は、第２抵抗体に接続されている。導体膜は、第１抵抗体と第２抵抗体とを互いに電気的に直列に接続している。
特開２００４－２００４２４号公報
　特許文献１のチップ抵抗器の使用中に、チップ抵抗器の温度が過度に上昇して、チップ抵抗器が劣化するという課題があった。本開示は、上記の課題を鑑みてなされたものであり、その目的は、放熱性が向上されたチップ抵抗器を提供することである。
　本開示の第一の局面のチップ抵抗器は、基板と、第１電極と、第２電極と、第１抵抗体と、第２抵抗体と、接続電極とを備える。基板は、主面と、主面に接続されている第１端面と、主面に接続されている第２端面とを含む。第１電極は、基板の第１端面側に設けられている。第２電極は、基板の第２端面側に設けられている。第１抵抗体は、基板の主面上に設けられている。第２抵抗体は、基板の主面上に設けられており、かつ、第１端面と第２端面とが互いに離間されている基板の長手方向において第１抵抗体から離間されている。接続電極は、基板の主面上に設けられており、かつ、第１抵抗体と第２抵抗体とを互いに電気的に直列に接続している。第１電極は、第１端子電極と、第１補助電極とを含む。第１端子電極は、基板の主面上に設けられており、かつ、第１抵抗体に接続されている。第１補助電極は、第１端子電極に接続されている。第２電極は、第２端子電極と、第２補助電極とを含む。第２端子電極は、基板の主面上に設けられており、かつ、第２抵抗体に接続されている。第２補助電極は、第２端子電極に接続されている。基板の主面の平面視において、第１補助電極は第１端子電極より広い面積を有しており、かつ、第２補助電極は第２端子電極より広い面積を有している。
　本開示の第二の局面のチップ抵抗器は、基板と、第１電極と、第２電極と、第１抵抗体と、第２抵抗体と、接続電極とを備える。基板は、主面と、主面に接続されている第１端面と、主面に接続されている第２端面とを含む。第１電極は、基板の第１端面側に設けられている。第２電極は、基板の第２端面側に設けられている。第１抵抗体は、基板の主面上に設けられている。第２抵抗体は、基板の主面上に設けられており、かつ、第１端面と第２端面とが互いに離間されている基板の長手方向において第１抵抗体から離間されている。接続電極は、基板の主面上に設けられており、かつ、第１抵抗体と第２抵抗体とを互いに電気的に直列に接続している。第１電極は、第１端子電極を含む。第１端子電極は、基板の主面上に設けられており、かつ、第１抵抗体に接続されている。第２電極は、第２端子電極を含む。第２端子電極は、基板の主面上に設けられており、かつ、第２抵抗体に接続されている。基板の主面の平面視において、基板の長手方向における第１抵抗体と第１端面との間の第１間隔は、基板の長手方向おける基板の寸法が１．６ｍｍ以上の場合に０．３ｍｍ以下であり、基板の長手方向おける基板の寸法が０．６ｍｍ以上１．６ｍｍ未満の場合に０．１５ｍｍ以下である。基板の主面の平面視において、基板の長手方向における第２抵抗体と第２端面との間の第２間隔は、基板の長手方向おける基板の寸法が１．６ｍｍ以上の場合に０．３ｍｍ以下であり、基板の長手方向おける基板の寸法が０．６ｍｍ以上１．６ｍｍ未満の場合に０．１５ｍｍ以下である。
　本開示の第一の局面及び第二の局面のチップ抵抗器の放熱性は向上され得る。
実施の形態のチップ抵抗器の概略平面図である。 実施の形態のチップ抵抗器の、図１に示される断面線ＩＩ－ＩＩにおける概略断面図である。 実施の形態のチップ抵抗器の製造方法の一工程を示す概略断面図である。 実施の形態のチップ抵抗器の製造方法の一工程を示す概略断面図である。 実施の形態のチップ抵抗器の製造方法における、図３及び図４に示す工程の次工程を示す概略断面図である。 実施の形態のチップ抵抗器の製造方法における、図５に示す工程の次工程を示す概略断面図である。 実施の形態のチップ抵抗器の製造方法における、図６に示す工程の次工程を示す概略断面図である。 実施の形態のチップ抵抗器の製造方法における、図７に示す工程の次工程を示す概略断面図である。 実施の形態のチップ抵抗器の製造方法における、図８に示す工程の次工程を示す概略断面図である。 実施の形態のチップ抵抗器の製造方法における、図９に示す工程の次工程を示す概略断面図である。 実施の形態のチップ抵抗器の製造方法における、図１０に示す工程の次工程を示す概略断面図である。 実施の形態のチップ抵抗器の製造方法における、図１１に示す工程の次工程を示す概略断面図である。 実施の形態のチップ抵抗器の製造方法における、図１２に示す工程の次工程を示す概略断面図である。 実施の形態の第１変形例のチップ抵抗器の概略断面図である。 実施の形態の第２変形例のチップ抵抗器の概略断面図である。 実施の形態の第３変形例のチップ抵抗器の概略断面図である。
　以下、実施の形態を説明する。なお、同一の構成には同一の参照番号を付し、その説明は繰り返さない。
　（実施の形態）
　図１及び図２を参照して、実施の形態のチップ抵抗器１を説明する。チップ抵抗器１は、基板１０と、第１抵抗体１６と、第２抵抗体１７と、接続電極２０と、第１電極３０と、第２電極４０とを主に備える。チップ抵抗器１は、絶縁保護膜２４をさらに備えてもよい。チップ抵抗器１は、第１応力緩和層２８と、第２応力緩和層２９とをさらに備えてもよい。図１では、図示の便宜上、第１電極３０の一部と第２電極４０の一部と絶縁保護膜２４と第１応力緩和層２８と第２応力緩和層２９とが省略されている。
　基板１０は、電気絶縁体であって、アルミナ（Ａｌ2Ｏ3）のような電気絶縁材料で形成されている。基板１０は、第１主面１１と、第１主面１１とは反対側の第２主面１２と、第１端面１３と、第１端面１３とは反対側の第２端面１４とを含む。第１主面１１と第２主面１２とは、各々、第１方向（ｘ方向）と、第１方向に垂直な第２方向（ｙ方向）とに沿って延在している。第１方向（ｘ方向）は、基板１０の長手方向である。第２方向（ｙ方向）は、基板１０の短手方向である。第１主面１１と第２主面１２とは、第１方向（ｘ方向）及び第２方向（ｙ方向）に垂直な第３方向（ｚ方向）において互いに離間されている。第３方向（ｚ方向）は、基板１０の厚さ方向である。チップ抵抗器１が回路基板（図示せず）に実装される際、第２主面１２は回路基板に面する。
　基板１０の長手方向（ｘ方向）における基板１０の寸法Ｌ1は、特に限定されないが、例えば、０．６ｍｍ以上６．４ｍｍ以下である。基板１０の短手方向（ｙ方向）における基板１０の寸法Ｌ2は、特に限定されないが、例えば、０．３ｍｍ以上３．２ｍｍ以下である。基板１０の寸法Ｌ1は、例えば、基板１０の寸法Ｌ2の１．２５倍以上２．２５倍以下である。第１主面１１の平面視における基板１０のサイズは、寸法Ｌ1×寸法Ｌ2によって表され、例えば、６．４ｍｍ×３．２ｍｍ、５．０ｍｍ×２．５ｍｍ、３．２ｍｍ×２．５ｍｍ、３．２ｍｍ×１．６ｍｍ、２．０ｍｍ×１．２ｍｍ、１．６ｍｍ×０．８ｍｍ、１．０ｍｍ×０．５ｍｍ、または、０．６ｍｍ×０．３ｍｍである。
　第１端面１３は、第１主面１１と第２主面１２とに接続されている。第２端面１４は、第１主面１１と第２主面１２とに接続されている。第１端面１３と第２端面１４とは、各々、第２方向（ｙ方向）と、第３方向（ｚ方向）とに沿って延在している。第１端面１３と第２端面１４とは、第１方向（ｘ方向）において互いに離間されている。
　第１抵抗体１６と第２抵抗体１７とは、例えば、電流を制限する機能または電流を検出する機能を有している。第１抵抗体１６と第２抵抗体１７とは、基板１０の第１主面１１上に設けられている。第１抵抗体１６と第２抵抗体１７とは、例えば、酸化ルテニウム（ＲｕＯ2）または銀－パラジウム合金などの電気抵抗材料にガラスフリットを含有させたペーストを基板１０の第１主面１１上に印刷して焼成することによって形成されている。第１抵抗体１６と第２抵抗体１７とは、各々、基板１０の第１主面１１の平面視において、例えば、矩形の形状を有している。第１抵抗体１６と第２抵抗体１７とは、基板１０の長手方向（ｚ方向）に配列されている。第１抵抗体１６と第２抵抗体１７とは、基板１０の長手方向（ｚ方向）において、第３間隔Ｇ3だけ互いに離間されている。
　第１抵抗体１６は、基板１０の第１端面１３側に設けられている。第１抵抗体１６は、第２抵抗体１７よりも第１端面１３に近位している。
　基板１０の第１主面１１の平面視において、基板１０の長手方向（ｘ方向）における第１抵抗体１６と第１端面１３との間の第１間隔Ｇ1は、例えば、基板１０の長手方向（ｘ方向）おける基板１０の寸法Ｌ1が１．６ｍｍ以上の場合に０．３ｍｍ以下であり、基板１０の長手方向（ｘ方向）おける基板１０の寸法Ｌ1が０．６ｍｍ以上１．６ｍｍ未満の場合に０．１５ｍｍ以下である。第１間隔Ｇ1は、基板１０の長手方向（ｘ方向）おける基板１０の寸法Ｌ1が１．６ｍｍ以上の場合に０．２ｍｍ以下であってもよく、基板１０の長手方向（ｘ方向）おける基板１０の寸法Ｌ1が０．６ｍｍ以上１．６ｍｍ未満の場合に０．１０ｍｍ以下であってもよい。第１抵抗体１６と第１端面１３との間の第１間隔Ｇ1は、基板１０の長手方向（ｘ方向）における第１抵抗体１６と第２抵抗体１７との間の第３間隔Ｇ3より小さい。
　第１抵抗体１６には、第１トリミング溝１８が形成されている。第１抵抗体１６に第１トリミング溝１８を形成することによって、チップ抵抗器１（第１抵抗体１６）の抵抗値を正確に定めることができる。
　基板１０の第１主面１１の平面視において、第１トリミング溝１８は、例えば、Ｌ字の形状を有してもよい。具体的には、基板１０の第１主面１１の平面視において、第１トリミング溝１８は、トリミング溝部分１８ａと、トリミング溝部分１８ｂとを含む。トリミング溝部分１８ａは、第１抵抗体１６を流れる電流の方向（基板１０の長手方向（ｘ方向））に垂直な方向（基板１０の短手方向（ｙ方向））に沿って延在している。トリミング溝部分１８ａの一方端は、第１抵抗体１６の外周縁まで延在している。トリミング溝部分１８ｂは、第１抵抗体１６を流れる電流の方向（基板１０の長手方向（ｘ方向））に沿って延在している。基板１０の第１主面１１の平面視において、トリミング溝部分１８ｂは、トリミング溝部分１８ａから接続電極２０に向けて延在している。トリミング溝部分１８ｂは、トリミング溝部分１８ａの他方端に接続されている。
　基板１０の長手方向（ｘ方向）における第１端面１３と第１トリミング溝１８との間の最短距離Ｄ1は、例えば、第１間隔Ｇ1と基板１０の長手方向（ｘ方向）における第１抵抗体１６の寸法Ｓ1の三分の一との和以下である。最短距離Ｄ1は、１．００ｍｍ以下であってもよい。本実施の形態では、最短距離Ｄ1は、基板１０の長手方向（ｘ方向）における第１端面１３とトリミング溝部分１８ａとの間の距離である。第１トリミング溝１８のうち第１端面１３からの距離が最も短いトリミング溝部分１８ａは、基板１０の長手方向（ｘ方向）における第１抵抗体１６の第１中心線１６ｃより第１端面１３に近位している。
　第２抵抗体１７は、基板１０の第２端面１４側に設けられている。第２抵抗体１７は、第１抵抗体１６よりも第２端面１４に近位している。
　基板１０の第１主面１１の平面視において、基板１０の長手方向（ｘ方向）における第２抵抗体１７と第２端面１４との間の第２間隔Ｇ2は、例えば、基板１０の長手方向（ｘ方向）おける基板１０の寸法Ｌ1が１．６ｍｍ以上の場合に０．３ｍｍ以下であり、基板１０の長手方向（ｘ方向）おける基板１０の寸法Ｌ1が０．６ｍｍ以上１．６ｍｍ未満の場合に０．１５ｍｍ以下である。第２間隔Ｇ2は、基板１０の長手方向（ｘ方向）おける基板１０の寸法Ｌ1が１．６ｍｍ以上の場合に０．２ｍｍ以下であってもよく、基板１０の長手方向（ｘ方向）おける基板１０の寸法Ｌ1が０．６ｍｍ以上１．６ｍｍ未満の場合に０．１０ｍｍ以下であってもよい。第２抵抗体１７と第２端面１４との間の第２間隔Ｇ2は、基板１０の長手方向（ｘ方向）における第１抵抗体１６と第２抵抗体１７との間の第３間隔Ｇ3より小さい。
　第２抵抗体１７には、第２トリミング溝１９が形成されている。第２抵抗体１７に第２トリミング溝１９を形成することによって、チップ抵抗器１（第２抵抗体１７）の抵抗値を正確に定めることができる。
　基板１０の第１主面１１の平面視において、第２トリミング溝１９は、例えば、Ｌ字の形状を有してもよい。具体的には、基板１０の第１主面１１の平面視において、第２トリミング溝１９は、トリミング溝部分１９ａと、トリミング溝部分１９ｂとを含む。トリミング溝部分１９ａは、第２抵抗体１７を流れる電流の方向（基板１０の長手方向（ｘ方向））に垂直な方向（基板１０の短手方向（ｙ方向））に沿って延在している。トリミング溝部分１９ａの一方端は、第２抵抗体１７の外周縁まで延在している。トリミング溝部分１９ｂは、第２抵抗体１７を流れる電流の方向（基板１０の長手方向（ｘ方向））に沿って延在している。基板１０の第１主面１１の平面視において、トリミング溝部分１９ｂは、トリミング溝部分１９ａから接続電極２０に向けて延在している。トリミング溝部分１９ｂは、トリミング溝部分１９ａの他方端に接続されている。
　基板１０の長手方向（ｘ方向）における第２端面１４と第２トリミング溝１９との間の最短距離Ｄ2は、例えば、第２間隔Ｇ2と基板１０の長手方向（ｘ方向）における第２抵抗体１７の寸法Ｓ2の三分の一との和以下である。最短距離Ｄ2は、１．００ｍｍ以下であってもよい。本実施の形態では、最短距離Ｄ2は、基板１０の長手方向（ｘ方向）における第２端面１４とトリミング溝部分１９ａとの間の距離である。第２トリミング溝１９のうち第２端面１４からの距離が最も短いトリミング溝部分１９ａは、基板１０の長手方向（ｘ方向）における第２抵抗体１７の第２中心線１７ｃより第２端面１４に近位している。
　接続電極２０は、基板１０の第１主面１１上に設けられている。接続電極２０は、第１抵抗体１６と第２抵抗体１７とを互いに電気的に直列に接続している。接続電極２０の一端部は、第１主面１１と第１抵抗体１６との間に挟まれている。接続電極２０の他端部は、第１主面１１と第２抵抗体１７との間に挟まれている。第１抵抗体１６の一端部が、第１主面１１と接続電極２０との間に挟まれてもよい。第２抵抗体１７の一端部が、第１主面１１と接続電極２０との間に挟まれてもよい。接続電極２０は、例えば、銀にガラスフリットを含有させたペーストのような導電ペーストを基板１０の第１主面１１上に印刷して焼成することによって形成されている。
　絶縁保護膜２４は、第１抵抗体１６と第２抵抗体１７とを覆っており、第１抵抗体１６と第２抵抗体１７とを保護している。絶縁保護膜２４は、接続電極２０をさらに覆ってもよい。絶縁保護膜２４は、第１端子電極３１の一部と第２端子電極４１の一部とをさらに覆ってもよい。絶縁保護膜２４は、第１補助電極３２（第１庇部３２ｂ）と第１抵抗体１６との間に介在しているとともに、第２補助電極４２（第２庇部４２ｂ）と第２抵抗体１７との間に介在している。絶縁保護膜２４は、内側絶縁保護層２５と、外側絶縁保護層２６とを含む。
　内側絶縁保護層２５は、第１抵抗体１６と第２抵抗体１７とに接触して、第１抵抗体１６と第２抵抗体１７とを覆っている。内側絶縁保護層２５は、接続電極２０にさらに接触してもよく、接続電極２０をさらに覆ってもよい。内側絶縁保護層２５は、第１端子電極３１の一部と第２端子電極４１の一部とにさらに接触してしてもよく、第１端子電極３１の一部と第２端子電極４１の一部とをさらに覆ってもよい。内側絶縁保護層２５は、第１トリミング溝１８と第２トリミング溝１９とに充填されてもよい。内側絶縁保護層２５は、例えば、ガラスのような絶縁材料で形成されている。内側絶縁保護層２５は、例えば、ガラスを含むペーストを印刷して焼成することによって形成される。外側絶縁保護層２６は、内側絶縁保護層２５上に設けられている。外側絶縁保護層２６は、例えば、エポキシ樹脂のような絶縁樹脂で形成されている。外側絶縁保護層２６は、例えば、エポキシ樹脂を含むペーストを印刷して硬化させることによって形成される。
　第１応力緩和層２８と第２応力緩和層２９とは、基板１０の第２主面１２上に設けられている。第１応力緩和層２８は、第２主面１２のうち第１端面１３に近位する部分に設けられている。第２応力緩和層２９は、第２主面１２のうち第２端面１４に近位する部分に設けられている。基板１０の第１主面１１（または第２主面１２）の平面視において、第１応力緩和層２８は、第１端子電極３１と実質的に同じ形状を有してもよい。基板１０の第１主面１１（または第２主面１２）の平面視において、第２応力緩和層２９は、第２端子電極４１と実質的に同じ形状を有してもよい。
　第１応力緩和層２８と第２応力緩和層２９とは、可撓性を有している。第１応力緩和層２８と第２応力緩和層２９とは、チップ抵抗器１を回路基板（図示せず）に実装した時に、回路基板の熱膨張係数とチップ抵抗器１（基板１０）の熱膨張係数との差に起因する熱応力を緩和して、チップ抵抗器１にクラックが発生することを防止する。
　第１応力緩和層２８及び第２応力緩和層２９の各々の厚さは、例えば、３μｍ以上５０μｍ以下である。第１応力緩和層２８及び第２応力緩和層２９の各々の厚さが３μｍ以上であるため、第１応力緩和層２８と第２応力緩和層２９とは、上記熱応力を緩和するのに十分な可撓性を有する。第１応力緩和層２８と第２応力緩和層２９との各々の厚さが５０μｍ以下であるため、チップ抵抗器１のサイズが小型化される。第１応力緩和層２８及び第２応力緩和層２９の各々の厚さが５０μｍ以下であるため、第１応力緩和層２８及び第２応力緩和層２９を硬化する時間が短縮されて、チップ抵抗器１がより短時間で製造され得る。
　第１応力緩和層２８と第２応力緩和層２９とは、例えば、エポキシ樹脂またはシリコーン樹脂のような可撓性を有する絶縁樹脂で形成されている。第１応力緩和層２８と第２応力緩和層２９とは、例えば、樹脂ペーストを基板１０の第２主面１２上に印刷して硬化させることによって形成される。第１応力緩和層２８と第２応力緩和層２９とは、例えば、銀粒子のような導電粒子を含む導電性樹脂で形成されてもよい。
　第１電極３０は、基板１０の第１端面１３側に設けられており、第１抵抗体１６に接続されている。第１電極３０は、第１端子電極３１と、第１補助電極３２と、第１金属薄膜層３３と、第１側面電極３４と、第１めっき膜３５とを含む。
　第１端子電極３１は、基板１０の第１主面１１上に設けられている。第１端子電極３１は、接続電極２０よりも第１端面１３に近位している。第１端子電極３１は、第１抵抗体１６に接続されている。第１端子電極３１の一端部は、第１主面１１と第１抵抗体１６との間に挟まれている。第１抵抗体１６の一端部が、第１主面１１と第１端子電極３１との間に挟まれてもよい。基板１０の第１主面１１の平面視において、第１端子電極３１は、絶縁保護膜２４に重なっている。基板１０の第１主面１１の平面視において、第１端子電極３１は、例えば、矩形の形状を有している。第１端子電極３１は、例えば、銀にガラスフリットを含有させたペーストのような導電ペーストを基板１０の第１主面１１上に塗布して焼成することによって形成されている。
　第１補助電極３２は、第１端子電極３１上に設けられており、第１端子電極３１に接続されている。第１補助電極３２は、絶縁保護膜２４（外側絶縁保護層２６）上にも設けられている。具体的には、第１補助電極３２は、第１基部３２ａと、第１庇部３２ｂとを含む。第１基部３２ａは、第１端子電極３１上に設けられており、第１端子電極３１に接触している。第１庇部３２ｂは、第１基部３２ａから接続電極２０に向けて突出している。第１庇部３２ｂは、絶縁保護膜２４（外側絶縁保護層２６）に接触している。
　基板１０の第１主面１１の平面視において、第１補助電極３２は、第１抵抗体１６に重なっている。基板１０の長手方向（ｘ方向）における第１補助電極３２と第１抵抗体１６との第１重なり幅Ｗ13は、基板１０の長手方向における第１抵抗体１６と第１端面１３との間の第１間隔Ｇ1以上である。基板１０の第１主面１１の平面視において、第１補助電極３２（第１庇部３２ｂ）は、絶縁保護膜２４に重なっている。基板１０の長手方向における第１補助電極３２と絶縁保護膜２４との第３重なり幅Ｗ14は、基板１０の長手方向における第１端子電極３１と絶縁保護膜２４との第４重なり幅Ｗ15より大きい。
　基板１０の第１主面１１の平面視において、第１補助電極３２は、第１端子電極３１より広い面積を有している。基板１０の長手方向（ｘ方向）における第１補助電極３２の第１幅Ｗ11は、基板１０の長手方向における第１端子電極３１の第１電極幅Ｗ12より大きい。基板１０の長手方向における第１補助電極３２の第１幅Ｗ11は、基板１０の長手方向における第１抵抗体１６と第１端面１３との間の第１間隔Ｇ1以上である。第１補助電極３２の最大厚さは、第１端子電極３１の最大厚さより大きい。第１補助電極３２は、第１端子電極３１より大きな体積を有している。第１補助電極３２は、例えば、バインダー樹脂とバインダー樹脂中に分散されている銀粒子とを含有する銀ペーストのような導電ペーストを第１端子電極３１上と絶縁保護膜２４（外側絶縁保護層２６）上とに塗布して焼成することによって形成されている。
　第１金属薄膜層３３は、第１応力緩和層２８上に設けられている。第１応力緩和層２８が電気絶縁体であっても、第１金属薄膜層３３は、第１応力緩和層２８上に第１めっき膜３５を形成することを可能にする。第１金属薄膜層３３は、例えば、バインダー樹脂とバインダー樹脂中に分散されている銀粒子とを含有する銀ペーストのような導電材料で形成されている。第１金属薄膜層３３は、例えば、バインダー樹脂とバインダー樹脂中に分散されている銀粒子とを含有する銀ペーストのような導電ペーストを第１応力緩和層２８上に印刷することによって形成される。
　第１側面電極３４は、基板１０の第１端面１３上と、第１端子電極３１上と、第１補助電極３２上と、第１金属薄膜層３３上とに設けられている。第１側面電極３４は、第１端面１３に重なっている部分と、第１主面１１に重なっている部分と、第２主面１２に重なっている部分とを含む。第１側面電極３４は、第１補助電極３２と第１金属薄膜層３３とを互いに導通させているとともに、第１端子電極３１と第１金属薄膜層３３とを互いに導通させている。第１側面電極３４は、例えば、銀にガラスフリットを含有させたペーストのような導電ペーストを印刷して焼成することによって形成されている。第１側面電極３４は、スパッタ法によって形成されてもよい。
　第１めっき膜３５は、第１補助電極３２上と、第１側面電極３４上と、第１金属薄膜層３３上とに設けられている。第１めっき膜３５は、第１内側めっき層３６と、第１外側めっき層３７とを含む。第１内側めっき層３６は、第１補助電極３２上と、第１側面電極３４上と、第１金属薄膜層３３上とに設けられている。第１内側めっき層３６は、第１端子電極３１と、第１補助電極３２と、第１側面電極３４と、第１金属薄膜層３３とを、熱及び衝撃から保護している。第１内側めっき層３６は、例えば、ニッケルめっき層である。第１外側めっき層３７は、第１内側めっき層３６上に設けられている。第１外側めっき層３７は、第１内側めっき層３６より、はんだのような接合部材が付着しやすい材料で形成されている。第１外側めっき層３７は、例えば、スズめっき層である。第１外側めっき層３７と回路基板（図示せず）の配線パターンとに接合部材が付着して、チップ抵抗器１は回路基板に実装される。
　第２電極４０は、基板１０の第２端面１４側に設けられており、第２抵抗体１７に接続されている。第２電極４０は、第１電極３０と同様の電極構造を有している。具体的には、第２電極４０は、第２端子電極４１と、第２補助電極４２と、第２金属薄膜層４３と、第２側面電極４４と、第２めっき膜４５とを含む。
　第２端子電極４１は、基板１０の第１主面１１上に設けられている。第２端子電極４１は、接続電極２０よりも第２端面１４に近位している。第２端子電極４１は、第２抵抗体１７に接続されている。第２端子電極４１の一端部は、第１主面１１と第２抵抗体１７との間に挟まれている。第２抵抗体１７の一端部が、第１主面１１と第２端子電極４１との間に挟まれてもよい。基板１０の第１主面１１の平面視において、第２端子電極４１は、絶縁保護膜２４に重なっている。基板１０の第１主面１１の平面視において、第２端子電極４１は、例えば、矩形の形状を有している。第２端子電極４１は、例えば、銀にガラスフリットを含有させたペーストのような導電ペーストを基板１０の第１主面１１上に塗布して焼成することによって形成されている。
　第２補助電極４２は、第２端子電極４１上に設けられており、第２端子電極４１に接続されている。第２補助電極４２は、絶縁保護膜２４（外側絶縁保護層２６）上にも設けられている。具体的には、第２補助電極４２は、第２基部４２ａと、第２庇部４２ｂとを含む。第２基部４２ａは、第２端子電極４１上に設けられており、第２端子電極４１に接触している。第２庇部４２ｂは、第２基部４２ａから接続電極２０に向けて突出している。第２庇部４２ｂは、絶縁保護膜２４（外側絶縁保護層２６）に接触している。
　基板１０の第１主面１１の平面視において、第２補助電極４２は、第２抵抗体１７に重なっている。基板１０の長手方向（ｘ方向）における第２補助電極４２と第２抵抗体１７との第２重なり幅Ｗ23は、基板１０の長手方向における第２抵抗体１７と第２端面１４との間の第２間隔Ｇ2以上である。基板１０の第１主面１１の平面視において、第２補助電極４２（第２庇部４２ｂ）は、絶縁保護膜２４に重なっている。基板１０の長手方向における第２補助電極４２と絶縁保護膜２４との第５重なり幅Ｗ24は、基板１０の長手方向における第２端子電極４１と絶縁保護膜２４との第６重なり幅Ｗ25より大きい。
　基板１０の第１主面１１の平面視において、第２補助電極４２は、第２端子電極４１より広い面積を有している。基板１０の長手方向（ｘ方向）における第２補助電極４２の第２幅Ｗ21は、基板１０の長手方向における第２端子電極４１の第２電極幅Ｗ22より大きい。基板１０の長手方向における第２補助電極４２の第２幅Ｗ21は、基板１０の長手方向における第２抵抗体１７と第２端面１４との間の第２間隔Ｇ2以上である。第２補助電極４２の最大厚さは、第２端子電極４１の最大厚さより大きい。第２補助電極４２は、第２端子電極４１より大きな体積を有している。第２補助電極４２は、例えば、バインダー樹脂とバインダー樹脂中に分散されている銀粒子とを含有する銀ペーストのような導電ペーストを第２端子電極４１上と絶縁保護膜２４（外側絶縁保護層２６）上とに塗布して焼成することによって形成されている。
　第２金属薄膜層４３は、第２応力緩和層２９上に設けられている。第２応力緩和層２９が電気絶縁体であっても、第２金属薄膜層４３は、第２応力緩和層２９上に第２めっき膜４５を形成することを可能にする。第２金属薄膜層４３は、例えば、バインダー樹脂とバインダー樹脂中に分散されている銀粒子とを含有する銀ペーストのような導電材料で形成されている。第２金属薄膜層４３は、例えば、バインダー樹脂とバインダー樹脂中に分散されている銀粒子とを含有する銀ペーストのような導電ペーストを第２応力緩和層２９上に印刷することによって形成される。
　第２側面電極４４は、基板１０の第２端面１４上と、第２端子電極４１上と、第２補助電極４２上と、第２金属薄膜層４３上とに設けられている。第２側面電極４４は、第２端面１４に重なっている部分と、第１主面１１に重なっている部分と、第２主面１２に重なっている部分とを含む。第２側面電極４４は、第２補助電極４２と第２金属薄膜層４３とを互いに導通させているとともに、第２端子電極４１と第２金属薄膜層４３とを互いに導通させている。第２側面電極４４は、例えば、銀にガラスフリットを含有させたペーストのような導電ペーストを印刷して焼成することによって形成されている。第２側面電極４４は、スパッタ法によって形成されてもよい。
　第２めっき膜４５は、第２補助電極４２上と、第２側面電極４４上と、第２金属薄膜層４３上とに設けられている。第２めっき膜４５は、第２内側めっき層４６と、第２外側めっき層４７とを含む。第２内側めっき層４６は、第２補助電極４２上と、第２側面電極４４上と、第２金属薄膜層４３上とに設けられている。第２内側めっき層４６は、第２端子電極４１と、第２補助電極４２と、第２側面電極４４と、第２金属薄膜層４３とを、熱及び衝撃から保護している。第２内側めっき層４６は、例えば、ニッケルめっき層である。第２外側めっき層４７は、第２内側めっき層４６上に設けられている。第２外側めっき層４７は、第２内側めっき層４６より、はんだのような接合部材が付着しやすい材料で形成されている。第２外側めっき層４７は、例えば、スズめっき層である。第２外側めっき層４７と回路基板（図示せず）の配線パターンとに接合部材が付着して、チップ抵抗器１は回路基板に実装される。
　図１から図１３を参照して、本実施の形態のチップ抵抗器１の製造方法の一例を説明する。
　図３及び図４を参照して、アルミナからなるシート状基板１０ｓを用意する。シート状基板１０ｓは、第１主面１１と、第１主面１１とは反対側の第２主面１２とを含む。シート状基板１０ｓの第１主面１１及び第２主面１２に、複数の第１分割溝１０ｇと、複数の第２分割溝１０ｈとが形成されている。複数の第１分割溝１０ｇは、第２方向（ｙ方向）に延在しており、かつ、第１方向（ｘ方向）において互いに離間されている。複数の第２分割溝１０ｈは、第１方向（ｘ方向）に延在しており、かつ、第２方向（ｙ方向）において互いに離間されている。第１分割溝１０ｇと第２分割溝１０ｈとによって規定される区画が、チップ抵抗器１の基板１０に相当する。
　図５を参照して、シート状基板１０ｓの第１主面１１上に、端子電極２１と、接続電極２０とを形成する。端子電極２１は、シート状基板１０ｓの第１分割溝１０ｇを跨ぐように、シート状基板１０ｓの第１主面１１上に形成される。接続電極２０は、第１方向（ｘ方向）において、互いに隣り合う一対の端子電極２１の間に形成される。端子電極２１と接続電極２０とは、例えば、銀にガラスフリットを含有させたペーストのような導電ペーストを第１主面１１に印刷して焼成することによって形成される。
　図６を参照して、シート状基板１０ｓの第１主面１１上に、第１抵抗体１６と第２抵抗体１７とを形成する。第１抵抗体１６は、端子電極２１と接続電極２０とに接触している。第２抵抗体１７は、端子電極２１と接続電極２０とに接触している。第１抵抗体１６と第２抵抗体１７とは、互いに離間されている。第１抵抗体１６と第２抵抗体１７とは、酸化ルテニウム（ＲｕＯ2）または銀－パラジウム合金などの電気抵抗材料にガラスフリットを含有させたペーストを印刷して焼成することによって形成される。なお、シート状基板１０ｓの第１主面１１に、第１抵抗体１６と第２抵抗体１７とを形成し、それから、端子電極２１と接続電極２０とを形成してもよい。
　図７を参照して、第１抵抗体１６と第２抵抗体１７とを覆う内側絶縁保護層２５を形成する。内側絶縁保護層２５は、例えば、ガラスを含むペーストを、第１抵抗体１６上と第２抵抗体１７上とに印刷して焼成することによって形成される。内側絶縁保護層２５は、接続電極２０上にさらに形成されてもよい。内側絶縁保護層２５は、図８に示されるトリミング溝形成工程において、第１抵抗体１６及び第２抵抗体１７に作用する熱衝撃を緩和するとともに、第１トリミング溝１８及び第２トリミング溝１９を形成する際に発生する微粒子が第１抵抗体１６及び第２抵抗体１７に付着して、第１抵抗体１６の第１抵抗値及び第２抵抗体１７の第２抵抗値が変動することを防止する。
　図８を参照して、第１抵抗体１６及び第２抵抗体１７に、第１トリミング溝１８及び第２トリミング溝１９を形成する。第１トリミング溝１８及び第２トリミング溝１９は、内側絶縁保護層２５にも形成される。第１トリミング溝１８及び第２トリミング溝１９は、例えば、レーザ光を第１抵抗体１６及び第２抵抗体１７に照射することによって形成される。具体的には、第２方向（ｙ方向）に沿ってレーザ光を走査することによって、第１抵抗体１６にトリミング溝部分１８ａが形成されるとともに、第２抵抗体１７にトリミング溝部分１９ａが形成される。それから、第１方向（ｘ方向）に沿ってレーザ光を走査することによって、第１抵抗体１６にトリミング溝部分１８ｂが形成されるとともに、第２抵抗体１７にトリミング溝部分１９ｂが形成される。第１抵抗体１６の第１抵抗値と第２抵抗体１７の第２抵抗値との和が、チップ抵抗器１の目標抵抗値になったときに、第１トリミング溝１８及び第２トリミング溝１９の形成を終了する。
　図９を参照して、内側絶縁保護層２５上に外側絶縁保護層２６を形成する。具体的には、外側絶縁保護層２６は、エポキシ樹脂を含むペーストを内側絶縁保護層２５上に印刷して、硬化させることによって形成される。外側絶縁保護層２６は、第１トリミング溝１８及び第２トリミング溝１９に充填されてもよい。こうして、内側絶縁保護層２５と外側絶縁保護層２６とを含む絶縁保護膜２４が形成される。
　図１０を参照して、シート状基板１０ｓの第２主面１２上に応力緩和層２７を形成する。応力緩和層２７は、第１分割溝１０ｇを跨ぐように形成される。シート状基板１０ｓの第１主面１１（または第２主面１２）の平面視において、応力緩和層２７は、端子電極２１と実質的に同じ形状を有してもよい。応力緩和層２７は、エポキシ樹脂またはシリコーン樹脂を含むペーストを、第２主面１２に印刷して、硬化させることによって形成される。
　図１１を参照して、応力緩和層２７上に金属薄膜層２３を形成する。金属薄膜層２３は、例えば、バインダー樹脂とバインダー樹脂中に分散されている銀粒子とを含有する銀ペーストのような導電ペーストを第２応力緩和層２９上に印刷することにより形成される。
　図１１を参照して、端子電極２１上と絶縁保護膜２４（外側絶縁保護層２６）上とに、補助電極２２を形成する。補助電極２２は、例えば、バインダー樹脂とバインダー樹脂中に分散されている銀粒子とを含有する銀ペーストのような導電ペーストを第１端子電極３１上と絶縁保護膜２４（外側絶縁保護層２６）上とに塗布して焼成することによって形成される。基板１０の第１主面１１の平面視において、第１補助電極３２は、第１抵抗体１６に重なっている。
　図１２を参照して、シート状基板１０ｓを複数の第１分割溝１０ｇに沿って割断する。シート状基板１０ｓは、複数の帯状基板１０ｔに分割される。シート状基板１０ｓを複数の第１分割溝１０ｇに沿って割断することによって、第１端面１３と第２端面１４とが形成される。シート状基板１０ｓを第１分割溝１０ｇに沿って割断することによって、端子電極２１は第１端子電極３１と第２端子電極４１とに分割され、補助電極２２は第１補助電極３２と第２補助電極４２とに分割され、金属薄膜層２３は第１金属薄膜層３３と第２金属薄膜層４３とに分割される。
　図１３を参照して、帯状基板１０ｔの第１端面１３と第２端面１４とに、第１側面電極３４と第２側面電極４４とを形成する。第１側面電極３４は、例えば、銀にガラスフリットを含有させたペーストのような導電ペーストを、第１端面１３上と第１端子電極３１上と第１補助電極３２上と第１金属薄膜層３３上とに印刷して焼成することによって形成される。第２側面電極４４は、例えば、銀にガラスフリットを含有させたペーストのような導電ペーストを、第２端面１４上と第２端子電極４１上と第２補助電極４２上と第２金属薄膜層４３上とに印刷して焼成することによって形成される。第１側面電極３４と第２側面電極４４とは、スパッタ法によって形成されてもよい。
　それから、帯状基板１０ｔを複数の第２分割溝１０ｈ（図４を参照）に沿って割断する。帯状基板１０ｔは、複数の基板１０に分割される。
　続いて、第１めっき膜３５と第２めっき膜４５とを形成する。第１めっき膜３５は、第１補助電極３２上と第１側面電極３４上と第１金属薄膜層３３上とに形成される。第２めっき膜４５は、第２補助電極４２上と第２側面電極４４上と第２金属薄膜層４３上とに形成される。
　具体的には、第１補助電極３２上と第１側面電極３４上と第１金属薄膜層３３上とに、第１内側めっき層３６を形成する。第２補助電極４２上と第２側面電極４４上と第２金属薄膜層４３上とに、第２内側めっき層４６を形成する。第１内側めっき層３６と第２内側めっき層４６とは、例えば、ニッケルめっき層である。それから、第１内側めっき層３６上に第１外側めっき層３７を形成する。第２内側めっき層４６上に第２外側めっき層４７を形成する。第１外側めっき層３７及び第２外側めっき層４７は、例えば、スズめっき層である。こうして、図１及び図２に示されるチップ抵抗器１が得られる。
　（変形例）
　本実施の形態の第１変形例では、基板１０の第１主面１１の平面視において、第１トリミング溝１８及び第２トリミング溝１９は、図１４に示されるようなＬ字の形状を有してもよい。具体的には、基板１０の第１主面１１の平面視において、トリミング溝部分１８ｂは、トリミング溝部分１８ａから第１端面１３向けて延在している。最短距離Ｄ1は、基板１０の長手方向（ｘ方向）における第１端面１３とトリミング溝部分１８ｂとの間の距離である。基板１０の第１主面１１の平面視において、トリミング溝部分１９ｂは、トリミング溝部分１９ａから第２端面１４向けて延在している。最短距離Ｄ2は、基板１０の長手方向（ｘ方向）における第２端面１４とトリミング溝部分１９ｂとの間の距離である。
　本実施の形態の第２変形例では、基板１０の第１主面１１の平面視において、第１トリミング溝１８及び第２トリミング溝１９は、図１５に示されるようなフック形状を有してもよい。具体的には、第１トリミング溝１８は、トリミング溝部分１８ａと、トリミング溝部分１８ｂと、トリミング溝部分１８ｃとを含む。第２トリミング溝１９は、トリミング溝部分１９ａと、トリミング溝部分１９ｂと、トリミング溝部分１９ｃとを含む。
　トリミング溝部分１８ａは、第１抵抗体１６を流れる電流の方向（基板１０の長手方向（ｘ方向））に垂直な方向（基板１０の短手方向（ｙ方向））に沿って延在している。トリミング溝部分１８ａの一方端は、第１抵抗体１６の外周縁まで延在している。トリミング溝部分１８ｂは、第１抵抗体１６を流れる電流の方向（基板１０の長手方向（ｘ方向））に沿って延在している。基板１０の第１主面１１の平面視において、トリミング溝部分１８ｂは、トリミング溝部分１８ａから接続電極２０に向けて延在している。トリミング溝部分１８ｂの一方端は、トリミング溝部分１８ａの他方端に接続されている。トリミング溝部分１８ｃは、第１抵抗体１６を流れる電流の方向（基板１０の長手方向（ｘ方向））に垂直な方向（基板１０の短手方向（ｙ方向））に沿って延在している。トリミング溝部分１８ｃは、トリミング溝部分１８ｂの他方端に接続されている。最短距離Ｄ1は、基板１０の長手方向（ｘ方向）における第１端面１３とトリミング溝部分１８ａとの間の距離である。
　トリミング溝部分１９ａは、第２抵抗体１７を流れる電流の方向（基板１０の長手方向（ｘ方向））に垂直な方向（基板１０の短手方向（ｙ方向））に沿って延在している。トリミング溝部分１９ａの一方端は、第２抵抗体１７の外周縁まで延在している。トリミング溝部分１９ｂは、第２抵抗体１７を流れる電流の方向（基板１０の長手方向（ｘ方向））に沿って延在している。基板１０の第１主面１１の平面視において、トリミング溝部分１９ｂは、トリミング溝部分１９ａから接続電極２０に向けて延在している。トリミング溝部分１９ｂの一方端は、トリミング溝部分１９ａの他方端に接続されている。トリミング溝部分１９ｃは、第２抵抗体１７を流れる電流の方向（基板１０の長手方向（ｘ方向））に垂直な方向（基板１０の短手方向（ｙ方向））に沿って延在している。トリミング溝部分１９ｃは、トリミング溝部分１９ｂの他方端に接続されている。最短距離Ｄ2は、基板１０の長手方向（ｘ方向）における第２端面１４とトリミング溝部分１９ａとの間の距離である。
　本実施の形態の第３変形例では、基板１０の第１主面１１の平面視において、第１トリミング溝１８及び第２トリミング溝１９は、図１６に示されるようなフック形状を有してもよい。具体的には、第１トリミング溝１８は、トリミング溝部分１８ａと、トリミング溝部分１８ｂと、トリミング溝部分１８ｃとを含む。第２トリミング溝１９は、トリミング溝部分１９ａと、トリミング溝部分１９ｂと、トリミング溝部分１９ｃとを含む。
　第３変形例の第１トリミング溝１８は、第２変形例の第１トリミング溝１８と以下の点で異なっている。基板１０の第１主面１１の平面視において、トリミング溝部分１８ｂは、トリミング溝部分１８ａから第１端面１３に向けて延在している。最短距離Ｄ1は、基板１０の長手方向（ｘ方向）における第１端面１３とトリミング溝部分１８ｃとの間の距離である。
　第３変形例の第２トリミング溝１９は、第２変形例の第２トリミング溝１９と以下の点で異なっている。基板１０の第１主面１１の平面視において、トリミング溝部分１９ｂは、トリミング溝部分１９ａから第２端面１４に向けて延在している。最短距離Ｄ2は、基板１０の長手方向（ｘ方向）における第２端面１４とトリミング溝部分１９ｃとの間の距離である。
　本実施の形態の第４変形例では、第２トリミング溝１９が省略されてもよい。
　本実施の形態のチップ抵抗器１の効果を説明する。
　本実施の形態のチップ抵抗器１は、基板１０と、第１電極３０と、第２電極４０と、第１抵抗体１６と、第２抵抗体１７と、接続電極２０とを備える。基板１０は、主面（第１主面１１）と、主面に接続されている第１端面１３と、主面に接続されている第２端面１４とを含む。第１電極３０は、基板１０の第１端面１３側に設けられている。第２電極４０は、基板１０の第２端面１４側に設けられている。第１抵抗体１６は、基板１０の主面上に設けられている。第２抵抗体１７は、基板１０の主面上に設けられており、かつ、第１端面１３と第２端面１４とが互いに離間されている基板１０の長手方向（ｘ方向）において第１抵抗体１６から離間されている。接続電極２０は、基板１０の主面上に設けられており、かつ、第１抵抗体１６と第２抵抗体１７とを互いに電気的に直列に接続している。第１電極３０は、第１端子電極３１と、第１補助電極３２とを含む。第１端子電極３１は、基板１０の主面上に設けられており、かつ、第１抵抗体１６に接続されている。第１補助電極３２は、第１端子電極３１に接続されている。第２電極４０は、第２端子電極４１と、第２補助電極４２とを含む。第２端子電極４１は、基板１０の主面上に設けられており、かつ、第２抵抗体１７に接続されている。第２補助電極４２は、第２端子電極４１に接続されている。基板１０の主面の平面視において、第１補助電極３２は第１端子電極３１より広い面積を有しており、かつ、第２補助電極４２は第２端子電極４１より広い面積を有している。
　第１抵抗体１６を基板１０の第１端面１３のより近くに配置するとともに、第２抵抗体１７を基板１０の第２端面１４のより近くに配置すると、基板１０の主面（第１主面１１）の平面視における第１端子電極３１の面積と第２端子電極４１の面積とが減少する。しかし、チップ抵抗器１では、基板１０の主面の平面視において、第１補助電極３２は第１端子電極３１より広い面積を有しており、かつ、第２補助電極４２は第２端子電極４１より広い面積を有している。そのため、基板１０の主面の平面視における第１端子電極３１の面積と第２端子電極４１の面積とが減少しても、第１抵抗体１６及び第２抵抗体１７で発生する熱は、第１電極３０及び第２電極４０を通して、チップ抵抗器１の外部に効率的に放散され得る。チップ抵抗器１の放熱性は向上され得る。また、チップ抵抗器１の放熱性が向上されるため、チップ抵抗器１の短時間過負荷（ＳＴＯＬ）特性も向上され得る。
　基板１０の主面（第１主面１１）の平面視において、第１補助電極３２は第１抵抗体１６に重なっており、かつ、第２補助電極４２は第２抵抗体１７に重なっている。
　そのため、基板１０の主面（第１主面１１）の平面視において、第１補助電極３２及び第２補助電極４２は広い面積を有している。第１抵抗体１６及び第２抵抗体１７で発生する熱は、第１電極３０及び第２電極４０を通して、チップ抵抗器１の外部に効率的に放散され得る。チップ抵抗器１の放熱性は向上され得る。チップ抵抗器１のＳＴＯＬ特性も向上され得る。
　本実施の形態のチップ抵抗器１では、基板１０の主面（第１主面１１）の平面視において、基板１０の長手方向（ｘ方向）における第１抵抗体１６と第１端面１３との間の第１間隔Ｇ1は、基板１０の長手方向（ｘ方向）おける基板１０の寸法Ｌ1が１．６ｍｍ以上の場合に０．３ｍｍ以下であり、基板１０の長手方向（ｘ方向）おける基板１０の寸法Ｌ1が０．６ｍｍ以上１．６ｍｍ未満の場合に０．１５ｍｍ以下である。基板１０の主面の平面視において、基板１０の長手方向における第２抵抗体１７と第２端面１４との間の第２間隔Ｇ2は、基板１０の長手方向（ｘ方向）おける基板１０の寸法Ｌ1が１．６ｍｍ以上の場合に０．３ｍｍ以下であり、基板１０の長手方向（ｘ方向）おける基板１０の寸法Ｌ1が０．６ｍｍ以上１．６ｍｍ未満の場合に０．１５ｍｍ以下である。
　そのため、第１抵抗体１６は基板１０の第１端面１３のより近くに配置されるとともに、第２抵抗体１７は基板１０の第２端面１４のより近くに配置される。第１抵抗体１６及び第２抵抗体１７で発生する熱は、チップ抵抗器１の外部に効率的に放散され得る。チップ抵抗器１の放熱性は向上され得る。チップ抵抗器１のＳＴＯＬ特性も向上され得る。
　本実施の形態のチップ抵抗器１では、基板１０の長手方向（ｘ方向）における第１補助電極３２の第１幅Ｗ11は、基板１０の長手方向における第１端子電極３１の第１電極幅Ｗ12より大きい。基板１０の長手方向における第２補助電極４２の第２幅Ｗ21は、基板１０の長手方向における第２端子電極４１の第２電極幅Ｗ22より大きい。
　そのため、基板１０の主面（第１主面１１）の平面視において、第１補助電極３２及び第２補助電極４２は広い面積を有している。第１抵抗体１６及び第２抵抗体１７で発生する熱は、第１電極３０及び第２電極４０を通して、チップ抵抗器１の外部に効率的に放散され得る。チップ抵抗器１の放熱性は向上され得る。チップ抵抗器１のＳＴＯＬ特性も向上され得る。
　本実施の形態のチップ抵抗器１では、基板１０の長手方向（ｘ方向）における第１補助電極３２の第１幅Ｗ11は、基板１０の長手方向における第１抵抗体１６と第１端面１３との間の第１間隔Ｇ1以上である。基板１０の長手方向における第２補助電極４２の第２幅Ｗ21は、基板１０の長手方向における第２抵抗体１７と第２端面１４との間の第２間隔Ｇ2以上である。
　そのため、基板１０の主面（第１主面１１）の平面視において、第１補助電極３２及び第２補助電極４２は広い面積を有している。第１抵抗体１６は基板１０の第１端面１３のより近くに配置されるとともに、第２抵抗体１７は基板１０の第２端面１４のより近くに配置される。第１抵抗体１６及び第２抵抗体１７で発生する熱は、チップ抵抗器１の外部に効率的に放散され得る。チップ抵抗器１の放熱性は向上され得る。チップ抵抗器１のＳＴＯＬ特性も向上され得る。
　本実施の形態のチップ抵抗器１では、基板１０の長手方向（ｘ方向）における第１補助電極３２と第１抵抗体１６との第１重なり幅Ｗ13は、基板１０の長手方向における第１抵抗体１６と第１端面１３との間の第１間隔Ｇ1以上である。基板１０の長手方向における第２補助電極４２と第２抵抗体１７との第２重なり幅Ｗ23は、基板１０の長手方向における第２抵抗体１７と第２端面１４との間の第２間隔Ｇ2以上である。
　そのため、基板１０の主面（第１主面１１）の平面視において、第１補助電極３２及び第２補助電極４２は広い面積を有している。第１抵抗体１６は基板１０の第１端面１３のより近くに配置されるとともに、第２抵抗体１７は基板１０の第２端面１４のより近くに配置される。第１抵抗体１６及び第２抵抗体１７で発生する熱は、チップ抵抗器１の外部に効率的に放散され得る。チップ抵抗器１の放熱性は向上され得る。チップ抵抗器１のＳＴＯＬ特性も向上され得る。
　本実施の形態のチップ抵抗器１は、第１抵抗体１６と第２抵抗体１７とを覆う絶縁保護膜２４をさらに備える。絶縁保護膜２４は、第１補助電極３２と第１抵抗体１６との間に介在しているとともに、第２補助電極４２と第２抵抗体１７との間に介在している。
　第１補助電極３２と第２補助電極４２とは絶縁保護膜２４上に設けられているため、基板１０の主面（第１主面１１）の平面視において、第１補助電極３２及び第２補助電極４２は広い面積を有している。第１抵抗体１６及び第２抵抗体１７で発生する熱は、第１電極３０及び第２電極４０を通して、チップ抵抗器１の外部に効率的に放散され得る。チップ抵抗器１の放熱性は向上され得る。チップ抵抗器１のＳＴＯＬ特性も向上され得る。絶縁保護膜２４は、第１抵抗体１６と第２抵抗体１７とを保護するため、チップ抵抗器１の性能は安定化されるとともに、チップ抵抗器１はより長い寿命を有する。
　本実施の形態のチップ抵抗器１では、基板１０の主面（第１主面１１）の平面視において、第１補助電極３２及び第１端子電極３１は絶縁保護膜２４に重なっており、かつ、第２補助電極４２及び第２端子電極４１は絶縁保護膜２４に重なっている。基板１０の長手方向（ｘ方向）における第１補助電極３２と絶縁保護膜２４との第３重なり幅Ｗ14は、基板１０の長手方向における第１端子電極３１と絶縁保護膜２４との第４重なり幅Ｗ15より大きい。基板１０の長手方向における第２補助電極４２と絶縁保護膜２４との第５重なり幅Ｗ24は、基板１０の長手方向における第２端子電極４１と絶縁保護膜２４との第６重なり幅Ｗ25より大きい。
　そのため、基板１０の主面（第１主面１１）の平面視において、第１補助電極３２及び第２補助電極４２は広い面積を有している。第１抵抗体１６及び第２抵抗体１７で発生する熱は、第１電極３０及び第２電極４０を通して、チップ抵抗器１の外部に効率的に放散され得る。チップ抵抗器１の放熱性は向上され得る。チップ抵抗器１のＳＴＯＬ特性も向上され得る。
　本実施の形態のチップ抵抗器１は、基板１０と、第１電極３０と、第２電極４０と、第１抵抗体１６と、第２抵抗体１７と、接続電極２０とを備える。基板１０は、主面（第１主面１１）と、主面に接続されている第１端面１３と、主面に接続されている第２端面１４とを含む。第１電極３０は、基板１０の第１端面１３側に設けられている。第２電極４０は、基板１０の第２端面１４側に設けられている。第１抵抗体１６は、基板１０の主面上に設けられている。第２抵抗体１７は、基板１０の主面上に設けられており、かつ、第１端面１３と第２端面１４とが互いに離間されている基板１０の長手方向（ｘ方向）において第１抵抗体１６から離間されている。接続電極２０は、基板１０の主面上に設けられており、かつ、第１抵抗体１６と第２抵抗体１７とを互いに電気的に直列に接続している。第１電極３０は、第１端子電極３１を含む。第１端子電極３１は、基板１０の主面上に設けられており、かつ、第１抵抗体１６に接続されている。第２電極４０は、第２端子電極４１を含む。第２端子電極４１は、基板１０の主面上に設けられており、かつ、第２抵抗体１７に接続されている。基板１０の主面の平面視において、基板１０の長手方向における第１抵抗体１６と第１端面１３との間の第１間隔Ｇ1は、基板１０の長手方向（ｘ方向）おける基板１０の寸法Ｌ1が１．６ｍｍ以上の場合に０．３ｍｍ以下であり、基板１０の長手方向（ｘ方向）おける基板１０の寸法Ｌ1が０．６ｍｍ以上１．６ｍｍ未満の場合に０．１５ｍｍ以下である。基板１０の主面の平面視において、基板１０の長手方向における第２抵抗体１７と第２端面１４との間の第２間隔Ｇ2は、基板１０の長手方向（ｘ方向）おける基板１０の寸法Ｌ1が１．６ｍｍ以上の場合に０．３ｍｍ以下であり、基板１０の長手方向（ｘ方向）おける基板１０の寸法Ｌ1が０．６ｍｍ以上１．６ｍｍ未満の場合に０．１５ｍｍ以下である。
　そのため、第１抵抗体１６は基板１０の第１端面１３のより近くに配置されるとともに、第２抵抗体１７は基板１０の第２端面１４のより近くに配置される。第１抵抗体１６及び第２抵抗体１７で発生する熱は、チップ抵抗器１の外部に効率的に放散され得る。チップ抵抗器１の放熱性は向上され得る。また、チップ抵抗器１の放熱性が向上されるため、チップ抵抗器１のＳＴＯＬ特性も向上され得る。
　本実施の形態のチップ抵抗器１では、第１抵抗体１６と第１端面１３との間の第１間隔Ｇ1と第２抵抗体１７と第２端面１４との間の第２間隔Ｇ2とは、各々、基板１０の長手方向（ｘ方向）における第１抵抗体１６と第２抵抗体１７との間の第３間隔Ｇ3より小さい。
　そのため、第１抵抗体１６は基板１０の第１端面１３のより近くに配置されるとともに、第２抵抗体１７は基板１０の第２端面１４のより近くに配置される。第１抵抗体１６及び第２抵抗体１７で発生する熱は、チップ抵抗器１の外部に効率的に放散され得る。チップ抵抗器１の放熱性は向上され得る。チップ抵抗器１のＳＴＯＬ特性も向上され得る。
　本実施の形態のチップ抵抗器１では、第１抵抗体１６には、第１トリミング溝１８が形成されている。基板１０の長手方向（ｘ方向）における第１端面１３と第１トリミング溝１８との間の最短距離Ｄ1は、第１間隔Ｇ1と基板１０の長手方向（ｘ方向）における第１抵抗体１６の寸法Ｓ1の三分の一との和以下である。
　チップ抵抗器１に電流を流すと、第１抵抗体１６のうち第１トリミング溝１８の周囲の部分の温度が、第１抵抗体１６の中で最も高くなる。チップ抵抗器１では、第１トリミング溝１８は基板１０の第１端面１３のより近くに配置されている。そのため、第１抵抗体１６で発生する熱は、チップ抵抗器１の外部に効率的に放散され得る。チップ抵抗器１の放熱性は向上され得る。チップ抵抗器１のＳＴＯＬ特性も向上され得る。第１抵抗体１６に第１トリミング溝１８を形成することによって、チップ抵抗器１（第１抵抗体１６）の抵抗値を正確に定めることができる。
　本実施の形態のチップ抵抗器１では、第２抵抗体１７には、第２トリミング溝１９が形成されている。基板１０の長手方向（ｘ方向）における第２端面１４と第２トリミング溝１９との間の最短距離Ｄ2は、第２間隔Ｇ2と基板１０の長手方向（ｘ方向）における第２抵抗体１７の寸法Ｓ2の三分の一との和以下である。
　チップ抵抗器１に電流を流すと、第２抵抗体１７のうち第２トリミング溝１９の周囲の部分の温度が、第２抵抗体１７の中で最も高くなる。チップ抵抗器１では、第２トリミング溝１９は基板１０の第２端面１４のより近くに配置されている。そのため、第２抵抗体１７で発生する熱は、チップ抵抗器１の外部に効率的に放散され得る。チップ抵抗器１の放熱性は向上され得る。チップ抵抗器１のＳＴＯＬ特性も向上され得る。第２抵抗体１７に第２トリミング溝１９を形成することによって、チップ抵抗器１（第２抵抗体１７）の抵抗値を正確に定めることができる。
　本実施の形態のチップ抵抗器１では、第１抵抗体１６には、第１トリミング溝１８が形成されている。第１トリミング溝１８のうち第１端面１３からの距離が最も短い第１溝部分（例えば、トリミング溝部分１８ａ，１８ｂ，１８ｃのいずれか）は、基板１０の長手方向（ｘ方向）における第１抵抗体１６の第１中心線１６ｃより第１端面１３に近位している。
　チップ抵抗器１に電流を流すと、第１抵抗体１６のうち第１トリミング溝１８の周囲の部分の温度が、第１抵抗体１６の中で最も高くなる。チップ抵抗器１では、第１トリミング溝１８は基板１０の第１端面１３のより近くに配置されている。そのため、第１抵抗体１６で発生する熱は、チップ抵抗器１の外部に効率的に放散され得る。チップ抵抗器１の放熱性は向上され得る。チップ抵抗器１のＳＴＯＬ特性も向上され得る。第１抵抗体１６に第１トリミング溝１８を形成することによって、チップ抵抗器１（第１抵抗体１６）の抵抗値を正確に定めることができる。
　本実施の形態のチップ抵抗器１では、第２抵抗体１７には、第２トリミング溝１９が形成されている。第２トリミング溝１９のうち第２端面１４からの距離が最も短い第２溝部分（例えば、トリミング溝部分１９ａ，１９ｂ，１９ｃのいずれか）は、基板１０の長手方向（ｘ方向）における第２抵抗体１７の第２中心線１７ｃより第２端面１４に近位している。
　チップ抵抗器１に電流を流すと、第２抵抗体１７のうち第２トリミング溝１９の周囲の部分の温度が、第２抵抗体１７の中で最も高くなる。チップ抵抗器１では、第２トリミング溝１９は基板１０の第２端面１４のより近くに配置されている。そのため、第２抵抗体１７で発生する熱は、チップ抵抗器１の外部に効率的に放散され得る。チップ抵抗器１の放熱性は向上され得る。チップ抵抗器１のＳＴＯＬ特性も向上され得る。第２抵抗体１７に第２トリミング溝１９を形成することによって、チップ抵抗器１（第２抵抗体１７）の抵抗値を正確に定めることができる。
　今回開示された実施の形態及びその変形例はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は、上記した説明ではなく請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることを意図される。
　１　チップ抵抗器、１０　基板、１０ｇ　第１分割溝、１０ｈ　第２分割溝、１０ｓ　シート状基板、１０ｔ　帯状基板、１１　第１主面、１２　第２主面、１３　第１端面、１４　第２端面、１６　第１抵抗体、１６ｃ　第１中心線、１７　第２抵抗体、１７ｃ　第２中心線、１８　第１トリミング溝、１８ａ，１８ｂ，１９ａ，１９ｂ　トリミング溝部分、１９　第２トリミング溝、２０　接続電極、２１　端子電極、２２　補助電極、２３　金属薄膜層、２４　絶縁保護膜、２５　内側絶縁保護層、２６　外側絶縁保護層、２７　応力緩和層、２８　第１応力緩和層、２９　第２応力緩和層、３０　第１電極、３１　第１端子電極、３２　第１補助電極、３２ａ　第１基部、３２ｂ　第１庇部、３３　第１金属薄膜層、３４　第１側面電極、３５　第１めっき膜、３６　第１内側めっき層、３７　第１外側めっき層、４０　第２電極、４１　第２端子電極、４２　第２補助電極、４２ａ　第２基部、４２ｂ　第２庇部、４３　第２金属薄膜層、４４　第２側面電極、４５　第２めっき膜、４６　第２内側めっき層、４７　第２外側めっき層。

Claims (16)

  1. 　主面と、前記主面に接続されている第１端面と、前記主面に接続されている第２端面とを含む基板と、
    　前記基板の前記第１端面側に設けられている第１電極と、
    　前記基板の前記第２端面側に設けられている第２電極と、
    　前記主面上に設けられている第１抵抗体と、
    　前記主面上に設けられており、かつ、前記第１端面と前記第２端面とが互いに離間されている前記基板の長手方向において前記第１抵抗体から離間されている第２抵抗体と、
    　前記主面上に設けられており、かつ、前記第１抵抗体と前記第２抵抗体とを互いに電気的に直列に接続している接続電極とを備え、
    　前記第１電極は、第１端子電極と、第１補助電極とを含み、
    　前記第１端子電極は、前記主面上に設けられており、かつ、前記第１抵抗体に接続されており、
    　前記第１補助電極は、前記第１端子電極に接続されており、
    　前記第２電極は、第２端子電極と、第２補助電極とを含み、
    　前記第２端子電極は、前記主面上に設けられており、かつ、前記第２抵抗体に接続されており、
    　前記第２補助電極は、前記第２端子電極に接続されており、
    　前記主面の平面視において、前記第１補助電極は前記第１端子電極より広い面積を有しており、かつ、前記第２補助電極は前記第２端子電極より広い面積を有している、チップ抵抗器。
  2. 　前記主面の前記平面視において、前記第１補助電極は前記第１抵抗体に重なっており、かつ、前記第２補助電極は前記第２抵抗体に重なっている、請求項１に記載のチップ抵抗器。
  3. 　前記主面の前記平面視において、前記基板の前記長手方向における前記第１抵抗体と前記第１端面との間の第１間隔は、前記基板の前記長手方向における前記基板の寸法が１．６ｍｍ以上の場合に０．３ｍｍ以下であり、前記基板の前記長手方向における前記基板の前記寸法が０．６ｍｍ以上１．６ｍｍ未満の場合に０．１５ｍｍ以下であり、
    　前記主面の前記平面視において、前記基板の前記長手方向における前記第２抵抗体と前記第２端面との間の第２間隔は、前記基板の前記長手方向における前記基板の前記寸法が１．６ｍｍ以上の場合に０．３ｍｍ以下であり、前記基板の前記長手方向における前記基板の前記寸法が０．６ｍｍ以上１．６ｍｍ未満の場合に０．１５ｍｍ以下である、請求項１または請求項２に記載のチップ抵抗器。
  4. 　前記基板の前記長手方向における前記第１補助電極の第１幅は、前記基板の前記長手方向における前記第１端子電極の第１電極幅より大きく、
    　前記基板の前記長手方向における前記第２補助電極の第２幅は、前記基板の前記長手方向における前記第２端子電極の第２電極幅より大きい、請求項１または請求項２に記載のチップ抵抗器。
  5. 　前記基板の前記長手方向における前記第１補助電極の第１幅は、前記基板の前記長手方向における前記第１抵抗体と前記第１端面との間の第１間隔以上であり、
    　前記基板の前記長手方向における前記第２補助電極の第２幅は、前記基板の前記長手方向における前記第２抵抗体と前記第２端面との間の第２間隔以上である、請求項１または請求項２に記載のチップ抵抗器。
  6. 　前記基板の前記長手方向における前記第１補助電極と前記第１抵抗体との第１重なり幅は、前記基板の前記長手方向における前記第１抵抗体と前記第１端面との間の第１間隔以上であり、
    　前記基板の前記長手方向における前記第２補助電極と前記第２抵抗体との第２重なり幅は、前記基板の前記長手方向における前記第２抵抗体と前記第２端面との間の第２間隔以上である、請求項１または請求項２に記載のチップ抵抗器。
  7. 　前記第１抵抗体と前記第２抵抗体とを覆う絶縁保護膜をさらに備え、
    　前記絶縁保護膜は、前記第１補助電極と前記第１抵抗体との間に介在しているとともに、前記第２補助電極と前記第２抵抗体との間に介在している、請求項１から請求項６のいずれか一項に記載のチップ抵抗器。
  8. 　前記基板の前記平面視において、前記第１補助電極及び前記第１端子電極は前記絶縁保護膜に重なっており、かつ、前記第２補助電極及び前記第２端子電極は前記絶縁保護膜に重なっており、
    　前記基板の前記長手方向における前記第１補助電極と前記絶縁保護膜との第３重なり幅は、前記基板の前記長手方向における前記第１端子電極と前記絶縁保護膜との第４重なり幅より大きく、
    　前記基板の前記長手方向における前記第２補助電極と前記絶縁保護膜との第５重なり幅は、前記基板の前記長手方向における前記第２端子電極と前記絶縁保護膜との第６重なり幅より大きい、請求項７に記載のチップ抵抗器。
  9. 　主面と、前記主面に接続されている第１端面と、前記主面に接続されている第２端面とを含む基板と、
    　前記基板の前記第１端面側に設けられている第１電極と、
    　前記基板の前記第２端面側に設けられている第２電極と、
    　前記主面上に設けられている第１抵抗体と、
    　前記主面上に設けられており、かつ、前記第１端面と前記第２端面とが互いに離間されている前記基板の長手方向において前記第１抵抗体から離間されている第２抵抗体と、
    　前記主面上に設けられており、かつ、前記第１抵抗体と前記第２抵抗体とを互いに電気的に直列に接続している接続電極とを備え、
    　前記第１電極は、第１端子電極を含み、
    　前記第１端子電極は、前記主面上に設けられており、かつ、前記第１抵抗体に接続されており、
    　前記第２電極は、第２端子電極を含み、
    　前記第２端子電極は、前記主面上に設けられており、かつ、前記第２抵抗体に接続されており、
    　前記主面の平面視において、前記基板の前記長手方向における前記第１抵抗体と前記第１端面との間の第１間隔は、前記基板の前記長手方向における前記基板の寸法が１．６ｍｍ以上の場合に０．３ｍｍ以下であり、前記基板の前記長手方向における前記基板の前記寸法が０．６ｍｍ以上１．６ｍｍ未満の場合に０．１５ｍｍ以下であり、
    　前記主面の前記平面視において、前記基板の前記長手方向における前記第２抵抗体と前記第２端面との間の第２間隔は、前記基板の前記長手方向における前記基板の前記寸法が１．６ｍｍ以上の場合に０．３ｍｍ以下であり、前記基板の前記長手方向における前記基板の前記寸法が０．６ｍｍ以上１．６ｍｍ未満の場合に０．１５ｍｍ以下である、チップ抵抗器。
  10. 　前記第１間隔と前記第２間隔とは、各々、前記基板の前記長手方向における前記第１抵抗体と前記第２抵抗体との間の第３間隔より小さい、請求項３、請求項５、請求項６、請求項９のいずれか一項に記載のチップ抵抗器。
  11. 　前記第１抵抗体には、第１トリミング溝が形成されており、
    　前記基板の前記長手方向における前記第１端面と前記第１トリミング溝との間の最短距離は、前記基板の前記長手方向における前記第１抵抗体と前記第１端面との間の第１間隔と前記基板の前記長手方向における前記第１抵抗体の寸法の三分の一との和以下である、請求項１または請求項２に記載のチップ抵抗器。
  12. 　前記第１抵抗体には、第１トリミング溝が形成されており、
    　前記基板の前記長手方向における前記第１端面と前記第１トリミング溝との間の最短距離は、前記第１間隔と前記基板の前記長手方向における前記第１抵抗体の寸法の三分の一との和以下である、請求項９または請求項１０に記載のチップ抵抗器。
  13. 　前記第２抵抗体には、第２トリミング溝が形成されており、
    　前記基板の前記長手方向における前記第２端面と前記第２トリミング溝との間の最短距離は、前記基板の前記長手方向における前記第２抵抗体と前記第２端面との間の第２間隔と前記基板の前記長手方向における前記第２抵抗体の寸法の三分の一との和以下である、請求項１１に記載のチップ抵抗器。
  14. 　前記第２抵抗体には、第２トリミング溝が形成されており、
    　前記基板の前記長手方向における前記第２端面と前記第２トリミング溝との間の最短距離は、前記第２間隔と前記基板の前記長手方向における前記第２抵抗体の寸法の三分の一との和以下である、請求項１２に記載のチップ抵抗器。
  15. 　前記第１抵抗体には、第１トリミング溝が形成されており、
    　前記第１トリミング溝のうち前記第１端面からの距離が最も短い第１溝部分は、前記基板の前記長手方向における前記第１抵抗体の第１中心線より前記第１端面に近位している、請求項１から請求項１０のいずれか一項に記載のチップ抵抗器。
  16. 　前記第２抵抗体には、第２トリミング溝が形成されており、
    　前記第２トリミング溝のうち前記第２端面からの距離が最も短い第２溝部分は、前記基板の前記長手方向における前記第２抵抗体の第２中心線より前記第２端面に近位している、請求項１５に記載のチップ抵抗器。
PCT/JP2021/034736 2020-11-02 2021-09-22 チップ抵抗器 WO2022091644A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202180072654.3A CN116569286A (zh) 2020-11-02 2021-09-22 片式电阻器
US18/248,190 US20230368949A1 (en) 2020-11-02 2021-09-22 Chip resistor
DE112021005034.6T DE112021005034T5 (de) 2020-11-02 2021-09-22 Chip-Widerstand
JP2022558919A JPWO2022091644A1 (ja) 2020-11-02 2021-09-22

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-183492 2020-11-02
JP2020183492 2020-11-02

Publications (1)

Publication Number Publication Date
WO2022091644A1 true WO2022091644A1 (ja) 2022-05-05

Family

ID=81382325

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/034736 WO2022091644A1 (ja) 2020-11-02 2021-09-22 チップ抵抗器

Country Status (5)

Country Link
US (1) US20230368949A1 (ja)
JP (1) JPWO2022091644A1 (ja)
CN (1) CN116569286A (ja)
DE (1) DE112021005034T5 (ja)
WO (1) WO2022091644A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078294A (ja) * 2006-09-20 2008-04-03 Matsushita Electric Ind Co Ltd チップ部品およびその製造方法
JP2018074137A (ja) * 2016-11-04 2018-05-10 サムソン エレクトロ−メカニックス カンパニーリミテッド． チップ抵抗器
JP2020178021A (ja) * 2019-04-17 2020-10-29 Koa株式会社 硫化検出センサの製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004200424A (ja) 2002-12-19 2004-07-15 Aoi Electronics Co Ltd チップ抵抗器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078294A (ja) * 2006-09-20 2008-04-03 Matsushita Electric Ind Co Ltd チップ部品およびその製造方法
JP2018074137A (ja) * 2016-11-04 2018-05-10 サムソン エレクトロ−メカニックス カンパニーリミテッド． チップ抵抗器
JP2020178021A (ja) * 2019-04-17 2020-10-29 Koa株式会社 硫化検出センサの製造方法

Also Published As

Publication number Publication date
DE112021005034T5 (de) 2023-07-06
CN116569286A (zh) 2023-08-08
US20230368949A1 (en) 2023-11-16
JPWO2022091644A1 (ja) 2022-05-05

Similar Documents

Publication Publication Date Title
US7782173B2 (en) Chip resistor
JP7093382B2 (ja) チップ抵抗器
JP7385358B2 (ja) チップ抵抗器
JP5115968B2 (ja) チップ抵抗器の製造方法およびチップ抵抗器
CN111276305A (zh) 芯片电阻器及其制造方法
KR100349780B1 (ko) 칩 서미스터
US20230274861A1 (en) Chip resistor
WO2022091644A1 (ja) チップ抵抗器
US7427911B2 (en) Electrical device having a heat generating resistive element
JP2022012055A (ja) 抵抗器
JP2021086837A (ja) チップ抵抗器
US11315708B1 (en) Chip resistor
KR101771836B1 (ko) 칩 저항 소자 및 칩 저항 소자 어셈블리
CN113826173B (zh) 电阻器
US20240021345A1 (en) Resistor
WO2020170750A1 (ja) 抵抗器
WO2022190879A1 (ja) チップ部品の実装構造
KR20180054273A (ko) 칩 저항 소자 및 칩 저항 소자 어셈블리
KR20180017842A (ko) 칩 저항 소자 및 칩 저항 소자 어셈블리
KR101538416B1 (ko) 칩 저항기 및 그 제작 방법
KR101544393B1 (ko) 칩 저항기 및 그 제작 방법
JP2022024701A (ja) チップ抵抗器の製造方法
JP2022159807A (ja) チップ抵抗器
CN115803830A (zh) 电阻器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21885763

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022558919

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 202180072654.3

Country of ref document: CN

122 Ep: pct application non-entry in european phase

Ref document number: 21885763

Country of ref document: EP

Kind code of ref document: A1