JP2004200424A - チップ抵抗器 - Google Patents
チップ抵抗器 Download PDFInfo
- Publication number
- JP2004200424A JP2004200424A JP2002367473A JP2002367473A JP2004200424A JP 2004200424 A JP2004200424 A JP 2004200424A JP 2002367473 A JP2002367473 A JP 2002367473A JP 2002367473 A JP2002367473 A JP 2002367473A JP 2004200424 A JP2004200424 A JP 2004200424A
- Authority
- JP
- Japan
- Prior art keywords
- resistance value
- resistance
- resistor
- series
- chip resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
【課題】抵抗値を高精度に調整できるチップ抵抗器を提供する。
【解決手段】絶縁基板1上の両端部に対向するように形成された一対の電極2、3間にそれぞれ抵抗値が異なる複数の抵抗体4a、4bを電気的に直列に接続する。複数の抵抗体の抵抗値の大きい抵抗体からそれぞれレーザトリミングを施して抵抗値を調整する。二つの抵抗体を電気的に直列接続して、抵抗値の高い抵抗体の方から先にトリミングを行うと、一つの抵抗体をトリミングした場合に比べて高精度の目標抵抗値を備えたチップ抵抗器が得られる。
【選択図】 図1
【解決手段】絶縁基板1上の両端部に対向するように形成された一対の電極2、3間にそれぞれ抵抗値が異なる複数の抵抗体4a、4bを電気的に直列に接続する。複数の抵抗体の抵抗値の大きい抵抗体からそれぞれレーザトリミングを施して抵抗値を調整する。二つの抵抗体を電気的に直列接続して、抵抗値の高い抵抗体の方から先にトリミングを行うと、一つの抵抗体をトリミングした場合に比べて高精度の目標抵抗値を備えたチップ抵抗器が得られる。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、チップ抵抗器及びその作製方法に関する。
【0002】
【従来の技術】
表面実装電子部品の代表例として、チップ抵抗器があるが、該抵抗器の所定の抵抗値を得るために、図4に示すように、セラミック等の絶縁基板1上の両端に対向するように形成された一対の電極2、3と、該一対の電極2、3間に一個の一様な厚膜抵抗体4が形成されて電気的に接続され、該抵抗体4には抵抗値を調整するために形成されたレーザトリミング溝5を有している。(特許文献1、特許文献2参照)
【0003】
【特許文献1】
特開平4−144203号公報
【特許文献2】
特開昭60−27104号公報
【0004】
従来より前記抵抗体4の抵抗値を調整するために、レーザトリミングが利用されているが、抵抗値精度を高精度とするには、レーザトリミングの条件、トリミング溝の変更によって、ある程度は可能であるが、これだけでは限界があった。
【0005】
【発明が解決しようとする課題】
近年、コンピュータ及びその周辺機器の普及、高性能化によって、回路基板に用いられる電子部品、特に抵抗部品の抵抗値の高精度化が求められている。
本発明は、簡単に抵抗値の高精度化を図ったチップ抵抗器及びその作製方法を提案するものである。
【0006】
【課題を解決するための手段】
本発明のチップ抵抗器は、絶縁基板と、該絶縁基板上の両端部に対向するように形成された一対の電極と、該電極間に電気的に接続された抵抗体とを備え、それぞれ抵抗値が調整された複数の抵抗体が前記電極間に電気的に直列に接続されている。前記複数の抵抗体にそれぞれトリミングを施して抵抗値を調整する。
【0007】
【発明の実施の形態】
図1には本発明の第1の実施の形態を示している。なお、従来と同じ構成要素には同一の符号を付している。
図1に示すように、セラミック基板などの絶縁基板1上の両端に一対の電極2及び電極3を構成する導体をそれぞれ印刷・焼成して形成した後、前記一対の電極2、3間にシート抵抗値の異なる厚膜抵抗体4a及び厚膜抵抗体4bをその一辺がそれぞれ前記電極2及び電極3に重なるように印刷・焼成して形成する。
ここで、前記厚膜抵抗体4a及び4bが直列接続されるように他の一辺が重なるように印刷・焼成される。
【0008】
次に、前記厚膜抵抗体4a及び4bにそれぞれレーザトリミングを施して測定点A及び測定点B間の抵抗値を測定し、所望の抵抗値に調整する。この時、シート抵抗値の大きい方の厚膜抵抗体からレーザトリミングを施し、所定の抵抗値を得るようにレーザトリミング溝5a及び5bを形成する。
【0009】
他の実施の形態として、図2に示すように、シート抵抗値の異なる3個の厚膜抵抗体4c、4d、4eを印刷して直列接続する。
そして、シート抵抗値の大きい厚膜抵抗体からそれぞれレーザトリミングを施し、所定の抵抗値を得るようにレーザトリミング溝5c、5d、5fを形成する。
【0010】
さらに他の実施の形態として、図3に示すように,厚膜抵抗体4f、4gを離して形成し、両厚膜抵抗体4f、4g間に導体膜6を印刷し、これら厚膜抵抗体を該導体膜6を介して直列接続する。
そして、シート抵抗値の大きい厚膜抵抗体からそれぞれレーザトリミングを施し、所定の抵抗値を得るようにレーザトリミング溝5f、5gを形成する。
【0011】
以下、前記チップ抵抗器のレーザトリミングによる抵抗値調整について、従来例と対比しながら具体的に説明する。
チップ抵抗器の最終抵抗値を例えば100とし、直列接続された2個の厚膜抵抗体のうち完成抵抗値90の一方の厚膜抵抗体と完成抵抗値10の厚膜抵抗体の直列接続のチップ抵抗器とすると、先に完成抵抗値90の厚膜抵抗体のレーザトリミングを施し、次に完成抵抗値10の厚膜抵抗体のレーザトリミングを施すと、完成抵抗値100のみの厚膜抵抗体にレーザトリミングを施した時よりも高精度の抵抗値が得られる。
【0012】
ここで、一例として最終抵抗値100Ωを得るために、100Ωの一個の抵抗体のみの場合(従来例に対応)と、90Ωと10Ωの2個の抵抗体を電気的に直列接続した場合(図1又は図3の実施の形態)のレーザトリミング後の抵抗値誤差に基づく調整の精度を比較する。
【0013】
まず、100Ωのみをレーザトリミングを施した場合、この抵抗値誤差を±1.0%とすれば、抵抗値誤差は±1.0Ωとなる。
一方、90Ωと10Ωを直列接続した場合、これらの抵抗体をそれぞれレーザトリミング施した場合の抵抗値誤差をそれぞれ±2%とする。ここで抵抗値誤差を大きくしたのは、一つの抵抗体当たりの面積が小さくなることを考慮しているためである。
【0014】
まず、90Ωの抵抗体に対してレーザトリミングを施すと、この抵抗体の誤差を含んだ抵抗値範囲は、90Ω±2.0%=88.2Ω〜91.8Ωとなる。
この時の測定抵抗値は、図1及び図3の測定点A−B間に抵抗測定器のプローブを当てて90Ωと10Ωの直列抵抗値を測定する方法、図3の測定点A−C間に抵抗測定器のプローブを当てて90Ωのみの抵抗値を測定する方法のいずれかの方法で行う。
【0015】
次に、10Ωの抵抗体に対してレーザトリミングを施すが、この抵抗体の調整値を所定の抵抗値100Ωに対する残りの抵抗値に対して行えば、90Ωの抵抗値誤差は無視できることとなる。このようなレーザトリミングを行う場合は、測定抵抗値は90Ωと10Ωの直列抵抗値を測定することになる。
【0016】
よって、所定の抵抗値100Ωの抵抗値誤差=10Ωの抵抗体の抵抗値誤差となる。これは、100Ω−88.2Ω=11.8Ωに対して±2.0%となるので、11.8Ω±2.0%=±0.236Ωとなる。これより、所定の抵抗値100Ωに対しては±0.236%の誤差の範囲となる。
前記抵抗体の抵抗値の組み合わせは一例であって、目標抵抗値によって任意の組み合わせが可能である。また、三個以上の抵抗体を直列した場合も同様高精度の抵抗値が得られる。
【0017】
【発明の効果】
このように、複数の抵抗体を電気的に直列接続して、抵抗値の高い方から先にトリミングを行うと、一つの抵抗体をトリミングした場合に比べて高精度の目標抵抗値を備えたチップ抵抗器が得られる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態の平面図である。
【図2】本発明の第2の実施の形態の平面図である。
【図3】本発明の第3の実施の形態の平面図である。
【図4】従来例の平面図である。
【符号の説明】
1・・絶縁基板 2、3・・電極 4a、4b・・直列接続された厚膜抵抗体
5a、5b・・レーザトリミング溝
【発明の属する技術分野】
本発明は、チップ抵抗器及びその作製方法に関する。
【0002】
【従来の技術】
表面実装電子部品の代表例として、チップ抵抗器があるが、該抵抗器の所定の抵抗値を得るために、図4に示すように、セラミック等の絶縁基板1上の両端に対向するように形成された一対の電極2、3と、該一対の電極2、3間に一個の一様な厚膜抵抗体4が形成されて電気的に接続され、該抵抗体4には抵抗値を調整するために形成されたレーザトリミング溝5を有している。(特許文献1、特許文献2参照)
【0003】
【特許文献1】
特開平4−144203号公報
【特許文献2】
特開昭60−27104号公報
【0004】
従来より前記抵抗体4の抵抗値を調整するために、レーザトリミングが利用されているが、抵抗値精度を高精度とするには、レーザトリミングの条件、トリミング溝の変更によって、ある程度は可能であるが、これだけでは限界があった。
【0005】
【発明が解決しようとする課題】
近年、コンピュータ及びその周辺機器の普及、高性能化によって、回路基板に用いられる電子部品、特に抵抗部品の抵抗値の高精度化が求められている。
本発明は、簡単に抵抗値の高精度化を図ったチップ抵抗器及びその作製方法を提案するものである。
【0006】
【課題を解決するための手段】
本発明のチップ抵抗器は、絶縁基板と、該絶縁基板上の両端部に対向するように形成された一対の電極と、該電極間に電気的に接続された抵抗体とを備え、それぞれ抵抗値が調整された複数の抵抗体が前記電極間に電気的に直列に接続されている。前記複数の抵抗体にそれぞれトリミングを施して抵抗値を調整する。
【0007】
【発明の実施の形態】
図1には本発明の第1の実施の形態を示している。なお、従来と同じ構成要素には同一の符号を付している。
図1に示すように、セラミック基板などの絶縁基板1上の両端に一対の電極2及び電極3を構成する導体をそれぞれ印刷・焼成して形成した後、前記一対の電極2、3間にシート抵抗値の異なる厚膜抵抗体4a及び厚膜抵抗体4bをその一辺がそれぞれ前記電極2及び電極3に重なるように印刷・焼成して形成する。
ここで、前記厚膜抵抗体4a及び4bが直列接続されるように他の一辺が重なるように印刷・焼成される。
【0008】
次に、前記厚膜抵抗体4a及び4bにそれぞれレーザトリミングを施して測定点A及び測定点B間の抵抗値を測定し、所望の抵抗値に調整する。この時、シート抵抗値の大きい方の厚膜抵抗体からレーザトリミングを施し、所定の抵抗値を得るようにレーザトリミング溝5a及び5bを形成する。
【0009】
他の実施の形態として、図2に示すように、シート抵抗値の異なる3個の厚膜抵抗体4c、4d、4eを印刷して直列接続する。
そして、シート抵抗値の大きい厚膜抵抗体からそれぞれレーザトリミングを施し、所定の抵抗値を得るようにレーザトリミング溝5c、5d、5fを形成する。
【0010】
さらに他の実施の形態として、図3に示すように,厚膜抵抗体4f、4gを離して形成し、両厚膜抵抗体4f、4g間に導体膜6を印刷し、これら厚膜抵抗体を該導体膜6を介して直列接続する。
そして、シート抵抗値の大きい厚膜抵抗体からそれぞれレーザトリミングを施し、所定の抵抗値を得るようにレーザトリミング溝5f、5gを形成する。
【0011】
以下、前記チップ抵抗器のレーザトリミングによる抵抗値調整について、従来例と対比しながら具体的に説明する。
チップ抵抗器の最終抵抗値を例えば100とし、直列接続された2個の厚膜抵抗体のうち完成抵抗値90の一方の厚膜抵抗体と完成抵抗値10の厚膜抵抗体の直列接続のチップ抵抗器とすると、先に完成抵抗値90の厚膜抵抗体のレーザトリミングを施し、次に完成抵抗値10の厚膜抵抗体のレーザトリミングを施すと、完成抵抗値100のみの厚膜抵抗体にレーザトリミングを施した時よりも高精度の抵抗値が得られる。
【0012】
ここで、一例として最終抵抗値100Ωを得るために、100Ωの一個の抵抗体のみの場合(従来例に対応)と、90Ωと10Ωの2個の抵抗体を電気的に直列接続した場合(図1又は図3の実施の形態)のレーザトリミング後の抵抗値誤差に基づく調整の精度を比較する。
【0013】
まず、100Ωのみをレーザトリミングを施した場合、この抵抗値誤差を±1.0%とすれば、抵抗値誤差は±1.0Ωとなる。
一方、90Ωと10Ωを直列接続した場合、これらの抵抗体をそれぞれレーザトリミング施した場合の抵抗値誤差をそれぞれ±2%とする。ここで抵抗値誤差を大きくしたのは、一つの抵抗体当たりの面積が小さくなることを考慮しているためである。
【0014】
まず、90Ωの抵抗体に対してレーザトリミングを施すと、この抵抗体の誤差を含んだ抵抗値範囲は、90Ω±2.0%=88.2Ω〜91.8Ωとなる。
この時の測定抵抗値は、図1及び図3の測定点A−B間に抵抗測定器のプローブを当てて90Ωと10Ωの直列抵抗値を測定する方法、図3の測定点A−C間に抵抗測定器のプローブを当てて90Ωのみの抵抗値を測定する方法のいずれかの方法で行う。
【0015】
次に、10Ωの抵抗体に対してレーザトリミングを施すが、この抵抗体の調整値を所定の抵抗値100Ωに対する残りの抵抗値に対して行えば、90Ωの抵抗値誤差は無視できることとなる。このようなレーザトリミングを行う場合は、測定抵抗値は90Ωと10Ωの直列抵抗値を測定することになる。
【0016】
よって、所定の抵抗値100Ωの抵抗値誤差=10Ωの抵抗体の抵抗値誤差となる。これは、100Ω−88.2Ω=11.8Ωに対して±2.0%となるので、11.8Ω±2.0%=±0.236Ωとなる。これより、所定の抵抗値100Ωに対しては±0.236%の誤差の範囲となる。
前記抵抗体の抵抗値の組み合わせは一例であって、目標抵抗値によって任意の組み合わせが可能である。また、三個以上の抵抗体を直列した場合も同様高精度の抵抗値が得られる。
【0017】
【発明の効果】
このように、複数の抵抗体を電気的に直列接続して、抵抗値の高い方から先にトリミングを行うと、一つの抵抗体をトリミングした場合に比べて高精度の目標抵抗値を備えたチップ抵抗器が得られる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態の平面図である。
【図2】本発明の第2の実施の形態の平面図である。
【図3】本発明の第3の実施の形態の平面図である。
【図4】従来例の平面図である。
【符号の説明】
1・・絶縁基板 2、3・・電極 4a、4b・・直列接続された厚膜抵抗体
5a、5b・・レーザトリミング溝
Claims (3)
- 絶縁基板と、該絶縁基板上の両端部に対向するように形成された一対の電極と、該電極間に電気的に接続された抵抗体とを備えたチップ抵抗器であって、
それぞれ抵抗値が調整された抵抗値の異なる複数の抵抗体が前記電極間に電気的に直列に接続されてなることを特徴とするチップ抵抗器。 - 絶縁基板と、該絶縁基板上の両端部に対向するように形成された一対の電極と、該電極間に電気的に接続された抵抗体とを備え、それぞれ抵抗値が調整された抵抗値の異なる複数の抵抗体が前記電極間に電気的に直列に接続されてなるチップ抵抗器の作製方法において、
前記複数の抵抗体の抵抗値の大きい抵抗体からそれぞれトリミングを施して抵抗値を調整したことを特徴とするチップ抵抗器の作製方法。 - 前記トリミングは、レーザトリミング法で行うことを特徴とする請求項2のチップ抵抗器の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002367473A JP2004200424A (ja) | 2002-12-19 | 2002-12-19 | チップ抵抗器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002367473A JP2004200424A (ja) | 2002-12-19 | 2002-12-19 | チップ抵抗器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004200424A true JP2004200424A (ja) | 2004-07-15 |
Family
ID=32764343
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002367473A Pending JP2004200424A (ja) | 2002-12-19 | 2002-12-19 | チップ抵抗器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004200424A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006303190A (ja) * | 2005-04-20 | 2006-11-02 | Matsushita Electric Works Ltd | 発光装置 |
JPWO2007108107A1 (ja) * | 2006-03-20 | 2009-07-30 | 富士通株式会社 | 受動素子設計プログラム、設計装置、および設計方法 |
JP2016032072A (ja) * | 2014-07-30 | 2016-03-07 | Koa株式会社 | チップ抵抗器 |
US9793033B2 (en) | 2014-10-24 | 2017-10-17 | Koa Corporation | Resistor and manufacturing method |
CN111279443A (zh) * | 2017-10-25 | 2020-06-12 | Koa株式会社 | 片式电阻器及片式电阻器的制造方法 |
DE112021005034T5 (de) | 2020-11-02 | 2023-07-06 | Rohm Co., Ltd. | Chip-Widerstand |
-
2002
- 2002-12-19 JP JP2002367473A patent/JP2004200424A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006303190A (ja) * | 2005-04-20 | 2006-11-02 | Matsushita Electric Works Ltd | 発光装置 |
JPWO2007108107A1 (ja) * | 2006-03-20 | 2009-07-30 | 富士通株式会社 | 受動素子設計プログラム、設計装置、および設計方法 |
JP4673405B2 (ja) * | 2006-03-20 | 2011-04-20 | 富士通株式会社 | 受動素子設計プログラム、設計装置、および設計方法 |
JP2016032072A (ja) * | 2014-07-30 | 2016-03-07 | Koa株式会社 | チップ抵抗器 |
US9793033B2 (en) | 2014-10-24 | 2017-10-17 | Koa Corporation | Resistor and manufacturing method |
CN111279443A (zh) * | 2017-10-25 | 2020-06-12 | Koa株式会社 | 片式电阻器及片式电阻器的制造方法 |
CN111279443B (zh) * | 2017-10-25 | 2022-02-25 | Koa株式会社 | 片式电阻器及片式电阻器的制造方法 |
DE112021005034T5 (de) | 2020-11-02 | 2023-07-06 | Rohm Co., Ltd. | Chip-Widerstand |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002064002A (ja) | チップ抵抗器およびその製法 | |
JP3358070B2 (ja) | チップ抵抗器およびその抵抗値調整方法 | |
JP2007073693A (ja) | チップ抵抗器とのその製造方法 | |
JP2004200424A (ja) | チップ抵抗器 | |
JP2001313154A (ja) | 電気抵抗値調整方法並びに発熱体及びその製造方法 | |
JP4073673B2 (ja) | 抵抗器の製造方法 | |
JP2764517B2 (ja) | チップ抵抗器、ならびに、これを用いる電流検出回路および電流検出方法 | |
JP2810467B2 (ja) | 主として温度測定用に意図されたサーミスターおよびサーミスターの製造方法 | |
JP3525673B2 (ja) | 抵抗器およびその製造方法 | |
JPH08172029A (ja) | 厚膜印刷コンデンサ及びその容量調整方法 | |
JPH08102403A (ja) | 抵抗器およびその製造方法 | |
JP2010199283A (ja) | 複合抵抗器及びその製造方法 | |
WO2012039175A1 (ja) | 金属板低抵抗チップ抵抗器の製造方法 | |
JPH0963805A (ja) | 角形チップ抵抗器 | |
JP2000030902A (ja) | チップ型抵抗器とその製造方法 | |
JP2004039882A (ja) | チップ型サーミスタとその製造方法 | |
JP2004207540A (ja) | 複合電子部品及びその特性調整方法 | |
JP3651179B2 (ja) | 抵抗器の製造方法 | |
JP2000299203A (ja) | 抵抗器およびその製造方法 | |
JPS62174902A (ja) | 厚膜抵抗体のトリミング方法 | |
JPS63289402A (ja) | ロ−ドセル | |
JPH0424903A (ja) | 厚膜回路基板 | |
JPH05283201A (ja) | 抵抗体電子部品 | |
JP2002075703A (ja) | 抵抗器およびその製造方法 | |
JPS6240787A (ja) | 厚膜チツプ抵抗 |