KR100349780B1 - 칩 서미스터 - Google Patents

Abstract

본 발명에 따른 칩 서미스터는, 서미스터 소자, 및 이 서미스터 소자와의 사이에 전기절연층을 개재하여 적층된 기판을 갖는 적층체를 포함한다. 상기 서미스터 소자는, 판형상의 서미스터 바디의 표면에 형성되는 한 쌍의 표면 전극, 및 상기 적층체의 서로 대향하는 양 단부에 각각 형성되는 한 쌍의 외부 전극을 갖는다. 이들 외부 전극은 각각 상기 표면 전극과 전기적으로 접속된다. 상기 한 쌍의 표면 전극은 각각 상기 서미스터 바디의 한 주면의 대부분으로부터 한 측면을 경유하여 다른 주면의 일부분으로 연장되도록 형성되며, 서로 떨어져서 전기적 절연 관계에 있는 것이 바람직하다. 바람직하게는 상기 기판은 다른 서미스터 바디를 포함할 수 있다.

Description

칩 서미스터{Chip Thermistor}

본 발명은 과전류에 대한 보호 목적으로 사용될 수 있는 칩형 서미스터("칩 서미스터")에 관한 것이다.

칩 서미스터는, 정의 저항-온도 계수(PTC) 서미스터 및 부의 저항-온도계수(NTC) 서미스터를 포함한다. PTC 칩 서미스터는 전자 기기의 회로에 조립될 수 있으며, 소정의 전류값 이상의 과전류가 흘렀을 때에, 자기 발열하여, 정의 저항 온도 특성에 의하여 저항값이 상승하고, 전자 기기에 흐르는 전류를 소정의 전류값 이하로 하는 작용이 있다.

도 2는 종래의 PTC 서미스터(1)를 나타내며, 이 PTC 서미스터(1)는 판형상의 PTC 서미스터 바디(2)에 표면 전극(3, 4)이 형성된 서미스터 소자(5)와, PTC 서미스터 소자(5)의 양 주면에, 표면 전극(3, 4)을 피복하도록 형성된 전기절연층(6), 및 PTC 서미스터 소자(5)의 양 단면에 표면 전극(3, 4)과 전기적으로 접속되도록 형성된 외부 전극(7, 8)을 포함한다.

과전류에 대한 보호 목적으로 사용되는 PTC 서미스터(1)는, 예를 들면 전압 저하에 동반되는 전력 손실을 감소하기 위하여 저저항화가 요구되고 있다. 그러나, 일반적으로 세라믹 재료를 저저항화하면, PTC 서미스터 소자로부터의 발열이 커진다. PTC 서미스터(1)의 절연층(6)은 매우 얇기 때문에, PTC 서미스터 소자(5)의 열이 PTC 서미스터(1)가 실장된 회로 기판에 쉽게 전해져서, 회로 기판 자체뿐만 아니라 주변 기기에도 나쁜 영향을 미친다고 하는 문제가 있었다.

본 발명의 목적은 칩 서미스터가 실장되는 회로 기판의 온도의 상승을 억제할 수 있는 개선된 칩 서미스터를 제공하는데 있다.

본 발명의 다른 목적은 저저항화를 위하여 얇게 형성하더라도 판형상의 서미스터 소자의 강도를 유지할 수 있는 칩 서미스터를 제공하는데 있다.

도 1은 본 발명의 한 실시형태에 따른 PTC 칩 서미스터의 단면도이다.

도 2는 종래의 PTC 칩 서미스터의 단면도이다.

(도면의 주요 부분에 있어서의 부호의 설명)

11: PTC 칩 서미스터

12: PTC 서미스터 소자

13: PTC 서미스터 바디

14, 15: 표면 전극

16: 기판

17a, 17b: 절연층

18, 19: 외부 전극

본 발명의 한 실시형태에 따른 칩 서미스터는, 판형상의 서미스터 바디의 표면에 한 쌍의 표면 전극이 형성된 서미스터 소자와, 상기 서미스터 소자와의 사이에 전기절연층을 개재하여 적층된 기판을 갖는 적층체; 및 상기 적층체의 서로 대향하는 양 단부에 상기 표면 전극과 각각 전기적으로 접속하도록 형성되는 한 쌍의 외부 전극;을 포함한다.

상기 한 쌍의 표면 전극은 각각 상기 서미스터 바디의 한 주면의 대부분으로부터 한 측면을 경유하여 다른 주면의 일부분으로 연장되도록 형성되며, 서로 전기적 절연 관계에 있는 것이 바람직하다. 바람직하게는 상기 기판은 다른 서미스터 바디를 포함할 수 있다.

서미스터 소자의 회로 기판에 대향하는 면에 전기절연판을 부착함으로써, 서미스터 소자로부터 발생하는 열이 회로 기판에 전해지는 것을 더욱 효과적으로 억제할 수 있다.

(발명의 상세한 설명)

이하, 본 발명의 실시형태에 대하여 설명하겠다.

도 1은 본 발명의 한 실시형태에 따른 PTC 칩 서미스터(11)를 나타내며, 이 PTC 칩 서미스터(11)는 PTC 서미스터 소자(12)와, 이 PTC 서미스터 소자(12)와의 사이에 절연층(17a)을 개재하여 접합된 기판(16)을 갖는 적층체; 및 이 적층체의 양 단부에 형성된 외부 전극(18, 19);을 포함한다.

PTC 서미스터 소자(12)는 칫수가 4.5㎜×3.2㎜×0.2㎜인 판형상의 PTC 서미스터 바디(13)의 표면에 각각 Cr, 모넬 및 Ag의 3층으로 이루어지는 한 쌍의 표면 전극(14, 15)을 박막 기술 방법에 의하여 형성하여 얻어진 것이다.

PTC 서미스터 바디(13)는 주면과 측면이 이루는 각 모서리부가 라운딩 처리되어 있는 것이 바람직하다. 이에 따라서, 표면 전극(14, 15)이 PTC 서미스터 바디(13)의 각 모서리부에 균일한 두께로 부착됨과 아울러, 표면 전극(14, 15)이 각 모서리부에서 절단되어 도통 불량이 일어나는 것을 확실하게 방지할 수 있다.

도 1에 나타낸 바와 같이, 한 표면 전극(제 1 표면 전극(14))이 PTC 서미스터 바디(13)의 한 주면(제 1 주면)의 대부분에서 한 측면을 경유하여 다른 주면(제 2 주면)의 일부분으로 연장되고, 다른 표면 전극(제 2 표면 전극(15))이 제 2 주면의 대부분에서 다른 측면을 경유하여 제 1 주면의 일부분으로 연장되며, 2개의 표면 전극(14, 15)이 서로 떨어져서 절연 관계를 유지하고 있다.

이들 표면 전극(14, 15)은 각각 PTC 서미스터 바디(13)의 양 주면 및 한 측면에 걸쳐서 형성되어 있기 때문에, PTC 서미스터 소자(12)의 양 단면에 있어서 외부 전극(18, 19)과의 전기적 접속이 확실하며, 또한 외부 전극(18, 19)이 주면의 일부분을 피복하도록 형성되더라도, 다른쪽 표면 전극(15, 14)과의 절연이 확실하다.

표면 전극(14, 15)이 포함할 수 있는 재료는 옴 접촉을 형성할 수 있는 금속 베이스층을 갖는 한 본 발명의 범위를 한정하는 것은 아니며, Cr 이외에, 예를 들면 Ni 또는 Al이어도 된다. 또한, 표면 전극의 형성 방법도 본 발명의 범위를 한정하는 것은 아니며, 표면 전극은 스퍼터링, 기상 증착, 또는 도전성 페이스트의 인쇄 및 베이킹에 의해 형성할 수 있다. 표면 전극은 복수층을 갖는 적층체로 해도 된다.

PTC 서미스터 소자(12)의 양 주면 전면에는, 붕규산납계의 유리 페이스트를 약 80㎛의 두께로 도포하고, 베이킹함으로써, 전기절연층(17a, 17b)이 형성된다. PTC 서미스터 소자(12)에는 절연층(17a)을 개재하여 기판(16)(표면 전극을 형성하지 않은 다른 PTC 서미스터 바디)이 접합된다.

기판과 PTC 서미스터 소자의 접합은, 유리 페이스트를 도포한 PTC 서미스터 소자(12)의 한 주면에 기판(16)(즉 전극을 형성하지 않은 PTC 서미스터 바디)을 포개고, 베이킹함으로써 행해진다. 또는, 기판(16)의 한 주면의 전면에 미리 유리 페이스트를 도포해 두고, 이 기판을 PTC 서미스터 소자(12)상에 포개고, 그 후 유리 페이스트를 베이킹해도 된다.

도 1에 나타낸 절연층(17a, 17b) 외에, 외부 전극(18, 19)의 형성 부위를 제외하고, PTC 서미스터 소자(12)의 나머지 측면(도 1에 있어서 보는 이를 향한 측면 및 보는 이로부터 먼 측면)에도 다른 절연층을 형성해도 된다. 이에 따라서, PTC 서미스터 소자(12)의 양 단면을 제외하는 네 면이 모두 전기절연체인 유리로 피복된다.

본 실시형태에서는, 붕규산 납계의 유리를 사용하였으나, 이에 한정되는 것은 아니며, 다른 종류의 유리 재료 및 수지 재료를 절연체로서 사용하여도 된다.

외부 전극(18, 19)은 PTC 서미스터 소자(12)와 기판(16)을 적층하여 형성된 적층체의 양 단면에 은 페이스트를 약 6㎛의 두께로 도포하여 500℃에서 10분간 베이킹함으로써 형성될 수 있으며, PTC 서미스터 소자(12)의 표면 전극(14, 15)에 각각 전기적으로 접속된다.

외부 전극(18, 19)은 솔더링 특성이 양호한 금속 재료를 포함하는 것이면 되고, 베이킹된 Ag층 상부에, Sn 등의 솔더링 특성이 양호한 상층막을 형성한 것이어도 된다. 또한 외부 전극은 스퍼터링, 기상 증착, 도전성 페이스트의 인쇄 및 베이킹, 또는 솔더링에 의해 형성할 수 있다. 외부 전극은 복수층을 갖는 적층체로 해도 된다.

이와 같은 구성을 갖는 PTC 칩 서미스터(11)는, 회로 기판에 실장되는 경우, 회로 기판에 부착되는 기판(16)(PTC 서미스터 바디)이, PTC 서미스터 소자(12)의 발열이 회로 기판에 전해지는 것을 억제하는 역할을 하며, 따라서 회로 기판의 불필요한 온도 상승을 방지할 수 있다.

종래예의 서미스터 및 본 발명의 실시형태에 따른 PTC 칩 서미스터의 시료를 회로 기판에 실장하고, 각각에 전압을 인가하여, 이들이 실장된 회로 기판의 표면 온도를 측정함으로써 실험을 행하였다.

종래예의 서미스터의 5개의 시료에 대해서는, 측정된 회로 기판의 표면 온도가 130℃, 129℃, 125℃, 132℃ 및 126℃이고, 평균 온도가 128℃이었다. 본 발명에 따른 5개의 시료에 대해서는, 측정된 표면 온도가 100℃, 99℃, 102℃, 95℃ 및 100℃이고, 평균 온도가 99℃이었다. 따라서, 종래예의 서미스터와 본 발명의 실시형태에 따른 서미스터의 시료 사이에는 평균 온도의 차가 약 30℃로 컸다. 이 실험 결과로부터, 본 발명에 따른 PTC 칩 서미스터는 이것이 실장된 회로 기판의 온도의상승을 방지할 수 있다는 것이 판명되었다.

본 발명의 범위내에서 여러가지 변형 및 변경이 가능하다는 것은 물론이다. 예를 들면, PTC 서미스터 소자의 상부 주면에 유리 페이스트에 의하여 다른 기판(16)을 부착하여, PTC 서미스터 소자(12)를 2개의 기판(16)사이에 끼워도 된다. 상술한 실시형태에서는 기판으로서 PTC 서미스터 바디(전극을 형성하지 않음)를 사용하였으나, 기판 대신에 알루미나 등의 절연체를 사용하여, 외부 전극(18,19)과의 사이에 10⁶Ω이상의 저항값을 유지할 수 있도록 해도 된다.

또한, 본 발명은 부의 저항 온도 계수(NTC) 서미스터의 제조에도 적용할 수 있다.

이상 설명한 바와 같이, 본 발명에 의한 칩 서미스터는, 서미스터 소자의 회로 기판에 대향하는 면에 전기절연판을 부착함으로써, 서미스터 소자로부터 발생하는 열이 회로 기판에 전해지는 것을 더욱 효과적으로 억제할 수 있다.

Claims (10)

1. 판형상의 서미스터 바디의 표면에 한 쌍의 표면 전극이 형성된 서미스터 소자와, 상기 서미스터 소자와의 사이에 전기절연층을 개재하여 적층된 기판을 갖는 적층체; 및

   상기 적층체의 서로 대향하는 양 단부에 상기 표면 전극과 각각 전기적으로 접속하도록 형성되는 한 쌍의 외부 전극;을 포함하는 칩 서미스터.
2. 제 1항에 있어서, 상기 판형상의 서미스터 바디는 서로 대향하는 제 1 주면 과 제 2 주면, 및 상기 제 1 주면과 제 2 주면 사이에 위치하는 측면을 가지며, 상기 한 쌍의 표면 전극은, 서로 전기적 절연 관계에 있는 제 1 표면 전극 및 제 2 표면 전극으로 구성되며, 상기 제 1 표면 전극은 상기 제 1 주면의 대부분으로부터 한 측면을 경유하여 상기 제 2 주면의 일부분으로 연장되며, 상기 제 2 표면 전극은 상기 제 2 주면의 대부분으로부터 다른 측면을 경유하여 상기 제 1 주면의 일부분으로 연장되는 것을 특징으로 하는 칩 서미스터.
3. 제 1항에 있어서, 상기 기판은 전기절연 재료를 포함하는 것을 특징으로 하는 칩 서미스터.
4. 제 3항에 있어서, 상기 기판은 알루미나를 포함하는 것을 특징으로 하는 칩서미스터.
5. 제 3항에 있어서, 상기 기판은 다른 판형상의 서미스터 바디를 포함하는 것을 특징으로 하는 칩 서미스터.
6. 제 1항에 있어서, 상기 서미스터 바디는 PTC 서미스터 바디인 것을 특징으로 하는 칩 서미스터.
7. 제 2항에 있어서, 상기 서미스터 바디는 PTC 서미스터 바디인 것을 특징으로 하는 칩 서미스터.
8. 제 2항에 있어서, 상기 기판은 전기절연 재료를 포함하는 것을 특징으로 하는 칩 서미스터.
9. 제 8항에 있어서, 상기 기판은 알루미나를 포함하는 것을 특징으로 하는 칩 서미스터.
10. 제 8항에 있어서, 상기 기판은 다른 판형상의 서미스터 바디를 포함하는 것을 특징으로 하는 칩 서미스터.