KR100312735B1 - 칩 써미스터 및 이의 제조방법 - Google Patents

칩 써미스터 및 이의 제조방법 Download PDF

Info

Publication number
KR100312735B1
KR100312735B1 KR1019990027430A KR19990027430A KR100312735B1 KR 100312735 B1 KR100312735 B1 KR 100312735B1 KR 1019990027430 A KR1019990027430 A KR 1019990027430A KR 19990027430 A KR19990027430 A KR 19990027430A KR 100312735 B1 KR100312735 B1 KR 100312735B1
Authority
KR
South Korea
Prior art keywords
thermistor
main surface
electrodes
elements
chip
Prior art date
Application number
KR1019990027430A
Other languages
English (en)
Other versions
KR20000011572A (ko
Inventor
아베요시아키
히로타도시하루
Original Assignee
무라타 야스타카
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 무라타 야스타카, 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 무라타 야스타카
Publication of KR20000011572A publication Critical patent/KR20000011572A/ko
Application granted granted Critical
Publication of KR100312735B1 publication Critical patent/KR100312735B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/1406—Terminals or electrodes formed on resistive elements having positive temperature coefficient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thermistors And Varistors (AREA)
  • Details Of Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

본 발명의 칩 써미스터는 한 쌍의 전극이 표면에 형성된 직사각의 판 형상의 써미스터 블록(block)을 제공함으로써 제조된다. 이 전극은 각각 써미스터 블록의 각 주면의 일부에 적어도 한 측면까지 연속적으로 연장하게 형성되어 있다. 이렇게 준비된 써미스터 블록은 그 후에 길이 방향에 대한 횡단 방향으로 절단되어, 복수개의 써미스터 소자를 얻게 된다. 따라서, 소정수의 써미스터 소자는 주면들이 상호 대향하게 정렬되어 적층된다. 두께 10㎛를 초과하는 글래스(glass) 등의 절연성 재료층은 상호 인접하게 적층된 써미스터 소자들 사이에 삽입된다. 적층체의 외면에는 외부전극이 형성되어, 정렬된 단면에서 적층된 써미스터 소자의 전극들에 전기적으로 접속된다.

Description

칩 써미스터 및 이의 제조방법{Chip Thermistors and Methods of making same}
본 발명은 칩형 써미스터('칩 써미스터') 및 이러한 써미스터의 제조방법에 관한 것이다. 보다 상세히하면, 본 발명은 과전류 보호에 사용되는 칩형의 정특성(positive temperature characteristic: PTC) 써미스터 및 이러한 칩형 써미스터의 제조방법에 관한 것이다.
과전류 보호에 사용되는 PTC 칩 써미스터는 전자기구의 회로에 합치되어, 이 회로에 소정의 전류치를 초과하여 과대 전류가 흐를 때 자기 발열이 일어날 것이고, 이로 인해 저항치가 정특성에 의해 상승하고, 전자기구에 흐르는 전류는 소정의 최대 전류치 이하로 저하될 것이다. 이런 종류의 칩 써미스터는 전압 저하에 의한 전력 손실을 저하시킬 수 있도록 저항이 저하되는 것이 바람직하고, PTC 써미스터 소자를 복수개 전기적으로 병렬로 접속시켜, 소자들의 총 합성 저항이 접속되는 PTC 써미스터 소자의 수에 따라서 저하될 수 있는 방법이 제안되고 있다.
예를 들어, 일본공개 제 6-267709호 공보에는, 도 7에 도시된 바와 같이, 양주면에 각각 전극 3a, 4a가 형성되어 있는 판 형상의 PTC 써미스터 소자 2를 복수개 적층시켜 구성된 PTC 써미스터 1a가 개시되어 있다. 상호 인접하고 있는 복수개의 PTC 써미스터 소자 2의 상호 대향하고 있는 전극쌍 3a 또는 전극쌍 4a는 전기적인 도전성 접착제 5로 접합된다. 또한, 전극들간의 상호 절연성 상태를 유지하기 위해서, 전극 3a, 4a 사이의 간격부를 전기적인 절연재 6a로 충전한다.
또 다른 예를 들어, 일본공개 제 6-302404호 공보에는, 도 8에 도시된 바와 같이, 양주면에 각각 전극 3b, 4b가 형성되어 있는 판 형상의 PTC 써미스터 소자 2를 복수개 적층시켜 구성한 PTC 써미스터 1b가 개시되어 있다. 상호 인접하고 있는 복수개의 PTC 써미스터 소자 2의 상호 대향하고 있는 전극쌍 3b 또는 전극쌍 4b는 동일한 방향으로 연장하고 있다. 인접하는 PTC 써미스터 소자 2 각각은 글래스(glass) 재료 6b로 접합된다. 전극쌍 3b, 4b는 층과 교대로 상호 대향하는 방향으로 연장하며, PTC 써미스터 소자 2의 적층체의 양 단면에 외부전극 7, 8이 형성되어 전극 3b, 4b가 전기적으로 병렬로 접속될 수 있다.
상술한 종래 기술의 PTC 써미스터에서, 도 7의 PTC 써미스터 1a의 경우에는 전극 3a, 4a가 접착제 5의 층을 통해 정확하게 정렬되도록, PTC 써미스터 소자 2가 주위 깊게 적층되어야 하고, 도 8의 PTC 써미스터 1b의 경우에는 전극 3b, 4b가 서로 상이한 방향으로 교대로 적층되도록, PTC 써미스터 소자 2가 주의 깊게 적층되어야 하기 때문에, 종래 기술의 PTC 써미스터를 고효율로 생산할 수가 없다.
본 발명의 목적은 PTC 써미스터 소자를 적층시킬 때, 내부전극의 연장 방향의 정렬없이, 제조가 용이한 낮은 저항의 칩형 써미스터 및 이러한 칩형 써미스터의 제조방법을 제공하는 것이다.
도 1은 본 발명을 실시하는 칩형의 정특성(positive temperature characteristic: PTC) 써미스터의 단면도이다.
도 2는 도 1에 도시된 칩형의 정특성 써미스터의 형성 방법을 도시하는 도면으로, 도 2a는 정특성 써미스터 블록(block)을 도시하고; 도 2b는 Ni 막이 표면에 형성된 후의 정특성 써미스터 블록을 도시하며; 도 2c는 Ni 막의 일부가 제거된 후의 정특성 써미스터 블록을 도시한다.
도 3은 도 2c에 도시된 복수개의 선 Ⅹ-Ⅹ' 중의 하나를 길이 방향으로 절단한 단면도이다.
도 4는 또 다른 정특성 써미스터 소자의 단면도이다.
도 5는 본 발명을 실시하는 다른 칩형의 정특성 써미스터의 단면도이다.
도 6은 본 발명을 실시하는 또 다른 칩형의 정특성 써미스터의 단면도이다.
도 7은 종래 기술의 칩형의 정특성 써미스터의 단면도이다.
도 8은 종래 기술의 또 다른 칩형의 정특성 써미스터의 단면도이다.
<도면의 주요 부호에 대한 간단한 설명>
11, 11a, 11b ... 칩형의 정특성 써미스터
12, 12a ... 정특성 써미스터 소자
13 ... 절연성 글래스층
14 ... 정특성 써미스터 블록
15, 15a, 16, 16a ... 내부전극
17, 17b, 18, 18b ... 외부전극
직사각의 판 형상의 써미스터 블록 및 한쌍의 전극이 표면에 형성된 본 발명을 실시하는 칩 써미스터 및 이러한 칩 써미스터의 제조를 통해서, 상기 목적 및 그 외의 목적이 달성될 수 있다. 써미스터 블록은 길이 방향으로 가늘고 길게 연장된 상호 대향하는 한 쌍의 주면 및 상호 대향하는 한 쌍의 측면을 가지고 있다. 상기 양주면 중의 한쪽 주면의 일부에 제 1 전극이 상기 양측면 중의 한쪽 측면까지 연속적으로 연장하여 형성되어 있고, 다른쪽 주면의 일부에 제 2 전극이 다른쪽 측면까지 연속적으로 연장하여 형성되어 있다. 이렇게 준비된 써미스터 블록은 그 후에 길이 방향에 대한 횡단 방향으로 절단되어, 복수개의 써미스터 소자를 얻게 되고, 원래 써미스터 블록의 측면은 각 써미스터 소자의 단면이 된다. 따라서 소정수의 써미스터 소자는 주면들이 상호 대향하게 정렬되어 적층된다. 두께 10㎛를 초과하는 글래스 등의 절연성 재료층은 상호 인접하게 적층된 써미스터 소자들 사이에 삽입된다. 이렇게 형성된 적층체는 개별의 적층된 써미스터 소자의 전극이 외부에 노출되는 상호 대향하는 외면을 가지고 있다. 상기 적층체의 외면에는 외부전극이 형성되어 적층된 써미스터 소자 상의 전극들에 전기적으로 접속된다.
각 써미스터 소자의 제 1 및 제 2 전극은 한쪽 주면의 대부분을 피복하고, 연속적으로 이 주면의 단면 및 다른쪽 주면의 일부에까지 걸쳐서 연장되게 형성되어 있다. 상기 적층체의 각 주면은 글래스 등의 전기적인 절연성 재료층으로 피복되어도 된다.
이렇게 구성된 칩 써미스터는, 적층된 써미스터 소자가 서로로부터 확실하게 절연되고, 써미스터 소자가 적층됨에 따라 이들 소자가 대향하는 방향을 주의 깊게 살펴볼 필요가 없다, 따라서, 제조 효율이 향상되고, 칩 써미스터가 실장된 회로기판의 온도의 상승을 저하시킬 수 있다.
본 명세서에서, 동일하거나 유사한 구성 부품은 편의를 위해서 동일한 참조부호로 나타내고, 이들 동일한 참조부호로 나타낸 구성 부품들이 상이한 PCT 칩 써미스터 및 PCT 써미스터 소자에 사용되더라도, 이에 대한 설명은 생략한다.
이하에서, 본 발명은 첨부된 도면을 참조하여 기술한다.
[실시예 1]
도 1은 본 발명을 실시하는 PTC 칩 써미스터 11을 도시한다. PTC 칩 써미스터 11은 3개의 판 형상의 PTC 써미스터 소자 12와 이들 소자들 사이에 형성된 절연층 13을 적층시킨 구조를 가지고 있으며, 적층되는 PTC 써미스터 소자 12의 양측면에는 외부전극 17, 18이 형성되어 있다.
이 PTC 칩 써미스터 11은, 도 2a에 도시된 바와 같이, 먼저 가늘고 긴 직사각판 형상의 PTC 써미스터 블록 14를 준비함으로써 제조된다. 다음으로, 도 2b에 도시된 바와 같이, PTC 써미스터 블록 14의 표면에는 Ni 박막 141이 무전해 도금에 의해 형성된다. 다음으로, 도 2c에 도시된 바와 같이, PTC 써미스터 블록 14의 길이 방향으로의 연장 측면을 따라서 그리고 그 측면의 근방에서 양주면에 형성된 Ni 박막 141의 스트라이프(stripe) 형상의 직선 부분을 샌드 블라스팅(sandblastinag)에 의해 제거한 후에, PTC 써미스터 블록 14는 선 Ⅹ-Ⅹ'를 따라서 절단된다. 이에 의해, 도 3에 도시된 바와 같이, PTC 써미스터 블록 14 상에 내부전극 15, 16(여기에서, 각개의 PTC 써미스터 소자 12가 적층되기 전에 전극이 내부에 배치되지 않더라도, 내부전극이라고 명명한다)이 형성되어 있는 길이 4.5㎜, 폭 3.2㎜, 높이 0.3㎜의 PTC 써미스터 소자 12를 얻게 된다. PTC 써미스터 블록 14를 절단하기 전의 PTC 써미스터 블록 14의 측면은 이제 PTC 써미스터 소자 12의 단면이 된다. 내부전극 15는 PTC 써미스터 블록 14의 한쪽 주면(제 1 주면)의 대부분을 피복하여 PTC 써미스터 블록 14의 한쪽 주면으로부터 단면까지 연장되며, PTC 써미스터 블록 14의 다른쪽 주면(제 2 주면)의 작은 부분을 피복하여 PTC 써미스터 블록 14의 다른쪽 주면까지 이르게 된다. 또 다른 내부전극 16도 PTC 써미스터 블록 14의 다른쪽 주면(제 2 주면)의 대부분을 피복하여 PTC 써미스터 블록 14의 다른쪽 주면으로부터 단면까지 연장되며, PTC 써미스터 블록 14의 제 1 주면의 작은 부분을 피복하여 PTC 써미스터 블록 14의 제 1 주면까지 이르게 된다.
무전해 도금 공정 이전에, PTC 써미스터 블록 14는 Ni 박막 141이 형성되는 주면과 측면 사이의 각 가장자리 부분 142를 비스듬하게 하는 것이 바람직하다. 이에 의해, Ni막 141은 PTC 써미스터 블록 14의 가장자리 부분 142에 균일하게 접착될 수 있고, 내부전극 15, 16의 가장자리 부분 142에서의 절단, 및 이러한 절단 등으로 인해 일어나는 전기 전도 불량의 발생을 확실하게 방지할 수 있다.
다음으로, 제 1 PTC 써미스터 소자 12의 한쪽 주면을 글래스 페이스트(paste)를 완전하게 도포한다. 제 2 PTC 써미스터 소자 12는 정면을 맞대는 위치 관계로 제 1 PTC 써미스터 소자 12와 중첩되어 제 2 주면에 적층되게 배치되고, 제 1 주면도 유사하게 글래스 페이스트로 완전하게 도포된다. 유사하게, 제 3 PTC 써미스터 소자도 제 2 PTC 써미스터 소자에 중첩되어 적층되게 배치되고, 제 1 주면도 전면이 또는 외부전극 17, 18이 형성되는 가장자리 부분을 제외한 부분이 글래스 페이스트로 도포된다. 소성 공정에 의해, 이들 3개의 PTC 써미스터 소자 12는 그들 사이에 있는 절연성 글래스층 13에 의해 접속되고, 적층체의 외부에서 대향하는 주면(도 1에 도시된 바와 같이, 제 1 PTC 써미스터 소자의 바닥면에서의 제 1 주면과 제 3 PTC 써미스터 소자의 꼭대기면에서의 제 2 주면)도 또한 각각 절연성 글래스층 13으로 도포된다. 상호 인접하고 있는 적층된 PTC 써미스터 소자 12의 전극 15, 16의 상호 절연을 유지하게 위해서, PTC 써미스터 소자들 사이의 절연성 글래스층 13의 두께를 10㎛ 보다 크게 하는 것이 바람직하다. 적층된 PTC 써미스터 소자 12의 양단면에 노출된 내부전극 15, 16의 일부가 개별적으로 전기적으로 접속될 수 있도록, PTC 써미스터 소자 12의 적층체의 양단면에 Ag 페이스트를 연소시킴으로써 외부전극 17, 18을 형성하여, PTC 칩 써미스터 11을 얻게 된다.
적층된 PTC 써미스터 소자 12의 양주면 및 양측면(즉, 도 1의 단면도에서 자신의 앞쪽 측면으로부터 떨어지고 이 측면을 향하는 표면)의 전면에, 또는 외부전극 17, 18이 형성되는 영역을 제외한 영역에 글래스 페이스트가 도포되고, 연소되어도 된다. 이에 의해, 외부에서 대향하고 있는 4개의 표면(즉, 2개의 주면 및 2개의 측면, 그러나 2개의 단면은 아님)은 절연성 재료에 의해 피복된다.
상술한 바와 같이, PTC 써미스터 소자 12를 그들 사이에 형성된 글래스층 13과 함께 적층시킨 후에, 이 적층체를 글레스 페이스트에 침지시켜 적층체 표면을 글래스층 13으로 피복하고, 이 적층체의 양단면에 Ag 페이스트를 도포하고, 연소 공정으로 연소시킴으로써 외부전극 17, 18이 교대로 형성될 수 있다. 이 연소 공정에 의해, 글래스층 13의 글래스 재료가 적층체를 피복하는 Ag 중에 방산되고, 이에 의해, 개별적인 PTC 써미스터 소자 12의 양단면 상의 내부전극 15, 16의 일부에 전기적으로 접속되는 외부전극 17, 18이 형성된다. 이 방법은, 적층된 PTC 써미스터 소자 12의 4개의 외면(2개의 단면을 제외한 표면)의 피복에, Ag 페이스트에 의한 도포보다 글래스층 13에 의한 도포에서 보다 용이하다.
이렇게 구성된 PTC 칩 써미스터 11은 적층된 PTC 써미스터 소자 12 사이에서 절연을 위해 충분한 두께를 가지고 있는 글래스층 13이 형성된다는 특징이 있다. 따라서, 상호 인접하고 있는 PTC 써미스터 소자 12의 내부전극 15, 16은 그들의 연장 방향에 상관없이 확실하게 서로 절연되어 있다. 따라서, 복수개의 PTC 써미스터 소자 12는 적층된 PTC 써미스터 소자 12의 양단면에 외부전극 17, 18을 형성함으로써 전기적으로 병렬로 접속될 수 있다. 내부전극 15, 16이 적층된 PTC 써미스터 소자 12로부터 외부에 노출되므로, 내부전극들은 외부전극 17, 18에 전기적으로 확실하게 접속될 수 있고, 신뢰성이 향상된다. 각 내부전극 15, 16이 상응하는 PTC 써미스터 소자 12의 3개의 표면(2개의 주면과 1개의 단면)에 걸쳐서 형성되므로, 외부전극 17, 18이 PTC 칩 써미스터 11의 주면에 어느 정도 연장하더러도, PTC 써미스터 소자 12는 PTC 써미스터 소자 12의 꼭대기면 또는 바닥면에서의 내부전극 15 또는 16으로부터 용이하게 절연될 수 있다. 이렇게 구성된 PTC 칩 써미스터 11의또 다른 이점은, 적어도 주면들이 글래스층 13으로 피복되므로, PTC 칩 써미스터가 회로기판에 실장되고, 그 위에 도전 랜드(land)에 접속된 후에, 변위(displacement) 또는 전위(dislocation)에 의한 단락이 확실하게 방지될 수 있다.
[실시예 2]
본 발명을 실시하는 다른 PTC 칩 써미스터 11a는 도 4 및 도 5를 참조하여 설명하고, 상술한 바와 같이 유사하거나 동일한 구성 부품은 동일한 참조부호로 나타낸다. 이러한 PTC 칩 써미스터 11a를 제조하기 위해서, 도 3에 도시된 PTC 써미스터 소자 12와 설계가 상이한 PTC 써미스터 소자 12a를 부가적으로 준비한다. 즉, PTC 써미스터 소자 12a는 직사각판 형상의 PTC 써미스터 블록 14의 한쪽 단면에 형성되고 PTC 써미스터 블록 14의 한쪽 주면의 대부분까지 연장하여 이 대부분을 피복하는 내부전극 15a; 및 PTC 써미스터 블록 14의 다른쪽 단면에 형성되고 PTC 써미스터 블록 14의 다른쪽 주면의 대부분까지 연장하여 이 대부분을 피복하는 내부전극 16a를 가지고 있다. 도 4의 단면도에 도시된 바와 같이, 이들 내부전극 15a, 16a는 상호 접촉하지 않고 L자 형태이다.
다음으로, PTC 써미스터 소자(제 1 PTC 써미스터 소자) 12의 한쪽 주면의 전면에 글래스 페이스트를 도포하고, 제 1 PTC 써미스터 소자 12 위에는 제 1 PTC 써미스터 소자 12의 주면과 정면을 맞대는 관계로 또 다른 PTC 써미스터 소자 12a(제 2 PTC 써미스터 소자)가 한쪽 주면의 전면을 글래스 페이스트로 도포된 상태로 배치되어 있다. 제 1 PTC 써미스터 소자 12의 말단에 있는 제 2 PTC 써미스터 소자12a의 다른쪽 주면도 전면이 글래스 페이스트로 도포되어 있고, 도 3에 도시된 종류의 또 다른 PTC 써미스터 소자 12(제 3 PTC 써미스터 소자)는 제 2 PTC 써미스터 소자 12a와 정면을 맞대는 관계로 제 2 PTC 써미스터 소자 12a 위에 배치되어 있다. 이 글래스 페이스트는 제 3 PTC 써미스터 소자 12의 다른쪽 주면(꼭대기에 노출된 주면)의 전면 또는 외부전극의 형성가능한 영역을 제외한 영역에 도포된다. 이 글래스 페이스트는 제 2 PTC 써미스터 소자 12a 말단에 있는 제 1 PTC 써미스터 소자 12의 주면의 전면 또는 외부전극이 형성되는 영역을 제외한 영역에 도포된다. 이렇게 형성된 적층체는 연소되고, 적층체의 각 단면에 Ag를 연소시킴으로써외부전극 17, 18이 형성되어, 이 외부전극은 내부전극 15, 15a, 16, 16a에 각각 전기적으로 접속된다. 따라서, PTC 칩 써미스터 11a가 얻어진다.
이렇게 얻어진 실시예 2의 PTC 칩형 써미스터 11a는 상술한 실시예 1의 PTC 칩형 써미스터 11과, 제 2 PTC 써미스터 소자 12a의 2개의 내부전극 15a, 16a가 보다 큰 영역에 걸쳐서 상호 대향하고 있다는 점이 다르다. 따라서, 도 5에 도시된 바와 같은 3개의 PTC 써미스터 소자 12, 12a(2개의 PTC 써미스터 소자 12, 1개의 PTC 써미스터 소자 12a)를 접속시킨 PTC 칩 써미스터 11a의 총 저항은 도 1에 도시된 바와 같은 3개의 PTC 써미스터 소자 12를 접속시킨 PTC 칩 써미스터 11보다 낮을 수 있다.
[실시예 3]
본 발명을 실시하는 또 다른 PTC 칩 써미스터 11b는 도 6을 참조하여 설명하고, 상술한 바와 같이 유사하거나 동일한 구성 부품은 동일한 참조부호로 나타낸다. 이러한 PTC 칩 써미스터 11b를 제조하기 위해서, 도 3에 도시된 3개의 PTC 써미스터 소자 12에 부가하여 내부전극 15, 16이 형성되지 않은 PTC 써미스터 블록 14를 준비한다. PTC 써미스터 블록 14의 한쪽 주면에 글래스 페이스트로 완전하게 도포한 후에, 그 위에 3개의 PTC 써미스터 소자 12 중의 하나를 배치하고, 상술한 PTC 칩 써미스터 11의 제조를 위한 적층체의 형성 공정을 반복한다. PTC 써미스터 블록 14의 다른쪽 주면도 전면을 또는 외부전극이 형성되는 영역을 제외한 영역을 글래스 페이스트로 피복한다. 따라서, PTC 써미스터 블록 14와 3개의 PTC 써미스터 소자 12를 적층시켜 구성한 적층체의 각 단면에 Ag를 연소시켜 외부전극 17b, 18b가 형성된다.
일반적으로, 세라믹 재료의 블록의 저항이 보다 저하되면, 블록을 포함하고 있는 소자가 보다 많이 발열하고, 이 초과 발열이 소자가 실장된 회로기판에 전도되어 회로기판의 온도를 상승시키기 때문에, 이로 인해 회로기판 자체 뿐만이 아니라 그 근방에 실장된 부품에도 악영향을 미친다. PTC 칩 써미스터 11b의 추가 PTC 써미스터 블록 14는 회로기판에서 PTC 써미스터 소자 12의 열전도를 방지하는 작용을 하여, 회로 기판의 온도 상승이 저하된다.
실시예 1과 실시예 3을 비교하기 위해서, PTC 칩 써미스터 11, 11b의 각 6개의 시료를 회로기판에 개별적으로 실장시켰고, 각 회로기판의 표면 온도를 동일한 전압을 가할 때 측정하였다. 측정된 표면 온도는 실시예 1의 6개의 시료가 148℃, 155℃, 150℃, 153℃, 147℃ 및 150℃ 이었고, 실시예 3의 6개의 시료가 112℃, 110℃, 105℃, 108℃, 111℃ 및 110℃ 이었다. 실시예 1의 평균 온도는 150℃ 이었고, 실시예 3의 평균 온도는 109℃로, 이들의 온도차는 40℃를 초과하였다. 이 사실로부터, PTC 칩 써미스터 11b의 발열이 회로기판에 거의 전도되지 않는다는 것을 확실하게 알 수 있다. 따라서, 회로기판의 표면 온도의 상승도 더디게 된다.
이제까지, 본 발명을 소정의 실시예만을 참조하여 기술하였지만, 본 발명이 이들 상술한 실시예로만 한정되는 것은 아니다. 본 발명은 본 발명의 범위 내에서 각종 변화 및 변형이 가능하다. PTC 써미스터 블록 14는 전극 17b, 18b 사이에서 106Ω을 초과하는 저항치를 제공할 수 있는 또 다른 절연성 또는 거의 절연성의 재료로 구성되어도 된다. 또한, 추가 PTC 써미스터 블록 14는 글래스 페이스트에 의해 PTC 칩 써미스터 11b의 PTC 써미스터 소자 12의 상면의 꼭대기에 접합되어도 되고, 얻어진 PTC 칩 써미스터는 꼭대기측과 바닥측 양측에 PTC 써미스터 블록를 가질 것이다.
상기 모든 실시예에서, 내부전극 15, 15a, 16, 16a는 Cr, Al 등의 옴(ohmic) 특성을 나타낼 수 있는 어떠한 종류의 금속으로 구성되어도 된다. 이들 내부전극은 스퍼터링, 증착, 인쇄와 연소, 또는 이들 방법들의 조합 등에 의해서 형성되어도 된다. 외부전극 17, 18은 납땜성이 양호한 어떠한 금속으로 구성되어도 되고, 연소된 Ag층 위에 Sn 등의 납땜가능한 금속의 상층을 형성함으로써 형성되어도 된다. 이들 외부전극도 스퍼터링, 증착, 인쇄와 연소, 납땜, 또는 이들 방법들의 조합 등에 의한 다양한 방법으로 형성되어도 된다. PTC 칩 써미스터 11, 11a 또는 11b를 형성하기 위해서 적층된 PTC 써미스터 소자 12 및/또는 12a의 개수는 3개로만 한정되는 것은 아니다. 일반적으로 5개 내지 6개의 써미스터 소자가 적층되지만, 이들 적층수는 자유롭게 변경될 수 있고, 용도에 따라서 이 수를 늘리거나 줄이는 것이 바람직하다. PTC 써미스터 소자 12, 12a 및 PTC 써미스터 블록 14를 접합하는데에 글래스층 13을 사용하였지만, 글래스 이외의 수지 재료 등의 각종 절연성 재료로 대체되어도 된다. 제조방법에 대해서, 각개의 PTC 써미스터 소자 12 및/또는 12b에 글래스 페이스트가 도포되어, 접합되기 전에 이들 사이의 절연상이 확보된다. 이 방법으로, 소정 두께의 글래스층을 얻어서, 확실한 방법으로 PTC 써미스터 소자들 사이의 절연성을 확보할 수 있다.
마지막으로, 본 발명이 칩형의 양특성 써미스터에 대해서만 기술하였지만, 본 발명은 당연히 칩형의 음특성(negative temperature characteristic: NTC) 써미스터에도 동일하게 적용된다.
이제까지 상술한 바와 같이, 본 발명의 칩 써미스터는 많은 이점이 있다. 이 칩 써미스터는 판 형상의 써미스터 소자를 복수개 적층시키고, 이들을 병렬로 접속시켜, 써미스터 소자들의 총 저항이 병렬로 접속된 PTC 써미스터 소자의 개수에 따라서 저하되므로, 저항을 저하시킬 수 있다. 복수개의 써미스터 소자가 적층되므로, 이렇게 형성된 칩 써미스터의 기계적인 강도는 향상되고, 이로 인해 판 형상의 얇은 써미스터 소자를 사용하는 것이 가능하다. 써미스터 소자들이 그들 사이에 삽입된 거의 절연성 재료로 판 형상으로 적층되므로, 각 써미스터 소자의 적층 방향은 중요하지 않고 이로 인해 제조 공정이 한층 더 간단해진다. 내부전극이 써미스터 블록의 한쪽 주면으로부터 측면까지 연장되어 다른쪽 주면까지 이르도록 형성되므로, 이들 내부전극은 충분히 큰 접촉 영역에 걸쳐서 외부전극과 확실하게 접촉될 수 있다. 실시예 3에서와 같이 추가 써미스터 블록이 삽입되면, 칩 써미스터가 실장되는 회로기판의 표면 온도는 저하될 수 있고, 회로기판과 그 근방에 있는 부품에도 열에 의한 악영향이 저하될 수 있다.

Claims (13)

  1. 판 형상으로 적층된 복수개의 써미스터 소자;
    상기 써미스터 소자들 사이에 각각 배치되고, 상호 인접하고 있는 상기 써미스터 소자들간을 절연시키는 절연층; 및
    한 쌍의 외부전극을 포함하고 있는 칩 써미스터로서,
    상기 써미스터 소자 각각은 상호 대향하는 한 쌍의 단면, 상기 한 쌍의 단면들 사이에서 연장하는 상호 대향하는 한 쌍의 주면 및 한쌍의 내부전극을 가지고 있고,
    상기 각 절연층은 상기 서미스터 소자의 주면 전체를 피복하며,
    상기 한 쌍의 내부전극들 중의 하나는 상기 주면들 중의 한 주면의 일부 및 상기 단면들 중의 한 단면에까지 연속적으로 연장하여 형성되고, 다른 하나의 상기 내부전극은 다른 상기 주면의 일부 및 다른 상기 단면에까지 연속적으로 연장하여 형성되며,
    상기 써미스터 소자들은 상기 주면들을 통해 적층되어 상호 대향하고 있는 외면과 함께 적층체를 형성하고.
    상기 외부전극은 상기 외면에 각각 형성되고, 상기 써미스터 소자의 상기 단면들을 결합시킨 한 단면에서 상기 각 써미스터 소자의 상기 내부전극들에 전기적으로 접속되며,
    상기 서미스터 소자의 상기 내부전극들은 상기 외부전극들 중 한 외부전극을 통해서만 서로 전기적으로 접속되는 것을 특징으로 하는 칩 써미스터.
  2. 제 1항에 있어서, 상기 내부전극들 중의 하나는 한쪽 상기 주면의 대부분의일부에 형성되고; 다른 상기 내부전극은 다른쪽 상기 주면의 대부분의 일부에 형성되는 것을 특징으로 하는 칩 써미스터.
  3. 제 1항에 있어서, 상기 내부전극들 중의 하나는 한쪽 상기 주면의 대부분의 일부와, 연속적으로 한쪽 상기 단면 및 다른쪽 상기 주면의 일부에까지 걸쳐서 연장하게 형성되며; 다른 상기 내부전극은 다른쪽 상기 주면의 대부분의 일부와, 연속적으로 다른 상기 단면 및 한쪽 주면의 일부에까지 걸쳐서 연장하게 형성되는 것을 특징으로 하는 칩 써미스터.
  4. 제 1항에 있어서, 상기 각 주면은 전기적인 절연성 재료층으로 피복되는 것을 특징으로 하는 칩 써미스터.
  5. 제 1항에 있어서, 상기 절연층은 두께가 10㎛를 초과하는 것을 특징으로 하는 칩 써미스터.
  6. 제 1항에 있어서, 상기 적층체의 한 주면에 접합되는 전기적인 절연판을 더 포함하는 것을 특징으로 하는 칩 써미스터.
  7. 제 1항에 있어서, 상기 써미스터 소자는 가장자리의 직선이 비스듬한 것을 특징으로 하는 칩 써미스터.
  8. 길이 방향으로 가늘고 길게 연장된 상호 대향하는 한 쌍의 주면, 및 상기 한쌍의 주면들 사이에서 상기 길이 방향으로 연장하는 상호 대향하는 한 쌍의 측면을 가지고 있는 직사각판 형상의 써미스터 블록(block)을 제공하는 단계;
    한쪽 상기 주면의 일부 및 연속적으로 한쪽 상기 측면에까지 연장하게 형성되는 제 1 전극, 및 다른 상기 주면의 일부 및 연속적으로 다른쪽 상기 측면에까지 연장하게 형성되는 제 2 전극을 형성하는 단계;
    상기 써미스터 블록을 상기 길이 방향에 대한 횡단 방향으로 절단하여, 복수개의 써미스터 소자를 얻는 단계;
    상기 복수개의 써미스터 소자와 상기 써미스터 소자들 사이에 각각 삽입된 절연층을 함께 적층시켜 형성되고, 상호 대향하는 외면을 가지고 있으며, 상기 외면에서 상기 써미스터 블록의 측면에서 적층된 상기 써미스터 소자의 상기 제 1 및 제 2 전극의 부분이 정렬되는 적층체를 제조하는 단계; 및
    상기 적층체의 상기 외면에 각각 형성되어, 적층된 상기 써미스터 소자의 상기 제 1 및 제 2 전극에 전기적으로 접속되는 한 쌍의 외부전극을 형성하는 단계를 포함하는 것을 특징으로 하는 칩 써미스터의 제조방법.
  9. 제 8항에 있어서, 상기 제 1 전극은 한쪽 상기 주면의 대부분의 일부와 연속적으로 한쪽 상기 측면 및 다른쪽 상기 주면에까지 연장하게 형성되며; 상기 제 2 전극은 다른쪽 상기 주면의 대부분의 일부와 연속적으로 다른 상기 측면 및 한쪽상기 주면에까지 연장하게 형성되는 것을 특징으로 하는 칩 써미스터의 제조방법.
  10. 제 8항에 있어서, 상기 제 1 및 제 2 전극은 상기 주면 및 상기 측면의 전면에 전기적인 도전층을 형성하고, 상기 길이 방향으로 상기 도전층을 상기 주면의 상기 제 1 및 제 2 전극간의 분리가 이루어지게 스트라이프(stripe) 형상으로 제거함으로써 형성되는 것을 특징으로 하는 칩 써미스터의 제조방법.
  11. 제 8항에 있어서, 적층된 상기 써미스터 소자의 주면에 평행한 상기 적층체의 적어도 각 외부 노출면을 전기적인 절연판으로 피복하는 단계를 더 포함하는 것을 것을 특징으로 하는 칩 써미스터의 제조방법.
  12. 제 8항에 있어서, 적층된 상기 써미스터 소자의 상기 주면에 평행한 상기 적층체의 한 외부 노출면에 전기적인 절연판을 접합시키는 단계를 더 포함하는 것을 것을 특징으로 하는 칩 써미스터의 제조방법.
  13. 제 8항에 있어서, 상기 외부전극은 상기 적층체를 글래스 페이스트에 침지시켜 상기 적층체의 외면의 전면에 글래스층을 형성하고; 상기 외면 상에 Ag 페이스트를 도포하며; 상기 Ag 페이스트를 연소하여 상기 Ag 페이스트 중에 상기 외면의 상기 글래스 페이스트의 글래스 재료를 방산시키는 것을 특징으로 하는 칩 써미스터의 제조방법.
KR1019990027430A 1998-07-08 1999-07-08 칩 써미스터 및 이의 제조방법 KR100312735B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP19283298 1998-07-08
JP10-192832 1998-07-08
JP11037546A JP2000082603A (ja) 1998-07-08 1999-02-16 チップ型サ―ミスタおよびその製造方法
JP11-37546 1999-02-16

Publications (2)

Publication Number Publication Date
KR20000011572A KR20000011572A (ko) 2000-02-25
KR100312735B1 true KR100312735B1 (ko) 2001-11-03

Family

ID=26376671

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990027430A KR100312735B1 (ko) 1998-07-08 1999-07-08 칩 써미스터 및 이의 제조방법

Country Status (6)

Country Link
US (1) US6040755A (ko)
JP (1) JP2000082603A (ko)
KR (1) KR100312735B1 (ko)
DE (1) DE19927948B4 (ko)
SG (1) SG74138A1 (ko)
TW (1) TW434587B (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2761204B1 (fr) * 1997-03-24 1999-05-14 Siemens Automotive Sa Dispositif de distribution d'energie electrique dans plusieurs circuits alimentes en paralleles, et procede de fabrication de ce dispositif
JP3402226B2 (ja) * 1998-11-19 2003-05-06 株式会社村田製作所 チップサーミスタの製造方法
JP3736602B2 (ja) * 1999-04-01 2006-01-18 株式会社村田製作所 チップ型サーミスタ
JP3628222B2 (ja) * 2000-01-14 2005-03-09 ソニーケミカル株式会社 Ｐｔｃ素子の製造方法
JP2003532284A (ja) * 2000-04-25 2003-10-28 エプコス アクチエンゲゼルシャフト 電気的構造素子、その製造法および該構造素子の使用
US6686827B2 (en) * 2001-03-28 2004-02-03 Protectronics Technology Corporation Surface mountable laminated circuit protection device and method of making the same
JP2003133166A (ja) * 2001-10-26 2003-05-09 Murata Mfg Co Ltd セラミック電子部品
KR100437895B1 (ko) * 2001-11-14 2004-06-25 엘지전선 주식회사 반복 사용이 가능한 실린더형 ｐｔｃ 퓨즈
JP3857571B2 (ja) * 2001-11-15 2006-12-13 タイコ エレクトロニクス レイケム株式会社 ポリマーｐｔｃサーミスタおよび温度センサ
US7576968B2 (en) * 2002-04-15 2009-08-18 Avx Corporation Plated terminations and method of forming using electrolytic plating
US7152291B2 (en) * 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
US7177137B2 (en) * 2002-04-15 2007-02-13 Avx Corporation Plated terminations
US6982863B2 (en) * 2002-04-15 2006-01-03 Avx Corporation Component formation via plating technology
US6960366B2 (en) * 2002-04-15 2005-11-01 Avx Corporation Plated terminations
US7463474B2 (en) * 2002-04-15 2008-12-09 Avx Corporation System and method of plating ball grid array and isolation features for electronic components
US7367114B2 (en) * 2002-08-26 2008-05-06 Littelfuse, Inc. Method for plasma etching to manufacture electrical devices having circuit protection
DE10316194B4 (de) * 2003-04-09 2012-10-11 Webasto Ag Luftheizgerät mit einer Vorrichtung zur Flammüberwachung
JP3924563B2 (ja) * 2003-12-26 2007-06-06 Ｔｄｋ株式会社 積層型チップバリスタ
TWI265534B (en) * 2003-12-31 2006-11-01 Polytronics Technology Corp Over-current protection apparatus
TWM254809U (en) * 2004-03-09 2005-01-01 Protectronics Technology Corp Multi-layer over-current protector
DE102005050638B4 (de) * 2005-10-20 2020-07-16 Tdk Electronics Ag Elektrisches Bauelement
TW200903527A (en) * 2007-03-19 2009-01-16 Murata Manufacturing Co Laminated positive temperature coefficient thermistor
US20090027821A1 (en) * 2007-07-26 2009-01-29 Littelfuse, Inc. Integrated thermistor and metallic element device and method
KR100922471B1 (ko) 2007-09-27 2009-10-21 삼성에스디아이 주식회사 이차전지용 보호회로기판 및 이를 이용한 이차 전지
US8659384B2 (en) * 2009-09-16 2014-02-25 Littelfuse, Inc. Metal film surface mount fuse
JP5304757B2 (ja) * 2010-09-06 2013-10-02 Ｔｄｋ株式会社 セラミック積層ｐｔｃサーミスタ
US20150235744A1 (en) * 2014-02-20 2015-08-20 Fuzetec Technology Co., Ltd. Pptc over-current protection device
FR3067870B1 (fr) * 2017-06-16 2021-01-01 Schneider Electric Ind Sas Appareil de protection electrique comportant un dispositif limiteur de courant
CN117198668A (zh) * 2023-06-01 2023-12-08 中山敏瓷科技有限公司 一种片式ntc热敏电阻制备用装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62128514A (ja) * 1985-11-29 1987-06-10 株式会社村田製作所 磁器電子部品
JPH06231906A (ja) * 1993-01-28 1994-08-19 Mitsubishi Materials Corp サーミスタ
JPH06267709A (ja) * 1993-03-15 1994-09-22 Murata Mfg Co Ltd 正特性サーミスタ
US5488348A (en) * 1993-03-09 1996-01-30 Murata Manufacturing Co., Ltd. PTC thermistor
JPH06302404A (ja) * 1993-04-16 1994-10-28 Murata Mfg Co Ltd 積層型正特性サ−ミスタ
US5907272A (en) * 1996-01-22 1999-05-25 Littelfuse, Inc. Surface mountable electrical device comprising a PTC element and a fusible link

Also Published As

Publication number Publication date
KR20000011572A (ko) 2000-02-25
SG74138A1 (en) 2000-07-18
DE19927948B4 (de) 2004-09-30
US6040755A (en) 2000-03-21
DE19927948A1 (de) 2000-02-03
TW434587B (en) 2001-05-16
JP2000082603A (ja) 2000-03-21

Similar Documents

Publication Publication Date Title
KR100312735B1 (ko) 칩 써미스터 및 이의 제조방법
US7782173B2 (en) Chip resistor
EP0398811B1 (en) Manufacturing method for a PTC thermistor
JP2649491B2 (ja) Ｓｍｄ構造の抵抗器、その製造方法及びこの抵抗器を取り付けたプリント回路板
US6429533B1 (en) Conductive polymer device and method of manufacturing same
TW432401B (en) Method of producing thermistor chips
US6242997B1 (en) Conductive polymer device and method of manufacturing same
JP5778690B2 (ja) チップサーミスタ及びサーミスタ集合基板
KR100258677B1 (ko) 서미스터 소자
US9984822B2 (en) Electronic component
JPH11144904A (ja) チップ電子部品
US6163246A (en) Chip-type electronic device
JP4547781B2 (ja) 多連チップ抵抗器の製造方法
JP3736602B2 (ja) チップ型サーミスタ
JP2013165181A (ja) 積層電子部品
JP5240286B2 (ja) チップサーミスタ及びチップサーミスタの製造方法
US7601920B2 (en) Surface mount composite electronic component and method for manufacturing same
JP2000106322A (ja) 積層セラミックコンデンサ
JP2006086274A (ja) 積層バリスタ，積層バリスタの実装構造及びバリスタモジュール
JPH11251186A (ja) スタック型セラミックコンデンサ
JP4461641B2 (ja) 積層型チップサーミスタ及びその製造方法
JPH0945830A (ja) チップ状電子部品
JP2003297603A (ja) チップ型サーミスタおよびチップ型サーミスタの実装構造
JP2000114100A (ja) 多連型電子部品
JP2022147754A (ja) 積層型インダクタ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120919

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20151002

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20180928

Year of fee payment: 18

EXPY Expiration of term