JP3924563B2 - 積層型チップバリスタ - Google Patents

積層型チップバリスタ Download PDF

Info

Publication number
JP3924563B2
JP3924563B2 JP2003435078A JP2003435078A JP3924563B2 JP 3924563 B2 JP3924563 B2 JP 3924563B2 JP 2003435078 A JP2003435078 A JP 2003435078A JP 2003435078 A JP2003435078 A JP 2003435078A JP 3924563 B2 JP3924563 B2 JP 3924563B2
Authority
JP
Japan
Prior art keywords
varistor
multilayer chip
internal electrodes
layer
internal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003435078A
Other languages
English (en)
Other versions
JP2005197281A (ja
Inventor
末起一 竹花
正 小笠原
英明 曽根
毅彦 阿部
英隆 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2003435078A priority Critical patent/JP3924563B2/ja
Priority to TW093139856A priority patent/TWI396206B/zh
Priority to KR1020040110926A priority patent/KR101060970B1/ko
Priority to CNB2004101026611A priority patent/CN100541675C/zh
Publication of JP2005197281A publication Critical patent/JP2005197281A/ja
Application granted granted Critical
Publication of JP3924563B2 publication Critical patent/JP3924563B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/105Varistor cores
    • H01C7/108Metal oxide
    • H01C7/112ZnO type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/12Overvoltage protection resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Thermistors And Varistors (AREA)

Description

本発明は、積層型チップバリスタに関する。
バリスタは、電圧によって抵抗値が非直線的に変化する素子であり、例えば、所定の電圧値(バリスタ電圧)を超える電圧が印加されると素子の抵抗が大きく減少し、それまでほとんど流れなかった電流が急激に流れ始めるといった特性を有している。このような特性を有するバリスタは、電子機器に搭載され、静電気や落雷等による異常電圧から回路を保護するための素子として多く用いられている。
回路保護用のバリスタは、例えば、電子機器における電源回路等に並列に組み込まれ、通常の動作時には絶縁素子として機能する。そして、サージやノイズと呼ばれる異常電圧が電子機器内に進入した場合、バリスタは、この異常電圧によって抵抗値が急激に小さくなるため、サージやノイズに基づく異常電流を通すためのバイパスとして機能する。このようにして電源回路への異常電流の進入が防止され、これによりサージやノイズ等による電子機器の破壊を抑止できるようになる。
近年、電子機器には小型化への要求が高まっており、これらに搭載されるバリスタにも同様に小型化が求められている。このような小型化を達成しつつ、上述した特性にも優れるバリスタとしては、例えば、下記特許文献1に記載されたような、内部電極とZnOを主成分とするバリスタ層とを交互に積層させ、得られた積層体の端部に外部電極を形成させた積層型のチップバリスタが知られている。
このZnOタイプの積層型チップバリスタの内部電極としては、バリスタ層形成時の焼結温度にも耐え得る耐熱性や優れた電気特性を有するPtが用いられることが多かった。しかし、Ptは非常に高価であるため、内部電極にPtを用いると、積層型チップバリスタの製造にかかるコストが増大してしまうという問題があった。そこで、製造コストの低減を図るために、Ptに比べて安価なPd−Ag合金等を内部電極用の材料として用いた積層型チップバリスタが提案されている。
例えば、下記特許文献2には、Pd−Ag合金からなる内部電極、及び、ZnOを主成分とし副成分としてPrを含有するバリスタ層を有する積層型チップバリスタが記載されている。また、下記特許文献3には、Pd−Ag合金からなる内部電極、及び、ZnOを主成分とし副成分としてBi等を含有するバリスタ層を有する積層型チップバリスタが記載されている。
これらの特許文献に記載された積層型チップバリスタは、内部電極に高価なPtを用いていないため、その製造コストを低減できることから工業的に有利である。しかし、特許文献2に記載された積層型チップバリスタは、バリスタ層形成時における焼結の際に、内部電極とバリスタ層との体積収縮差が生じてしまい、これにより両者が剥離してしまう等の不都合を生じる場合があった。
また、最近では、積層型チップバリスタは基板上にはんだ付け等により搭載される、いわゆる表面実装タイプのバリスタとしての利用が多くなっている。しかし、上記特許文献3に記載された積層型チップバリスタは、基板へのはんだ付け後に電圧を印加した際の漏れ電流が無視し得ない程度に大きくなる傾向にあり、このため所望のバリスタ電圧値が得られ難いという欠点を有していた。
そこで、上述した内部電極とバリスタ層との剥離の問題、及び、はんだ付け後の漏れ電流の問題を解決し得る積層型チップバリスタとして、ZnOを主成分とし副成分としてPrを含有するバリスタ層と、Pdからなる導電材料中にAlを添加した内部電極を有する積層型チップバリスタが開発された(例えば、下記特許文献4参照)。
特公昭58−23921号広報 特開平5−283209号広報 特開平10−12406号広報 特許第3449599号広報
ところで、積層型チップバリスタの有している特性を示す重要な指標の一つとして、エネルギー耐量が知られている。これは、所定の衝撃電流を印加した時に、バリスタ電圧の初期値に対する変化率が±10%以内となる時の最大エネルギーを示すものであり、積層型チップバリスタの耐久性の目安となる値である。このエネルギー耐量が大きいバリスタほど、サージ等の異常電流による破壊が生じ難く、信頼性が高いものであるということができる。
本発明者らは、上記特許文献4に記載の積層型チップバリスタにおけるエネルギー耐量について検討を行ったところ、これらは、従来用いられてきた素子サイズにおいては十分に大きいエネルギー耐量を有しているものの、素子サイズを小さくした場合、具体的には、内部電極間の間隔を60μm以下とした場合に、エネルギー耐量が顕著に低下してしまう現象を見出した。
現在、積層型チップバリスタには更なる小型化が望まれているものの、このような小型化によって上述したようなエネルギー耐量の大幅な低下が生じてしまうため、小型化及びエネルギー耐性の点で十分に実用的な積層型チップバリスタは見出されていないのが現状である。
本発明はこのような背景のもとになされたものであり、素子を小型化した場合であっても十分なエネルギー耐量を確保できる積層型チップバリスタを提供することを目的とする。
本発明者らが、上記特許文献4に記載された積層チップバリスタにおいて、素子サイズが小さくなるにつれて積層型チップバリスタのエネルギー耐量が小さくなることの原因を調査した結果、バリスタ層中に添加されたPrは、内部電極材料であるPdとの反応を生じやすく、この反応によって、バリスタ層中のPrが内部電極に取り込まれてしまうことを見出した。このようにバリスタ層中のPrが内部電極に取り込まれると、バリスタ層中のPr濃度が小さくなって、バリスタ電圧が不都合に低下するとともにエネルギー耐量が小さくなる。
また、上述した現象について更なる検討を行ったところ、特に、内部電極の周辺領域においてPr濃度が小さくなっており、このPr濃度が小さい領域がバリスタ電圧の低下を招き、ひいてはエネルギー耐量の低下を引き起こしていることを見出した。
本発明者らは、このような知見に基づき、バリスタ層中のPrが内部電極中に取り込まれることを抑制することによって、積層型チップバリスタのエネルギー耐量を十分に確保できることを見出し、本発明を完成させるに至った。
すなわち、本発明の積層型チップバリスタは、ZnOを主成分とし副成分としてPrを含有する複数のバリスタ層と、Pd、Ag、並びに、前記Pd及び前記Agの合計100質量部に対して0.0001〜1.0質量部のAl酸化物を含有しており、各バリスタ層を挟むように略平行に配置された内部電極とを有するバリスタ素体と、バリスタ素体の端部に設けられ、内部電極にそれぞれ接続された外部電極とを備え、内部電極は、Pd及びAgの合計100質量部に対して30〜95質量部のAgを含有していることを特徴とする。
上記積層型チップバリスタにおける内部電極は、通常用いられる電極材料であるPdに、更にAg及びAl酸化物の2成分を必須成分として含有している。このAg及びAl酸化物は、組み合わせた場合にPd中に良好に取り込まれ得る。このため、これらの成分を含有している内部電極は、ほとんど飽和した状態に近くなっており、それ以上の添加物を取り込み難い。したがって、この積層型チップバリスタにおいては、上述したような内部電極へのバリスタ層中のPrの取り込みが抑制されており、バリスタ層のPr濃度の低下に起因するエネルギー耐量の低下は極めて少なくなる。ただし、本発明の作用は必ずしもこれらに限定されるものではない。
このように、本発明の積層型チップバリスタにおいては、内部電極へのバリスタ層中のPrの取り込みが極めて少ないことから、一対の内部電極に挟まれたバリスタ層において、Prはほとんど均一な濃度分布を有するようになる。
また、本発明の積層型チップバリスタにおいては、バリスタ層中のPrの内部電極への移動が少ないことから、この積層型チップバリスタにおけるバリスタ層は、これまで特に顕著であった内部電極に接する領域のPr濃度の低下がほとんどないものとなる。すなわち、上記構成を有する積層型チップバリスタにおいては、一対の内部電極に挟まれたバリスタ層における一定体積あたりのPrの含有量は、このバリスタ層における一対の内部電極の少なくとも一方に接する領域における一定体積あたりのPrの含有量と略同一である。
この積層型チップバリスタにおけるバリスタ層は、上述したようなPrの濃度分布を有している。このような分布状態は、換言すれば、一対の内部電極に挟まれたバリスタ層の内部電極に隣接する所定領域における一定体積あたりのPrの含有量は、そのバリスタ層の内部電極間の中央領域における一定体積あたりのPrの含有量と略同一であるということができる。
これらの構成を有する積層型チップバリスタによれば、電子線マイクロアナリシスにより分析した場合に、以下に示すような結果が得られる。すなわち、一対の内部電極に挟まれたバリスタ層における内部電極に接する領域で得られるPrのX線強度が、このバリスタ層における一対の内部電極間の中央位置で得られるPrのX線強度と略同一となる。
より具体的には、上記積層型チップバリスタにおいては、内部電極同士の間隔が20〜60μmであると好ましい。内部電極の間隔が大きい場合、すなわちバリスタ層の厚みが大きい場合(具体的には80μmを超える場合)には、上述したようなPrの取り込みによる内部電極周辺領域のPr濃度の低下が見られるものの、バリスタ層中には十分なPr濃度を有する領域が多く存在しており、このため、エネルギー耐量の低下はそれ程大きな影響を受けることは少なかった。これに対し、内部電極の間隔が60μm以下となると、バリスタ層におけるPr濃度が低い領域が多くなり、これによりエネルギー耐量が顕著に低下する傾向にある。このことから、上記構成を有する本発明の積層型チップバリスタは、内部電極間の距離を20〜60μmとした場合にエネルギー耐量の観点から特に有効である。
また、上記積層型チップバリスタにおいて、内部電極は、Pd100質量部に対して1〜95質量部のAgを含有しているとより好適である。内部電極をこのような構成とした場合、特に顕著にPrの取り込みを抑制でき、その結果、十分に大きいエネルギー耐量を確保することが容易となる。
本発明によれば、素子を小型化した場合であっても十分なエネルギー耐量を確保できる積層型チップバリスタを提供することが可能となる。
以下、本発明の好適な実施形態について図面を参照して詳細に説明する。なお、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右等の位置関係は、図面の位置関係に基づくものとする。
まず、図1を参照して本実施形態に係る積層型チップバリスタについて説明する。図1は、好適な実施形態の積層型チップバリスタを模式的に示す断面図である。積層型チップバリスタ1は、複数のバリスタ層2とこの各バリスタ層2を挟むように配置された内部電極4a(第1の内部電極)及び内部電極4b(第2の内部電極)とから構成されるバリスタ素子5を有している。また、このバリスタ素子5の両端部には、内部電極4a及び内部電極4bのぞれぞれと電気的に接続するように一対の外部電極6が設けられている。さらに、外部電極6の外側には、外部電極6を覆うようにNiめっき層8及びSnめっき層10が順に形成されている。これらの外部電極6、Niめっき層8及びSnめっき層10により外部端子が構成される。
バリスタ層2は、ZnOを主成分とし副成分としてPrを含有するものであり、5〜60μm程度の厚さを有している。このバリスタ層2は、上記2成分を必須成分として含有していることから、バリスタ特性を表す指標の一つである非直線係数(α)が大きいなど、優れたバリスタ特性を有している。
バリスタ層2は、上記成分に加えて、バリスタ特性をさらに向上させ得る微量添加物を含有していてもよく、例えば、Co、Al、K、La、Si、Ca等の金属やこれらの酸化物を任意に組み合わせて含有させることができる。なかでも、バリスタ層2に含有させる微量添加物としては、Al酸化物、特にAlが好ましい。このようにAl酸化物を含有することで、非直線指数(α)が一層大きくなる傾向にある。
上記バリスタ層2を構成する材料の最適な例としては、ZnOが97.725モル%、Prが0.5モル%、Coが1.5モル%、Alが0.005モル%、Kが0.05モル%、Crが0.1モル%、Caが0.1モル%、Siが0.02モル%である組み合わせの材料が挙げられる。
内部電極4a,4bは、Ag及びPdを含む導電材料、及び、この導電材料中に添加されたAl酸化物からなり、0.5〜5μm程度の厚さを有している。この内部電極4a,4bにおけるAl酸化物の含有量は、Pd及びAgの合計100質量部に対して0.0001〜1.0質量部である。また、この導電材料中に添加するAl酸化物としては、Alが好ましい。
内部電極4a,4bにおいて、Al酸化物の含有量がPd及びAgの合計100質量部に対して0.0001質量部未満であると、バリスタ層焼結時において内部電極4a,4bとバリスタ層との縮率差が大きくなり、両者の剥離が生じるおそれがある。一方、1.0質量部を超えると、内部電極4a,4bが焼結し難くなるため導電性が低くなり、外部電極との導通が不十分となって、バリスタ特性が低下する傾向にある。
また、内部電極4a,4bにおける導電材料であるPd及びAgは、以下に示す割合で含有されていると好ましい。すなわち、Pd100質量部に対して1〜95質量部のAgを含有していると好ましい。
Pd100質量部に対するAgの含有量が1質量部未満であると、バリスタ層2中のPrが内部電極4a,4bに取り込まれる度合いが大きくなり、これにより積層型チップバリスタ1のエネルギー耐量が小さくなる傾向にある。一方、Ag含有量が95質量部を超えると内部電極4a,4bの融点が過度に低くなり、バリスタ層を焼結する際に内部電極4a,4bが融解して良好なバリスタ特性が得られなくなる場合がある。
バリスタ素子5は、上述したバリスタ層2及び内部電極4a、4bが交互に積層されたものである。このバリスタ素子5の端部には、10〜50μm程度の厚さを有する一対の外部電極6が形成されており、これらはそれぞれ内部電極4a,4bのいずれかと電気的に接続されている。外部電極6の構成材料は、内部電極4a,4bとの接続状態が良好となるものであれば特に制限はなく、例えば、Pd、Pt、Agやこれらを任意に組み合わせた合金が挙げられる。なかでも、比較的安価であり、しかも内部電極4a,4bとの接合性が良好である特性を有するAgが好ましい。
この外部電極6の表面には、外部電極6を覆うように、厚さ0.5〜2μm程度のNiめっき層8、及び厚さ2〜6μm程度のSnめっき層10が順に形成されている。これらのめっき層は、主として積層型チップバリスタ1をはんだリフローにより基板等に搭載する際のはんだ耐熱性やはんだ濡れ性を向上することを目的として形成されたものである。よって、このような目的が達成される限り、外部電極6表面に形成させるめっき層は、必ずしも上述した材料の組み合わせに限定されない。めっき層を構成するその他の材料としてはSn−Pb合金等が挙げられ、上述のNiやSnと組み合わせて用いても好適である。また、かかるめっき層は、一層のみから構成される層であってもよい。
このような構成を有する積層型チップバリスタ1においては、一対の内部電極4a,4b間に挟持されているバリスタ層2は、副成分として添加されているPrを略均一に分散した状態で有している。本発明の積層型チップバリスタはこのような状態のバリスタ層を有していることから、以下に示すように従来のものに比して優れたバリスタ特性を有している。
以下、図2〜図6を参照して、本発明の積層型チップバリスタと従来の積層型チップバリスタとの相違を、それぞれのバリスタ層の状態を比較しつつ説明する。
図2〜図5は、従来の積層型チップバリスタ(Pdからなる内部電極、並びに、ZnO及びPrを含むバリスタ層を有する積層型チップバリスタ)を電子線マイクロアナライザー(EPMA)により観察した結果の一例を示す図である。なお、図2及び図4は、白色に近い(色が薄い)ほどPr濃度が大きいことを示している。また、図3においては、L1がPrのX線強度、L2がPdのX線強度を示している。さらに、図5においては、L3がPrのX線強度、L4がPdのX線強度を示している。
図2は、内部電極の間隔が80μmである積層型チップバリスタの積層方向に沿った断面をEPMAにより観察して得られたPrの濃度分布を示す図である。また、図3は、図2で観察した断面をEPMAにより積層方向に沿って線分析して得られたPrのX線強度を示す図である。図2及び図3より、内部電極の間隔が80μmである積層型チップバリスタにおいては、各バリスタ層が内部電極に接している領域が極端に小さなPr濃度を有していることが確認される。また、一対の内部電極間の中央領域は、内部電極に接する領域に比べて高いPr濃度を有していることが確認される。
さらに、図4は、内部電極の間隔が20μmである積層型チップバリスタの積層方向に沿った断面をEPMAにより観察して得られたPrの濃度分布を示す図である。また、図5は、図4で観察した断面をEPMAにより積層方向に沿って線分析して得られたPrのX線強度を示す図である。図4及び図5より、Prはその多くが内部電極の存在している領域と重なる位置に存在しており、各バリスタ層におけるPr濃度(図4)及びPrのX線強度(図5)は極めて小さくなっていることが確認される。
ここで、内部電極の構成材料であるPdとバリスタ層中のPrとは極めて反応しやすいものである。したがって、上記構成を有する従来の積層型チップバリスタにおいては、この反応によってバリスタ層中のPrが内部電極に取り込まれ、図2〜図5に示されるように、内部電極に接する領域のPr濃度が小さくなってしまう。
このように内部電極に接する領域のPr濃度が小さくなると、当該領域のZnOの結晶粒界に存在するPrが極めて少なくなる。通常、ZnOを含むバリスタ層のバリスタ特性、特に、非直線係数(α)やエネルギー耐性等の特性は、ZnOの結晶粒界に存在するPrに大きく依存しているものと考えられている。したがって、ZnOの結晶粒界に存在するPrが少なくなると、これらのバリスタ特性が顕著に低下する結果となる。
上述した内部電極によるPrの取り込みは、バリスタ層における内部電極に対する接触面から10μm程度離れた位置までの領域において顕著である。従って、内部電極間の間隔が小さくなるほど、具体的には60μm以下となるような場合に、バリスタ層のバリスタ特性の低下が大きくなり、これに起因して積層型チップバリスタ全体のバリスタ特性の低下が引き起こされる傾向にある。特に、内部電極の間隔が20μm以下となる場合(図4及び図5参照)、バリスタ層中のPrはその大部分が内部電極に取り込まれた状態となる。
一方、図6は、本発明の好適な実施形態の積層型チップバリスタ1をEPMAにより観察した結果の一例を示す図である。なお、図6に示す積層型チップバリスタにおいては、内部電極4a,4bの間隔が20μmとなっている。図6は、実施形態の積層型チップバリスタ1の積層方向に沿った断面をEPMAにより観察して得られたPrの濃度分布を示す図である。
図6より、Prは内部電極4a,4bと重なる領域にはほとんど存在しておらず、バリスタ層2中に均一に存在していることが確認される。また、Prがこのように均一に存在していることから、バリスタ層2における内部電極に接する領域におけるPr濃度は、このバリスタ層2における一対の内部電極間の中央領域におけるPr濃度とほぼ同一となっていることが確認される。
本実施形態の積層型チップバリスタ1においては、内部電極4a,4bがPdのほか、Ag及びAl酸化物を含有している。このため、内部電極4a,4bは飽和した状態に近い状態となっており、上述したような内部電極4a,4bによるバリスタ層2中のPrの取り込みは極めて生じ難い。そして、このようにPrの取り込みが抑制された結果、図6に示されるように、Prはバリスタ層2中に均一に分散された状態、すなわち、バリスタ層2において略一定の濃度分布を有する状態となる。
このようなPrの均一な分布状態を有するバリスタ層2においては、従来の積層型チップバリスタで生じていたような、内部電極に接する領域のPr濃度の低下が極めて少ない。つまり、一対の内部電極4a,4bに挟まれたバリスタ層2における一定体積あたりのPrの含有量は、バリスタ層2における一対の内部電極4a,4bの少なくとも一方に接する領域における一定体積あたりのPrの含有量とほとんど同一となっている。
また、バリスタ層2におけるこのような状態は、換言すれば、以下のように表すこともできる。すなわち、一対の内部電極4a,4bに挟まれたバリスタ層2における内部電極4a,4bの少なくとも一方に接する領域における一定体積あたりのPrの含有量は、バリスタ層2における一対の内部電極4a,4b間の中央領域における一定体積あたりのPrの含有量と略同一である。
ここで、バリスタ層2における内部電極4a,4bに接する領域とは、好適な場合、バリスタ層2における内部電極4a,4bとの接触面から10μm程度離れた位置までの領域である。
次に、図7を参照して、上記構成を有する積層型チップバリスタ1の製造方法について説明する。図7は、好適な実施形態の積層型チップバリスタの製造方法を示すフロー図である。
まず、バリスタ層2を構成する主成分であるZnO、副成分であるPrの金属又は酸化物、及び、その他の微量添加物を所定の割合となるように各々秤量した後、各成分を混合してバリスタ材料を調整する(ステップS11)。この場合、微量添加物は、主成分であるZnOに対してppm単位の量となるように混合することが好ましい。その後、このバリスタ材料に有機バインダ、有機溶剤、有機可塑剤等を加えて、ボールミル等を用いて20時間程度混合・粉砕を行ってスラリーを得る。
このスラリーを、ドクターブレード法等の公知の方法によりポリエチレンテレフタレート(PET)フィルム上に塗布した後、乾燥して厚さ30μm程度の膜を形成し、得られた膜をPETフィルムから剥離してグリーンシートを得る(ステップS12)。
次に、内部電極4a,4b用の材料であるPd、Ag、Al及び他の添加物をペースト状とした内部電極ペーストを準備する。この内部電極ペーストをスクリーン印刷法等により所定のパターンで印刷した後、このペーストを乾燥させて所定のパターンを有する内部電極ペースト層を形成する(ステップS13)。
この内部電極ペースト層が表面に形成されたグリーンシートを複数枚作成した後、これらをグリーンシートと内部電極ペースト層とが交互となるように積層して積層体を形成する(ステップS14)。こうして得られた積層体に、必要に応じて上述のグリーンシートのみを積層して得られた保護層用のグリーンシートを更に積層した後、所望のサイズに切断してグリーンチップを得る。
その後、このグリーンチップに、180〜400℃、0.5〜24時間程度の加熱処理を実施して脱バインダを行った後、さらに、1000〜1400℃、0.5〜8時間程度の焼成を行い(ステップS15)、バリスタ素子5を得る。かかる焼成によって、グリーンチップにおけるグリーンシートはバリスタ層2となり、内部電極ペースト層は内部電極4a及び4bとなる。こうして得られたバリスタ素子5には、次の外部電極6を形成する工程を実施する前に、研磨材等とともに研磨容器に入れるなどして素子表面の平滑処理を施してもよい。
次に、バリスタ素子5の両端部に、内部電極4a及び4bのそれぞれに接するように、主としてAgを含む外部電極ペーストを塗布した後、このペーストに550〜850℃程度で加熱(焼き付け)処理を行い、Agからなる一対の外部電極6を形成する(ステップS16)。
その後、外部電極6表面に、電解めっき等によりNiめっき層8及びSnめっき層10を順次形成して、積層型チップバリスタ1を得る(ステップS17)。
このように構成された積層型チップバリスタ1によれば、以下に示す効果が得られるようになる。すなわち、積層型チップバリスタ1は、Prが略一定の濃度分布で分散した状態のバリスタ層2を有しているため、内部電極に接する領域のPr濃度が極端に小さい従来の積層チップバリスタに比して、優れた非直線係数(α)及びエネルギー耐量を有するものとなる。
また、この積層型チップバリスタ1においては、内部電極4a,4bの間隔を20μm以下とした場合であっても、内部電極4a,4bへのPrの取り込みはほとんどない。このため、素子の大幅な小型化を図った場合であっても従来品で生じていたようなエネルギー耐量の低下は極めて少ないものとなる。
以下、本発明を実施例により更に詳細に説明するが、本発明はこれらの実施例に限定されるものではない。
[積層型チップバリスタの製造]
まず、純度99.9%のZnO(97.725mol%)に、Pr(0.5mol%)、Co(1.5mol%)、Al(0.005mol%)、K(0.05mol%)、Cr(0.1mol%)、Ca(0.1mol%)及びSi(0.02mol%)を添加してバリスタ材料を調製した。
また、これとは別に、表1〜3に示す配合量に従ってPd、Ag及びAlのうち少なくとも2種を含む内部電極ペーストを準備した。
このバリスタ材料及び内部電極ペーストを用い、図7に示す手順に従って、上記バリスタ材料からなるバリスタ層2、Pd、Ag及びAlのうち少なくとも2種を含む内部電極4a,4b、Agからなる外部電極6、Niめっき層8、並びに、Snめっき層10から構成された、図1に示す形状を有するNo.1〜47の積層型チップバリスタを製造した。なお、各積層型チップバリスタは、それぞれ長さ1.6mm、幅0.8mm、及び高さ0.8mmのサイズとした。なお、No.1、2、10、18、26、33、34及び41の積層型チップバリスタは、Alの含有量が0%であるため比較例に該当し、No.8、16、24、32、40及び47の積層型チップバリスタは、Alの含有量が1.0質量部を超えていることから比較例に該当する。
[特性評価]
各積層型チップバリスタを用い、以下に示す方法にしたがってバリスタ電圧の測定、非直線指数(α)の測定、エネルギー耐量の測定、及び、耐湿負荷試験を行った。No.1〜18の積層型チップバリスタについて得られた結果を表1に、No.19〜36の積層型チップバリスタについて得られた結果を表2に、No.37〜47の積層型チップバリスタについて得られた結果を表3にそれぞれ示す。
(バリスタ電圧の測定)
各積層型チップバリスタにおける一対の外部端子間に、電圧を徐々に大きくしながら印加して、1mAの電流が流れ始めた電圧を測定し、これを各バリスタのバリスタ電圧とした。
(非直線指数(α)の測定)
各積層型チップバリスタにおける一対の外部端子間に印加する電圧を徐々に変化させながらバリスタに流れる電流値を測定し、1mAの電流が流れたときの電圧(V1mA)及び0.1mAの電流が流れたときの電圧(V0.1mA)を測定した。そして、得られた値を下記式(1)に代入して非直線係数αを算出した。
α=log(1/0.1)/log(V1mA/V0.1mA)…(1)
(エネルギー耐量の測定)
まず、各積層型チップバリスタにおける一対の外部端子間に、オシロスコープで観察しながら、立ち上がりから10μ秒後にピーク値の90%となり、ピーク値に達した後、立ち上がりから1000μ秒後にピーク値の50%となる波形を有する電圧を印加し、この波形の電圧を印加して得られた電流波形をオシロスコープで観察した。
得られた電圧波形と電流波形とを掛け合わせて電力波形を得た後、この電力波形を積分することによって、上記波形の電圧を印加した場合のエネルギー値を算出した。そして、このエネルギー値を徐々に増大させて、バリスタ電圧の変化率が±10%を超えた時点で積層型チップバリスタが破壊されたものとみなし、破壊が生じなかったエネルギー値の最大値をエネルギー耐量(単位;ジュール)とした。
(耐湿負荷試験)
まず、No.1〜47の積層型チップバリスタをそれぞれ20個ずつ作製し、各サンプルのバリスタ電圧を測定した。これらのサンプルに、それぞれのバリスタ電圧の0.6倍の電圧を印加しながら、85℃、80%RHの条件で1000時間の処理を行う耐湿負荷試験を行った。その後、耐湿負荷試験後における各サンプルのバリスタ電圧を測定し、No.1〜47の積層型チップバリスタにおける20個のサンプルのうち、バリスタ電圧の変化率が±10%を超えたサンプルの数を数え、この数を耐湿負荷試験により生じた不良品の数とした。

Figure 0003924563
Figure 0003924563
Figure 0003924563
表1〜3より、内部電極にPd、Ag及びAlを含有しており、且つAlの含有量が本発明の範囲であった積層型チップバリスタは、いずれも0.1Jを越えるエネルギー耐量を有しており、また、耐湿負荷試験によって生じた不良品は0であった。このエネルギー耐量0.1J以上という値は、積層型チップバリスタを実用するのに際して十分な信頼性を有すると判断される一般的な値である。
[EPMAによる積層型チップバリスタ断面の観察]
No.1の積層型チップバリスタ(内部電極がPdのみから構成される積層型チップバリスタ;比較例に該当)及びNo.45の積層型チップバリスタ(内部電極がAg/Pdを70/30の組成で含有する積層型チップバリスタ;本発明の積層型チップバリスタに該当)を用い、以下に示す方法に従って電子線マイクロアナライザー(EPMA)により積層チップバリスタ中の各成分(Pr、Co、Pd及びAg)の濃度分布を測定した。
まず、それぞれの積層型チップバリスタを、その幅方向(図1の左右方向)の側面を、長さ方向(図1における前後方向)の中央位置に相当する断面が露出するまで研磨した。この露出した断面を、EPMAにより観察し、この断面における各元素の濃度分布を観察した。No.1の積層型チップバリスタを観察して得られた、Pr、Co、Pd及び全組成の濃度分布を、それぞれ図8〜図11に示す。また、No.45の積層型チップバリスタを観察して得られた、Pr、Co、Pd、Ag及び全組成の濃度分布をそれぞれ図12〜図16に示す。なお、図8〜図16は、色の薄い領域ほど該当する元素の含有量が多いことを示している。
図8〜図11より、従来の積層型チップバリスタに該当するNo.1の積層型チップバリスタにおいては、PrはPdと重複する位置、すなわち、内部電極が存在する位置に多く存在し、バリスタ層中の存在量が極めて少ないことが判明した。
一方、図12〜図16に示したように、本発明の積層型チップバリスタに該当するNo.45の積層型チップバリスタにおいては、PrはPd及びAgと重複する位置、すなわち内部電極が存在する位置にはほとんど存在しておらず、また、Prはバリスタ層中に均一に分布した状態となっていることが判明した。
好適な実施形態の積層型チップバリスタを模式的に示す断面図である。 内部電極の間隔が80μmである積層型チップバリスタの積層方向に沿った断面をEPMAにより観察して得られたPrの濃度分布を示す図である。 図2で観察した断面をEPMAにより積層方向に沿って線分析して得られたPrのX線強度を示す図である。 内部電極の間隔が20μmである積層型チップバリスタの積層方向に沿った断面をEPMAにより観察して得られたPrの濃度分布を示す図である。 図4で観察した断面をEPMAにより積層方向に沿って線分析して得られたPrのX線強度を示す図である。 実施形態の積層型チップバリスタ1の積層方向に沿った断面をEPMAにより観察して得られたPrの濃度分布を示す図である。 好適な実施形態の積層型チップバリスタの製造方法を示すフロー図である。 EPMAにより観察したNo.1の積層型チップバリスタの断面におけるPr濃度の分布を示す図である。 EPMAにより観察したNo.1の積層型チップバリスタの断面におけるCo濃度の分布を示す図である。 EPMAにより観察したNo.1の積層型チップバリスタの断面におけるPd濃度の分布を示す図である。 EPMAにより観察したNo.1の積層型チップバリスタの断面における全組成の濃度の分布を示す図である。 EPMAにより観察したNo.45の積層型チップバリスタの断面におけるPr濃度の分布を示す図である。 EPMAにより観察したNo.45の積層型チップバリスタの断面におけるCo濃度の分布を示す図である。 EPMAにより観察したNo.45の積層型チップバリスタの断面におけるPd濃度の分布を示す図である。 EPMAにより観察したNo.45の積層型チップバリスタの断面におけるAg濃度の分布を示す図である。 EPMAにより観察したNo.45の積層型チップバリスタの断面における全組成の濃度の分布を示す図である。
符号の説明
1…積層型チップバリスタ、2…バリスタ層、4a,4b…内部電極、5…バリスタ素体、6…外部電極、8…Niめっき層、10…Snめっき層。

Claims (6)

  1. ZnOを主成分とし副成分としてPrを含有する複数のバリスタ層と、
    Pd、Ag、並びに、前記Pd及び前記Agの合計100質量部に対して0.0001〜1.0質量部のAl酸化物を含有しており、前記各バリスタ層を挟むように略平行に配置された内部電極と、を有するバリスタ素体と、
    前記バリスタ素体の端部に設けられ、前記内部電極にそれぞれ接続された外部電極と、
    を備え
    前記内部電極は、前記Pd及び前記Agの合計100質量部に対して30〜95質量部の前記Agを含有している、
    積層型チップバリスタ。
  2. 一対の前記内部電極に挟まれた前記バリスタ層において、前記Prは略一定の濃度分布を有している、請求項1記載の積層型チップバリスタ。
  3. 一対の前記内部電極に挟まれた前記バリスタ層における一定体積あたりの前記Prの含有量は、当該バリスタ層における前記一対の内部電極の少なくとも一方に接する領域における一定体積あたりの前記Prの含有量と略同一である、
    請求項1記載の積層型チップバリスタ。
  4. 一対の前記内部電極に挟まれた前記バリスタ層における前記内部電極の少なくとも一方に接する領域における一定体積あたりの前記Prの含有量は、当該バリスタ層における前記一対の内部電極間の中央領域における一定体積あたりの前記Prの含有量と略同一である、
    請求項1記載の積層型チップバリスタ。
  5. 電子線マイクロアナリシスにより分析したとき、一対の前記内部電極に挟まれた前記バリスタ層における前記内部電極に接する領域で得られる前記PrのX線強度は、当該バリスタ層における前記一対の内部電極間の中央位置で得られる前記PrのX線強度と略同一である、
    請求項1記載の積層型チップバリスタ。
  6. 前記内部電極同士の間隔は、20〜60μmである、請求項1〜5のいずれか一項に記載の積層型チップバリスタ。
JP2003435078A 2003-12-26 2003-12-26 積層型チップバリスタ Expired - Lifetime JP3924563B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003435078A JP3924563B2 (ja) 2003-12-26 2003-12-26 積層型チップバリスタ
TW093139856A TWI396206B (zh) 2003-12-26 2004-12-21 Laminated Chip Rheostat
KR1020040110926A KR101060970B1 (ko) 2003-12-26 2004-12-23 적층형 칩 배리스터
CNB2004101026611A CN100541675C (zh) 2003-12-26 2004-12-24 层叠型片状压敏电阻

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003435078A JP3924563B2 (ja) 2003-12-26 2003-12-26 積層型チップバリスタ

Publications (2)

Publication Number Publication Date
JP2005197281A JP2005197281A (ja) 2005-07-21
JP3924563B2 true JP3924563B2 (ja) 2007-06-06

Family

ID=34815312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003435078A Expired - Lifetime JP3924563B2 (ja) 2003-12-26 2003-12-26 積層型チップバリスタ

Country Status (4)

Country Link
JP (1) JP3924563B2 (ja)
KR (1) KR101060970B1 (ja)
CN (1) CN100541675C (ja)
TW (1) TWI396206B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100411721B1 (ko) * 2000-10-19 2003-12-18 주식회사 바이오제네시스 치아 불소 코팅장치 및 그 방법
JP4910513B2 (ja) * 2005-07-25 2012-04-04 Tdk株式会社 サージ吸収回路
JP4710560B2 (ja) * 2005-11-15 2011-06-29 Tdk株式会社 積層型チップバリスタの製造方法
KR100834307B1 (ko) * 2005-11-15 2008-06-02 티디케이가부시기가이샤 적층형 칩 바리스터의 제조방법
JP2007165639A (ja) * 2005-12-14 2007-06-28 Tdk Corp バリスタ及びバリスタの製造方法
JP4492579B2 (ja) * 2006-03-31 2010-06-30 Tdk株式会社 バリスタ素体及びバリスタ
KR100839682B1 (ko) * 2006-12-22 2008-06-19 주식회사 아모텍 복합 칩 소자
JP4888225B2 (ja) * 2007-03-30 2012-02-29 Tdk株式会社 バリスタ及び発光装置
JP5696623B2 (ja) * 2011-08-29 2015-04-08 Tdk株式会社 チップバリスタ
CN112951530A (zh) * 2021-03-29 2021-06-11 北京交通大学 一种电力机车及动车组用带间隙耐老化复合型避雷器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283209A (ja) * 1992-04-03 1993-10-29 Murata Mfg Co Ltd 積層型バリスタ
JPH11204309A (ja) * 1998-01-09 1999-07-30 Tdk Corp 積層型バリスタ
JP2000082603A (ja) * 1998-07-08 2000-03-21 Murata Mfg Co Ltd チップ型サ―ミスタおよびその製造方法
JP3449599B2 (ja) * 1999-03-26 2003-09-22 Tdk株式会社 積層チップ型バリスタ
US20030043012A1 (en) * 2001-08-30 2003-03-06 Kaori Shiraishi Zinc oxide varistor and method of manufacturing same

Also Published As

Publication number Publication date
CN100541675C (zh) 2009-09-16
KR20050067026A (ko) 2005-06-30
CN1637961A (zh) 2005-07-13
KR101060970B1 (ko) 2011-09-01
TWI396206B (zh) 2013-05-11
JP2005197281A (ja) 2005-07-21
TW200532714A (en) 2005-10-01

Similar Documents

Publication Publication Date Title
EP1848010B1 (en) Surface mounting-type negative characteristic thermistor
JP5324390B2 (ja) 積層電子部品
JP3924563B2 (ja) 積層型チップバリスタ
JP4915153B2 (ja) 積層バリスタ
JP2007195060A (ja) 積層型フィルタ
KR100673806B1 (ko) 다중층 칩 배리스터 및 그 제조 방법
US9184362B2 (en) Electronic-component mounting structure
JP4492579B2 (ja) バリスタ素体及びバリスタ
JPH0142611B2 (ja)
JP2007013215A (ja) 積層型チップバリスタ及びその製造方法、並びに積層型素子
JP2010238882A (ja) バリスタ材料、バリスタ素体及び複合積層型電子部品
JP4262141B2 (ja) 積層型チップバリスタ及びその製造方法
JP7196831B2 (ja) 積層コイル部品
JP4683068B2 (ja) 積層型チップバリスタ
JP4710560B2 (ja) 積層型チップバリスタの製造方法
JP4492578B2 (ja) バリスタ素体及びバリスタ
JP2005150289A (ja) サーミスタ用組成物及びサーミスタ素子
JP3971365B2 (ja) 積層型チップバリスタ及びその製造方法、並びに積層型素子
JP4041082B2 (ja) バリスタ及びバリスタの製造方法
JP4710654B2 (ja) 積層型チップバリスタの製造方法
JP3377372B2 (ja) 積層形電圧非直線抵抗器
JP2886724B2 (ja) 積層型電圧非直線抵抗器の製造方法
JP4492598B2 (ja) Ntc組成物及びntc素子
JP2023111631A (ja) 積層バリスタ
JP2006269985A (ja) 積層型チップバリスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061010

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070226

R150 Certificate of patent or registration of utility model

Ref document number: 3924563

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110302

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120302

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120302

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130302

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140302

Year of fee payment: 7

EXPY Cancellation because of completion of term