JP4710560B2 - 積層型チップバリスタの製造方法 - Google Patents

積層型チップバリスタの製造方法 Download PDF

Info

Publication number
JP4710560B2
JP4710560B2 JP2005330375A JP2005330375A JP4710560B2 JP 4710560 B2 JP4710560 B2 JP 4710560B2 JP 2005330375 A JP2005330375 A JP 2005330375A JP 2005330375 A JP2005330375 A JP 2005330375A JP 4710560 B2 JP4710560 B2 JP 4710560B2
Authority
JP
Japan
Prior art keywords
varistor
firing
multilayer chip
powder
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005330375A
Other languages
English (en)
Other versions
JP2007141953A (ja
Inventor
田中  均
出 相馬
尚義 吉田
末起一 竹花
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2005330375A priority Critical patent/JP4710560B2/ja
Priority to CN2006101465425A priority patent/CN1967734B/zh
Priority to KR1020060112678A priority patent/KR100834307B1/ko
Publication of JP2007141953A publication Critical patent/JP2007141953A/ja
Application granted granted Critical
Publication of JP4710560B2 publication Critical patent/JP4710560B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thermistors And Varistors (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Description

本発明は、バリスタの製造方法に関し、特に積層型チップバリスタの製造方法に関するものである。
従来、この技術の分野におけるバリスタの製造方法は、例えば、下記特許文献1に開示されている。この公報には、バリスタ材料としてPrを含むバリスタが開示されている。このバリスタを作製する際の焼成工程においては、例えば1100℃程度の高い焼成温度で焼成をおこなわなければならなかった。このように高い温度で焼成した場合、結晶粒の過成長や焼成炉へのダメージ等の種々の不具合があった。そこで、近年、より低い温度での焼成が可能なバリスタの研究が進められている。
特開2002−246207号公報
しかしながら、単にバリスタの焼成温度を今までの温度より下げただけでは、電極層間を流れる漏れ電流(リーク電流)が大きくなり、十分なバリスタ特性を得ることが困難であった。
そこで、本発明は、上述の課題を解決するためになされたもので、低温焼成した場合であっても、十分なバリスタ特性を有する積層型チップバリスタを作製可能な積層型チップバリスタの製造方法を提供することを目的とする。
本発明に係る積層型チップバリスタの製造方法は、Zn、Pr、Coを含むバリスタ材料を用意する工程と、Zn、B、Siを含むガラスを用意する工程と、バリスタ材料の粉体とガラスの粉体とを混合した混合粉体を含むシートを形成する工程と、シート上に、Agを含む電極ペーストを塗布する工程と、電極ペーストが塗布されたシートを複数枚積層して積層体を形成する工程と、積層体を焼成して焼成体を形成する工程とを有し、焼成体の粒界に存在するPr及びAgの量が、焼成体の粒内に存在するPr及びAgの量よりも多いことを特徴とする。
この積層型チップバリスタの製造方法においては、バリスタ材料の粉体にガラスの粉体を混合させた混合粉体を用いるため、焼成時の焼成温度の低減が図られている。その上、この製造方法では、積層体を焼成して得られた焼成体において、ZnOを主成分とする粒子の粒界に存在するPr及びAgの量が、その粒内に存在するPr及びAgの量よりも多くなっているため、粒界における高抵抗化が実現されており、低い焼成温度でも実用上十分なバリスタ特性を有する積層型チップバリスタが得られる。
また、積層体を焼成する焼成温度が800〜940℃であることが好ましい。この範囲の低い焼成温度で積層体を焼成することで、高い温度で焼成した場合における種々の不具合を解消できる上、実用上十分なバリスタ特性を有する積層型チップバリスタを得ることができる。
また、混合粉体におけるガラスの粉体の添加量が、ガラスの粉体を除いた混合粉体に対して0.5〜10wt%であることが好ましい。ガラスの粉体の添加量がこの範囲であると、ガラスによる焼成温度の低温化が発現し、且つ、粒界からPrが排出される事態を避けることができる。
本発明によれば、低温焼成した場合であっても、十分なバリスタ特性を有する積層型チップバリスタを作製可能な積層型チップバリスタの製造方法が提供される。
以下、添付図面を参照して本発明に係る積層型チップバリスタの製造方法を実施するにあたり最良と思われる形態について詳細に説明する。なお、同一又は同等の要素については同一の符号を付し、説明が重複する場合にはその説明を省略する。
まず、図1を参照して、本発明の実施形態に係る積層型チップバリスタ1の構成を説明する。図1は、本発明の実施形態に係る積層型チップバリスタの断面構成を示した図である。
積層型チップバリスタ1は、図1に示されるように、バリスタ素体3と、当該バリスタ素体3において対向する端面にそれぞれ形成された一対の外部電極5とを備えている。バリスタ素体3は、バリスタ部7と、当該バリスタ部7を挟むように配置される一対の外層部9とを有し、バリスタ部7と一対の外層部9とが積層された積層体として構成されている。バリスタ素体3は、直方体形状を有し、例えば、長さが1.6mmに設定され、幅が0.8mmに設定され、高さが0.8mmに設定されている。つまり、積層型チップバリスタ1は、いわゆる1608タイプの積層型チップバリスタとなっている。
バリスタ部7は、バリスタ特性を発現するバリスタ層11と、当該バリスタ層11を挟むように配置された一対の内部電極13とを含んでいる。バリスタ部7では、バリスタ層11と内部電極13とが交互に積層されている。バリスタ層11における一対の内部電極13に重なる領域11aがバリスタ特性を発現する領域として機能する。
バリスタ層11は、ZnO(酸化亜鉛)を主成分として含むと共に、副成分として希土類金属元素、Co、IIIb族元素(B、Al、Ga、In)、Si、Cr、Mo、アルカリ金属元素(K、Rb、Cs)及びアルカリ土類金属元素(Mg、Ca、Sr、Ba)等の金属単体やこれらの酸化物を含む素体からなる。なお、本実施形態においては、バリスタ層11は、副成分としてPr、Co、Cr、Ca、Si、K、Al等を含んでいる。これにより、バリスタ層11における一対の内部電極13に重なる領域11aが、ZnOを主成分とすると共にPr及びCoを含むこととなる。
本実施形態では、希土類金属として、Prを用いている。Prは、バリスタ特性を発現させるための材料となる。Prを用いる理由は、電圧非直線性に優れ、また、量産時での特性ばらつきが少ないためである。バリスタ層11におけるZnOの含有量は、特に限定されないが、バリスタ層11を構成する全体の材料を100質量%とした場合に、通常、99.8〜69.0質量%である。バリスタ層11の厚みは、例えば5〜60μm程度である。
一対の内部電極13は、それぞれの一端部がバリスタ素体3において対向する端面に交互に露出するように略平行に設けられている。各内部電極13は、上記各一端部において外部電極5と電気的に接続されている。この内部電極13は、導電材としてAgを含んでいる。内部電極13に含まれる導電材は、Agを含んでいればよく、例えば、Ag−Pd合金等であってもよい。この内部電極13の厚みは、例えば0.5〜5μm程度である。
外層部9は、バリスタ層11と同様に、ZnOを主成分として含むと共に、副成分として希土類金属元素、Co、IIIb族元素(B、Al、Ga、In)、Si、Cr、Mo、アルカリ金属元素(K、Rb、Cs)及びアルカリ土類金属元素(Mg、Ca、Sr、Ba)等の金属単体やこれらの酸化物を含む素体からなる。本実施形態において、外層部9は、副成分としてPr、Co、Cr、Ca、Si、K、Al等を含んでいる。これにより、外層部9が、ZnOを主成分とすると共にPr及びCoを含むこととなる。外層部9の厚みは、例えば0.10〜0.38mm程度である。
外部電極5は、バリスタ素体3の両端面を覆うように設けられている。一対の外部電極5は、第1の電極層5a及び第2の電極層5bをそれぞれ有している。第1の電極層5aは、バリスタ素体3の外表面に形成されている。第1の電極層5aは、後述するように導電性ペーストが焼成されることにより形成されている。
第2の電極層5bは、第1の電極層5a上にめっき法により形成されている。本実施形態において、第2の電極層5bは、第1の電極層5a上にNiめっきにより形成されたNiめっき層と、当該Niめっき層上にSnめっきにより形成されたSnめっき層とを含んでいる。第2の電極層5bは、主として積層型チップバリスタ1をはんだリフローにより外部基板等に実装する際の、耐はんだ喰われ性及びはんだ付け性を向上することを目的として形成されるものである。
第2の電極層5bは、耐はんだ喰われ性及びはんだ付け性を向上する目的が達成される限り、必ずしも上述した材料の組み合わせに限定されない。めっき層を構成し得るその他の材料としては、例えば、Sn−Pb合金等が挙げられ、上述のNiやSnと組み合わせて用いても好適である。また、めっき層は、必ずしも2層構造に限定されるものではなく、1層又は3層以上の構造を有するものであってもよい。
続いて、図1〜図3を参照して、上述した構成を有する積層型チップバリスタ1の製造過程について説明する。図2は、第1実施形態に係る積層型チップバリスタの製造過程を説明するためのフロー図である。図3は、第1実施形態に係る積層型チップバリスタの製造過程を説明するための図である。
まず、バリスタ材料として、Zn、Pr、Co、Cr、Ca、Si、K及びAlの金属又は酸化物等の微量添加物とを用意する。また、Zn、B及びSiを含むガラスを用意する。(ステップ10)
次に、上記バリスタ材料を所定の割合となるように各々秤量した後、各材料を混合粉砕してバリスタ材料の粉体を用意する。また、上記ガラスの粉体も用意する。そして、バリスタ材料の粉体とガラスの粉体とを所定の割合となるように混合して混合粉体を調合する(ステップS12)。
その後、得られた混合粉体に有機バインダ、有機溶剤、有機可塑剤等を加え、ボールミル等を用いて20時間程度混合・粉砕をおこなってスラリーを得る。このスラリーを、ドクターブレード法等の公知の方法により、例えばポリエチレンテレフタレートからなるフィルム上に塗布した後、乾燥して厚さ30μm程度の膜を形成する。こうして得られた膜をフィルムから剥離してグリーンシートを得る(ステップS14)。
次に、得られたグリーンシート上の内部電極13に対応する領域に、電極ペーストを塗布する。(ステップS16)。電極ペーストは、Agを主成分とする金属粉末、有機バインダ及び有機溶剤を混合した導電性ペーストであり、グリーンシート上にスクリーン印刷等の印刷法にて印刷する。
次に、グリーンシート上に塗布した電極ペーストを乾燥させた後、同様にして準備したグリーンシートを重ね、シート積層体を形成する(ステップS18)。さらに、得られたシート積層体をチップ単位に切断して、分割された複数の積層体LS1(図3参照)を得る(ステップS20)。得られた積層体LS1では、電極部分EL1が形成されていない複数枚のグリーンシートGS1、電極部分EL1が形成されたグリーンシートGS2、電極部分EL1が形成されていない複数枚のグリーンシートGS1、電極部分EL1が形成されたグリーンシートGS3、電極部分EL1が形成されていない複数枚のグリーンシートGS1の順に、これらのグリーンシートGS1〜S3が積層されている。なお、グリーンシートGS2とグリーンシートGS3との間に、必ずしも電極部分EL1が形成されていないグリーンシートGS1を積層する必要はない。
次に、積層体LS1に、180〜400℃、0.5〜24時間程度の加熱処理を実施して脱バインダを行った後、さらに、800〜940℃、0.5〜5時間程度の焼成処理をおこない(ステップS22)、焼成体であるバリスタ素体3を得る。この焼成によって、積層体LS1における電極部分EL1の間のグリーンシートGS1,S3はバリスタ層11となり、電極部分EL1は内部電極13となる。なお、以上の焼成処理は、濃度20〜100%のO雰囲気中でおこなうことが好ましく、より好ましくは50〜100%の濃度でおこなうことが好ましい。このようにO雰囲気中で焼成をおこなうことで粒界近傍にO吸着がおこるため、バリスタ特性の向上、漏れ電流の低下が図られる。
次に、得られた焼成体の外表面に、外部電極5(第1の電極層5a)用の導電性ペーストを付与する。ここでは、積層体LS1の両端部に、一対の電極部分EL1のそれぞれに接するように、導電性ペーストを塗布し、乾燥させる。さらに500〜850℃で熱処理をおこなう。
次に、外部電極5の第1の電極層5a上に、Niめっき層及びSnめっき層を順次積層して、第2の電極層5bを形成する。こうして積層型チップバリスタ1が得られる。Niめっきは、Niめっき浴(例えば、ワット浴)を用いたバレルめっき法にて行うことができる。Snめっきは、Snめっき浴(例えば、中性Snめっき浴)を用いたバレルめっき法にて行うことができる。なお、焼成後に、バリスタ素体3の表面からアルカリ金属(例えば、Li、Na等)を拡散させてもよい。
以上で説明したとおり、積層型チップバリスタ1の製造方法においては、バリスタ材料の粉体にガラスの粉体を混合させた混合粉体を用いる。それにより、焼成時の焼成温度の低減が図られている。すなわち、バリスタ材料の粉体にガラスの粉体を混合させない場合には、1100〜1400℃程度の高温で積層体LS1を焼成する必要があるが、ガラスの粉体を混合させた場合には、800〜940℃の低温で積層体LS1を十分に焼成することができるようになる。
加えて、この製造方法を用いると、積層体LS1を焼成して得られた焼成体において、図4に示すように、ZnOを主成分とする粒子の粒界に存在するPr及びAgの量が、その粒内に存在するPr及びAgの量よりも多くなる。その結果、粒界中に均一に存在するPrが粒界における抵抗値を高めると共に、AgがPrの均一分散を促進させるために、十分なバリスタ特性が得られることを発明者らは新たに見出した。
従って、以上で説明した積層型チップバリスタ1の製造方法においては、低い焼成温度でも、実用上十分なバリスタ特性を有する積層型チップバリスタが得ることができる。
以下、本発明の効果をより一層明らかなものとするために実施例を示す。
発明者らは、上記混合粉末を用いて作製した積層型チップバリスタ#1と、その混合粉末の代わりにバリスタ材料の粉体のみを用いて作製した積層型チップバリスタ#2との2種類のバリスタ試料を準備し、両バリスタ試料について焼成実験をおこなった。積層型チップバリスタ#1は、より具体的には、混合粉体におけるガラスの粉体の添加量が、ガラスの粉体を除いた混合粉体に対して3wt%となっている。
焼成実験としては、6つの異なる焼成温度(1300℃、1200℃、1150℃、1050℃、950℃、900℃)を用いて上述した積層体LS1と同様の積層体を焼成し、グリーンシートの焼成具合を調べた。その結果は図5の表に示したとおりであった。
すなわち、積層型チップバリスタ#1(図5の表の「ガラス3%」に対応)においては、950℃以下の温度で、グリーンシートの十分な焼成がおこなわれていた。一方、積層型チップバリスタ#2(図5の表の「ガラス0%」に対応)においては、1150〜1300℃の高温焼成では十分なグリーンシートの焼成がおこなわれていたものの、1050℃以下の焼成温度では十分な焼成ができなかった。
以上の焼成実験により、バリスタ材料の粉体にガラスの粉体を混合させた混合粉体を用いることで、積層体の焼成温度を低減できることが確認された。
なお、約1000℃以下の焼成温度では、Agで構成された内部電極を採用することができる。そのため、低温で十分な焼成が可能な積層型チップバリスタ#1では、Pd等の耐熱金属よりもコストの低いAgを採用できるため、製造コストの低減が実現可能である。
また、発明者らは、上述の積層型チップバリスタ#1について、粒内や粒界、三重点等の領域における各種酸化物の構成比率を測定して、図6に示したような結果を得た。この結果から、Ag及びPrの酸化物換算量において、ZnO内に比べて、二粒子境界(本発明における粒界)における構成比率が10倍以上異なっている。すなわち、この積層型チップバリスタにおいては、粒界に存在するPr及びAgの量が、ZnO粒内に存在するPr及びAgの量よりも10倍以上多くなっているといえる。このように粒界に存在するPr及びAgが多くなっているために、粒界における抵抗値が増加し、内部電極間を流れる漏れ電流が抑えられて、高いバリスタ特性を有する積層型チップバリスタが得られるものと考えられる。
さらに、発明者らは、上述の積層型チップバリスタ#1を焼成する焼成温度と、その焼成温度において生成される酸化物との関係について調べたところ、図7に示したような結果を得た。ここで、図7のグラフの横軸は焼成温度を示しており、縦軸は任意強度又はバリスタ電圧を示している。
図7のグラフから明らかなように、バリスタ電圧(V1mA)は940℃を境にして急激に変化しており、940℃以下の焼成温度で焼成をおこなうことで十分なバリスタ特性を得られることがわかる。この940℃付近の温度領域では、ZnOの粒径は比較的小さく、粒界にはPrが均一に存在している。
焼成温度が940℃よりも徐々に高くなると、ZnOの粒界三重点などに偏析するPrBOの量が次第に増加していく。このPrBOは、粒界に均一に存在するPrを吸収するように働くため、バリスタ電圧の低下等のバリスタ特性を著しく低下させてしまう。なお、焼成温度が940℃から高くなるにつれて、ZnOの粒径も拡大していく。
さらに、焼成温度が1000℃を超えるようになると、ZnOの粒径はさらに大きくなる。すると、ZnOの粒界の幅が小さくなり、粒界から排出されるようにPrが移動されると共に、ZnOの一辺の長さが長くなって粒界に存在するPrの密度が低下し、バリスタ電圧のさらなる低下が招かれる。
以上の結果から、PrをZnOの粒界に均一に存在させて高いバリスタ特性を得るためにはバリスタの焼成温度は940℃以下であることが好ましく、確実な焼成をおこなうことができる点から800℃以上であることが好ましい。そして、この範囲の低い焼成温度でバリスタを焼成することで、高い温度で焼成した場合における結晶粒の過成長や焼成炉へのダメージといった種々の不具合を解消できる上、実用上十分なバリスタ特性を有するバリスタを得ることができる。
なお、混合粉体におけるガラスの粉体の添加量は、上述した3wt%に限らず、ガラスの粉体を除いた混合粉体に対して0.5〜10wt%であればよい。ガラスの添加量が0.5wt%より低いとガラスによる焼成温度の低温化が乏しく、ガラスの添加量が10wt%を超えると粒界からPrが排出される場合があるためである。
本発明の実施形態に係る積層型チップバリスタの断面構成を説明する図である。 図1の積層型チップバリスタの製造過程を説明するためのフロー図である。 図1の積層型チップバリスタの製造過程を説明するための図である。 図1の積層型チップバリスタのZnO粒子周辺の構成元素を示した図である。 実施例に係る焼成実験の結果を示した表である。 実施例に係る各種酸化物の構成比の測定結果を示した図である。 焼成温度とその焼成温度において生成される酸化物との関係を示したグラフと、その焼成温度域におけるZnO粒子の状態を示した図である。
符号の説明
1…積層型チップバリスタ、3…バリスタ素体、5…外部電極、13…内部電極、LS1…積層体。

Claims (2)

  1. Zn、Pr、Coを含むバリスタ材料を用意する工程と、
    Zn、B、Siを含むガラスを用意する工程と、
    前記バリスタ材料の粉体と前記ガラスの粉体とを混合した混合粉体を含むシートを形成する工程と、
    前記シート上に、Agを含む電極ペーストを塗布する工程と、
    前記電極ペーストが塗布された前記シートを複数枚積層して積層体を形成する工程と、
    前記積層体を焼成して焼成体を形成する工程とを有し、
    前記焼成体の粒界に存在するPr及びAgの量が、前記焼成体の粒内に存在するPr及びAgの量よりも多く、前記積層体を焼成する焼成温度が800〜940℃である、積層型チップバリスタの製造方法。
  2. 前記混合粉体におけるガラスの粉体の添加量が、前記ガラスの粉体を除いた前記混合粉体に対して0.5〜10wt%である、請求項1に記載の積層型チップバリスタの製造方法。
JP2005330375A 2005-11-15 2005-11-15 積層型チップバリスタの製造方法 Active JP4710560B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005330375A JP4710560B2 (ja) 2005-11-15 2005-11-15 積層型チップバリスタの製造方法
CN2006101465425A CN1967734B (zh) 2005-11-15 2006-11-15 层叠型片状可变电阻的制作方法
KR1020060112678A KR100834307B1 (ko) 2005-11-15 2006-11-15 적층형 칩 바리스터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005330375A JP4710560B2 (ja) 2005-11-15 2005-11-15 積層型チップバリスタの製造方法

Publications (2)

Publication Number Publication Date
JP2007141953A JP2007141953A (ja) 2007-06-07
JP4710560B2 true JP4710560B2 (ja) 2011-06-29

Family

ID=38076438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005330375A Active JP4710560B2 (ja) 2005-11-15 2005-11-15 積層型チップバリスタの製造方法

Country Status (2)

Country Link
JP (1) JP4710560B2 (ja)
CN (1) CN1967734B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5088029B2 (ja) * 2007-07-19 2012-12-05 Tdk株式会社 バリスタ
DE102009049077A1 (de) * 2009-10-12 2011-04-14 Epcos Ag Elektrisches Vielschichtbauelement und Schaltungsanordnung
DE102015120640A1 (de) 2015-11-27 2017-06-01 Epcos Ag Vielschichtbauelement und Verfahren zur Herstellung eines Vielschichtbauelements

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0388304A (ja) * 1989-08-31 1991-04-12 Murata Mfg Co Ltd 積層型バリスタの製造方法
JPH03157902A (ja) * 1989-11-16 1991-07-05 Murata Mfg Co Ltd ノイズフイルタ
JPH05283209A (ja) * 1992-04-03 1993-10-29 Murata Mfg Co Ltd 積層型バリスタ
JPH10125557A (ja) * 1996-10-18 1998-05-15 Tdk Corp 積層型複合機能素子およびその製造方法
JPH10149904A (ja) * 1996-11-19 1998-06-02 Matsushita Electric Ind Co Ltd バリスタの製造方法
JPH1131605A (ja) * 1997-07-10 1999-02-02 Tama Electric Co Ltd 電圧非直線抵抗体

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100514511C (zh) * 2001-11-29 2009-07-15 株式会社东芝 电压非线性电阻及其制造方法
JP3924563B2 (ja) * 2003-12-26 2007-06-06 Tdk株式会社 積層型チップバリスタ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0388304A (ja) * 1989-08-31 1991-04-12 Murata Mfg Co Ltd 積層型バリスタの製造方法
JPH03157902A (ja) * 1989-11-16 1991-07-05 Murata Mfg Co Ltd ノイズフイルタ
JPH05283209A (ja) * 1992-04-03 1993-10-29 Murata Mfg Co Ltd 積層型バリスタ
JPH10125557A (ja) * 1996-10-18 1998-05-15 Tdk Corp 積層型複合機能素子およびその製造方法
JPH10149904A (ja) * 1996-11-19 1998-06-02 Matsushita Electric Ind Co Ltd バリスタの製造方法
JPH1131605A (ja) * 1997-07-10 1999-02-02 Tama Electric Co Ltd 電圧非直線抵抗体

Also Published As

Publication number Publication date
JP2007141953A (ja) 2007-06-07
CN1967734B (zh) 2012-05-23
CN1967734A (zh) 2007-05-23

Similar Documents

Publication Publication Date Title
JP4893371B2 (ja) バリスタ素子
US12046401B2 (en) Coil component
EP3196904B1 (en) Chip-type ceramic semiconductor electronic component
JP4618010B2 (ja) セラミック電子部品の製造方法
TWI580568B (zh) Ceramic electronic parts and manufacturing method thereof
JP4710560B2 (ja) 積層型チップバリスタの製造方法
JP4492579B2 (ja) バリスタ素体及びバリスタ
JP4623036B2 (ja) 電子部品の製造方法及び電子部品
JP6428797B2 (ja) 負特性サーミスタおよびその製造方法
US8471673B2 (en) Varistor and method for manufacturing varistor
JP2005353845A (ja) 積層型チップバリスタ
JP3981125B2 (ja) 積層型チップバリスタ及びその製造方法
JP4262141B2 (ja) 積層型チップバリスタ及びその製造方法
JP4683068B2 (ja) 積層型チップバリスタ
JP4710654B2 (ja) 積層型チップバリスタの製造方法
JP4492578B2 (ja) バリスタ素体及びバリスタ
JP2008100856A (ja) 酸化亜鉛積層チップバリスタの製造方法
JP4539671B2 (ja) 電子部品及びその製造方法
JP4070780B2 (ja) 積層型チップバリスタ
KR100834307B1 (ko) 적층형 칩 바리스터의 제조방법
JP5282332B2 (ja) 酸化亜鉛積層チップバリスタの製造方法
JP2006269985A (ja) 積層型チップバリスタ
JP4087359B2 (ja) 積層型チップバリスタ
JP4788619B2 (ja) バリスタ素子
JP5799672B2 (ja) チップバリスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080626

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100921

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110307

R150 Certificate of patent or registration of utility model

Ref document number: 4710560

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150