CN1967734B - 层叠型片状可变电阻的制作方法 - Google Patents

层叠型片状可变电阻的制作方法 Download PDF

Info

Publication number
CN1967734B
CN1967734B CN2006101465425A CN200610146542A CN1967734B CN 1967734 B CN1967734 B CN 1967734B CN 2006101465425 A CN2006101465425 A CN 2006101465425A CN 200610146542 A CN200610146542 A CN 200610146542A CN 1967734 B CN1967734 B CN 1967734B
Authority
CN
China
Prior art keywords
variable resistance
variable
sintering
laminate sheet
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006101465425A
Other languages
English (en)
Other versions
CN1967734A (zh
Inventor
田中均
相马出
吉田尚义
竹花末起一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2006056886A external-priority patent/JP4710654B2/ja
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN1967734A publication Critical patent/CN1967734A/zh
Application granted granted Critical
Publication of CN1967734B publication Critical patent/CN1967734B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thermistors And Varistors (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Abstract

本发明涉及一种层叠型片状可变电阻(1)的制造方法,由于使用了在可变电阻材料粉体中混合了玻璃粉体的混合粉体,所以实现了烧结时的烧结温度的降低。此外,利用此制造法,在对层叠体LS1进行烧结得到的可变电阻素体中,存在于以ZnO为主要成分的颗粒的晶粒边界的Pr及Ag的量,多于存在于颗粒内部的Pr及Ag的量,因此实现了晶粒边界中的高阻抗化,即使在低温进行烧结也可以得到具有在实用上充分的可变电阻特性的层叠型片状可变电阻(1)。

Description

层叠型片状可变电阻的制作方法
技术领域
本发明涉及一种可变电阻的制造方法,特别是涉及一种层叠型片状可变电阻的制造方法。
背景技术
目前,本技术领域的可变电阻的制造方法,公开在例如日本特开2002-246207号公报中。在该公报中公开了一种含Pr作为可变电阻材料的可变电阻。在制作该可变电阻时的烧结工序中,必须在例如1200℃左右的高烧结温度下进行烧结。在这样高的温度下进行烧结时,会发生结晶颗粒的过成长和损伤烧结炉等种种不良情况。因此,近年来,正在进行可在更低的温度下烧结可变电阻的研究。
但是,只是单纯地将可变电阻的烧结温度降低使其低于现在的温度的话,流过电极层之间的漏电流(泄漏电流)会变大,难于得到充分的可变电阻特性。
所以,本发明就是为了解决上述问题而完成的。其目的是提供一种层叠型片状可变电阻的制造方法,根据该方法即使在低温进行烧结的情况下,也可以制作出具有充分的可变电阻特性的层叠型片状可变电阻。
本发明的层叠型片状可变电阻的制造方法,其特征在于,包括:准备含Zn,Pr,Co的可变电阻材料的工序;准备含Zn,B,Si的玻璃的工序;形成含混合粉体的片的工序,该混合粉体是混合可变电阻材料粉体和玻璃粉体而得到的;在片上涂布含有Pd或Ag的电极膏的工序;层叠多个涂布了电极膏的片来形成层叠体的工序;以及,烧结层叠体形成烧结体的工序,在烧结体的晶粒边界处存在的Pr以及Ag的量,比在烧结体的粒内存在的Pr以及Ag的量多。
在该层叠型片状可变电阻的制造方法中,由于使用的是在可变电阻材料的粉体中混合有玻璃粉体的混合粉体,实现了降低烧结时的烧结温度的目的。而且,该制造方法中,在烧结层叠体所得到的烧结体中,由于存在于以ZnO为主要成分的颗粒的晶粒边界的Pr以及Ag的量,比存在于其粒内的Pr以及Ag的量多,所以实现了晶粒边界中的高阻抗化,即使在低烧结温度也可以得到在实际应用上具有充分的可变电阻特性的层叠型片状可变电阻。
本发明的层叠型片状可变电阻的制造方法,其特征在于,包括:准备含Zn,Pr,Co的可变电阻材料的工序;准备含Zn,B,Si的玻璃的工序;形成含混合粉体的片的工序,该混合粉体是混合可变电阻材料粉体和玻璃粉体而得到的;在片上涂布含有Ag的电极膏的工序;层叠多个涂布了电极膏的片来形成层叠体的工序;烧结层叠体形成烧结体的工序,在烧结体的晶粒边界处存在的Pr以及Ag的量,比在烧结体的粒内存在的Pr以及Ag的量多。
在该层叠型片状可变电阻的制造方法中,由于使用的是在可变电阻材料的粉体中混合有玻璃粉体的混合粉体,实现了降低烧结时的烧结温度的目的。而且,该制造方法中,在烧结层叠体所得到的烧结体中,由于存在于以ZnO为主要成分的颗粒的晶粒边界的Pr以及Ag的量,比存在于其粒内的Pr以及Ag的量多,所以实现了晶粒边界中的高阻抗化,即使在低烧结温度也可以得到在实际应用上具有充分的可变电阻特性的层叠型片状可变电阻。
另外,烧结层叠体的烧结温度优选为800~940℃。通过在该范围的低烧结温度烧结层叠体,不但可以消除在高温度烧结时产生的种种不良情况,而且还可以得到在实际应用上具有充分的可变电阻特性的层叠型片状可变电阻。
另外,混合粉体中的玻璃粉体的添加量,优选相对于除了玻璃粉体的混合粉体的0.5~10wt%。如果玻璃粉体的添加量在该范围内,可体现玻璃所带来的烧结温度的低温化,并且还可以避免从晶粒边界排出Pr的情况发生。
本发明的层叠型片状可变电阻的制造方法,其特征在于,包括:准备含Zn、Pr、Co、Ag的可变电阻材料的工序;准备含Zn、B、Si的玻璃的工序;形成含混合粉体的片的工序,该混合粉体是混合可变电阻材料粉体和玻璃粉体而得到的;在片上涂布含有Pd或Ag-Pd的电极膏的工序;层叠多个涂布了电极膏的片来形成层叠体的工序;烧结层叠体形成烧结体的工序,在烧结体的晶粒边界处存在的Pr以及Ag的量,比在烧结体的粒内存在的Pr以及Ag的量多。
在该层叠型片状可变电阻的制造方法中,由于使用的是在可变电阻材料的粉体中混合有玻璃粉体的混合粉体,实现了降低烧结时的烧结温度的目的。而且,该制造方法中,在烧结层叠体所得到的烧结体中,由于存在于以ZnO为主要成分的颗粒的晶粒边界的Pr以及Ag的量,比存在于其粒内的Pr以及Ag的量多,所以实现了晶粒边界中的高阻抗化,即使在低烧结温度也可以得到在实际应用上具有充分的可变电阻特性的层叠型片状可变电阻。
另外,烧结层叠体的烧结温度优选为850~1100℃。通过在该范围的低烧结温度下烧结层叠体,不但可以消除在高温度烧结时产生的种种不良情况,而且还可以得到在实际应用上具有充分的可变电阻特性的层叠型片状可变电阻。
另外,混合粉体中玻璃粉体的添加量,优选是相对于除了玻璃粉体的混合粉体的0.05~7wt%。如果玻璃粉体的添加量在该范围,可体现玻璃所带来的烧结温度的低温化,并且还可以避免从晶粒边界排出Pr的情况发生。
通过本发明,可以提供一种即使在低温烧结的情况下,也可以制作出具有充分的可变电阻特性的层叠型片状可变电阻的制造方法。
附图说明
图1是用于说明本发明的第1实施方式的层叠型片状可变电阻的截面结构的图。
图2是用于说明图1的层叠型片状可变电阻的制造过程的流程图。
图3是用于说明图1的层叠型片状可变电阻的制造过程的图。
图4是表示图1的层叠型片状可变电阻的ZnO颗粒周边的构成元素的图。
图5是用于说明本发明的第2实施方式的层叠型片状可变电阻的截面结构的图。
图6是用于说明图5的层叠型片状可变电阻的制造过程的流程图。
图7是用于说明图5的层叠型片状可变电阻的制造过程的图。
图8是表示图5的层叠型片状可变电阻的ZnO颗粒周边的构成元素的图。
图9表示实施例1的烧结试验结果的表。
图10是表示实施例1的各种氧化物的构成比的测定结果的图。
图11是表示烧结温度与在该烧结温度所产生的氧化物的关系的图表,以及,在该烧结温度域的ZnO颗粒的状态的图。
图12是表示实施例2的各种氧化物的构成比的测定结果的图。
图13是表示可变电阻试样的截面的SEM照片。
具体实施方式
下面,参照附图对实施本发明的层叠型片状可变电阻的制造方法的最佳方式进行详细说明。另外,对相同或同等的元素标记相同的符号,省略重复说明。
(第1实施方式)
首先,参照图1对本发明的第1实施方式的层叠型片状可变电阻1的结构进行说明。图1是表示本发明的第1实施方式的层叠型片状可变电阻的截面结构的图。
如图1所示,层叠型片状可变电阻1包括可变电阻素体3,和在该可变电阻素体3的相对的端面分别形成的一对外部电极5。可变电阻素体3具有可变电阻部7,和夹着该可变电阻部7配置的一对外层部9,被构成为层叠了可变电阻部7和一对外层部9的层叠体。可变电阻素体3具有长方体形状,例如,长度被设定为1.6mm,宽度被设定为0.8mm,高度被设定为0.8mm。即,层叠型片状可变电阻1被构成为所谓的1608型的层叠型片状可变电阻。
可变电阻部7包括表现可变电阻特性的可变电阻层11,和夹着该可变电阻层11配置的一对内部电极13。在可变电阻部7中可变电阻层11和内部电极13交替地层叠着。可变电阻层11中的与一对内部电极13所重叠的区域11a起着作为表现可变电阻特性的区域的功能。
可变电阻层11由含ZnO(氧化锌)为主要成分,同时含稀土类元素、Co、IIIb族元素(B、Al、Ga、In)、Si、Cr、Mo、碱金属元素(K、Rb、Cs)以及碱土类金属元素(Mg、Ca、Sr、Ba)等金属单质和它们的氧化物作为副成分的素体构成。另外,在第1实施方式中,可变电阻层11含有Pr、Co、Cr、Ca、Si、K、Al等作为副成分。由此,可变电阻层11中由一对内部电极13所重叠的区域11a在含有ZnO为主要成分的同时还含有Pr以及Co。
第1实施方式中作为稀土类金属使用Pr。Pr为用于表现可变电阻特性的材料。使用Pr的理由是因为它在电压非直线性方面优异,另外批量生产时特性偏差少。可变电阻层11中的ZnO的含量没有特别的限定,在以构成可变电阻层11的全部材料为100质量%时,通常为99.8~69.0质量%。可变电阻层11的厚度例如在5~60μm左右。
一对内部电极13被设置成为,其各自的一个端部在可变电阻素体3中相对的端面交错地露出且基本平行。各内部电极13在上述各一个端部上与外部电极5电连接。该内部电极13含有Ag作为导电材料。内部电极13所含的导电材料可以含有Ag,例如也可以是Ag-Pd合金等。该内部电极13的厚度例如为0.5~5μm左右。
外层部9与可变电阻层11相同,由含ZnO为主要成分,同时含有稀土类元素、Co、IIIb族元素(B、Al、Ga、In)、Si、Cr、Mo、碱金属元素(K、Rb、Cs)以及碱土类金属元素(Mg、Ca、Sr、Ba)等金属单质和它们的氧化物作为副成分的素体构成。另外,在第1实施方式中,外层部9含有Pr、Co、Cr、Ca、Si、K、Al等作为副成分。由此,外层部9含有ZnO为主要成分的同时还含有Pr以及Co。外层部9的厚度例如为0.10~0.38mm左右。
外部电极5被设置成覆盖可变电阻素体3的两个端面。每一对外部电极5都各自具有第一电极层5a和第二电极层5b。第一电极层5a形成在电阻素体3的外表面。如下文所述,第一电极层5a是由导电性的膏体烧结而成的。
第二电极层5b是在第一电极层5a上通过电镀法而形成的。在第一实施方式中,第二电极层5b包括在第一电极层5a上通过电镀Ni而形成的Ni电镀层,和在该Ni电镀层上电镀Sn而形成的Sn电镀层。形成第二电极层5b的主要目在于,利用回流焊将层叠型片状可变电阻1安装在外部基板等上时,提高耐焊蚀性及浸焊性。
第二电极层5b只要能够达到提高耐焊蚀性和浸焊性的目的,就不一定局限于上述材料的组合。作为可构成电镀层的其它的材料,例如,可以例举Sn-Pb合金等,与上述的Ni、Sn等组合使用也适宜。此外,电镀层不一定限定为两层构造,也可以具有一层或三层以上的构造。
接下来,参照图1~图3对具有上述结构的层叠型片状可变电阻1的制造过程进行说明。图2为用于说明第一实施方式的层叠型片状可变电阻的制造过程的流程图。图3为用于说明第一实施方式的层叠型片状可变电阻的制造过程的图。
首先,作为可变电阻材料准备Zn、Pr、Co、Cr、Ca、Si、K及Al的金属或其氧化物等的微量添加物。再准备含有Zn、B及Si的玻璃(步骤S10)。
接下来,分别称量上述可变电阻材料以使其达到规定的比例,再将各材料混合粉碎得到可变电阻材料的粉体。再准备上述玻璃的粉体。然后将可变电阻材料粉体和玻璃粉体混合并调整,使混合粉体具有规定比例(步骤S12)。
此后,在得到的混合粉体中加入有机粘结剂、有机溶剂、有机增塑剂等,利用球磨机等进行20小时左右的混合、粉碎,得到浆料。再通过刮刀法等公知的方法,例如,将此浆料涂布在由聚对苯二甲酸乙二醇酯构成的薄膜上,使其干燥并形成厚度为30μm左右的膜。将所得的膜从薄膜上剥离得到坯片(步骤S14)。
此后,在所得的坯片上的对应于内部电极13的区域上涂抹电极膏。(步骤S16)。电极膏是由以Ag为主要成分的金属粉末、有机粘结剂和有机溶剂混合而成的导电性膏体,以网板印刷等印刷法印刷在坯片上。
此后,待涂布在坯片上的电极膏干燥之后,将同样地准备的坯片重叠,从而形成片层叠体(步骤S18)。进一步,将所得的片层叠体以基片大小为单位进行切割,得到多个被分割的层叠体LS1(参照图3)(步骤S20)。在得到的层叠体LS1中坯片GS1~GS3按以下顺序层叠:未形成有电极部分EL1的多个坯片GS1、形成了电极部分EL1的坯片GS2、未形成有电极部分EL1的多个坯片GS1、形成了电极部分EL1的坯片GS3、未形成有电极部分EL1的多个坯片GS1。此外,在坯片GS2和坯片GS3之间,不一定必须层叠未形成有电极部分EL1的坯片GSI。
此后,对层叠体LS1在180~400℃温度下实施0.5~24小时左右的加热处理以除去粘结剂以后,进一步在800~940℃的温度下进行0.5~5小时左右的烧结处理(步骤S22),从而得到的烧结体即为可变电阻素体3。通过该烧结,在层叠体LS1中的电极部分EL1间的坯片GS1、S3成为可变电阻层11,电极部分EL1成为内部电极13。此外,以上的烧结处理优选在浓度20~100%的O2气氛中进行,更优选在浓度50~100%的O2气氛中进行。通过这样在O2气氛中进行烧结,O2附着在晶粒边界上,因此可以实现提高可变电阻特性,以及降低漏电流的目的。
此后,在得到的烧结体的表面涂敷外部电极5(第一电极层5a)用的导电膏。在此,在层叠体LS1的两端以一对电极部分EL1分别相接的方式涂电极膏,并使之干燥。再在500~850℃温度进行热处理。
此后,在外部电极5的第一电极层5a上,依次层叠Ni电镀层及Sn电镀层,从而形成第二电极层5b。这样可以得到层叠型片状可变电阻1。Ni电镀可以通过使用Ni电镀浴(例如:瓦特浴)的滚镀法进行。Sn电镀可以通过使用Sn电镀浴(例如:中性Sn电镀浴)的滚镀法进行。此外,在烧结后也可以使碱金属(例如Li,Na等)从可变电阻素体3的表面扩散。
如上所述,在层叠型片状可变电阻1的制造方法中,使用在可变电阻材料粉体中混合了玻璃粉体的混合粉体。由此,达到了降低烧结时的烧结温度的目的。即,对于在可变电阻材料粉体中不添加玻璃粉体的情况,必须在1200~1400℃程度的高温进行层叠体LS1的烧结,而对于添加了玻璃粉的情况,在800~940℃的低温条件下就可以充分烧结层叠体LS1。
此外,如图4所示,如果使用该制造方法,在对层叠体LS1进行烧结而得到的烧结体中,存在于以ZnO为主要成分的颗粒的晶粒边界上的Pr及Ag的量,变得多于存在于其颗粒内的Pr及Ag的量。其结果发明者发现,由于均匀地存在于晶粒边界中的Pr使晶粒边界的阻抗值提高的同时,Ag促进了Pr的均匀分散,因此可以得到足够的可变电阻特性。
因此,在上述的层叠型片状可变电阻1的制造方法中,即使在低烧结温度下,也可以得到在实用中具有足够的可变电阻特性的层叠型片状可变电阻。
(第2实施方式)
下面,参照图5说明本发明的第2实施方式的层叠型片状可变电阻101的结构。图5为表示本发明第二实施方式的层叠型片状可变电阻的截面结构的图。
如图5所示,层叠型片状可变电阻101具有可变电阻素体103,和在该可变电阻103的相对的端面上分别形成的一对外部电极105。可变电阻素体103具有可变电阻部107和,以夹住可变电阻部107的方式配置的一对外层部109,被构成成为层叠了可变电阻部107和外层部109的层叠体。可变电阻素体103具有长方体形状,例如,长度被设定为1.6mm,宽度被设定为0.8mm,高度被设定为0.8mm。总之,层叠型片状可变电阻101被形成为所谓的1608型的层叠型片状可变电阻。
可变电阻部107包括体现可变电阻特性的可变电阻层111,和以夹住该可变电阻层111的方式配置的一对内部电极113。在可变电阻部107中,可变电阻层111和内部电极113交替地层叠着。可变电阻层111中的与一对内部电极113所重叠的区域111a起着作为表现可变电阻特性的区域的功能。
可变电阻层111是由含有ZnO(氧化锌)为主要成分,同时含有稀土类元素、Co、IIIb族元素(B、Al、Ga、In)、Si、Cr、Mo、Ag、碱金属元素(K、Rb、Cs)及碱土类金属(Mg、Ca、Sr、Ba)等金属单质或其氧化物作为副成分的素体构成。另外,在第2实施方式中,可变电阻层111含有Pr、Co、Ag、Cr、Ca、Si、K、Al等作为副成分。由此,可变电阻层111中由一对内部电极113重叠的部分111a在含有ZnO为主要成分的同时还含有Pr,Co及Ag。
在第二实施方式中作为稀土类金属使用Pr。Pr为用于表现可变电阻特性的材料。使用Pr的理由是因为它在电压非直线性方面优异,另外批量生产时特性偏差少。可变电阻层111中的ZnO的含量无特殊限定,在以构成可变电阻层111的全部材料为100质量%时,通常为99.8~69.0质量%。可变电阻层111的厚度例如为5~60μm左右。
一对内部电极113被设置成为,其各自的一个端部在可变电阻素体3中相对的端面交错地露出且基本平行。各内部电极113在上述各一端部与外部电极105电连接。该内部电极113含有Pd作为导电材料。内部电极113所含的导电材料可以含有Pd,例如可以含有Ag-Pd合金等。该内部电极113的厚度例如为0.5~5μm左右。
外部层109与可变电阻层111相同,由同时含有主要成分ZnO及副成分稀土元素、Co、IIIb族元素(B、Al、Ga、In)、Si、Cr、Mo、Ag、碱金属元素(K、Rb、Cs)及碱土类元素(Mg、Ca、Sr、Ba)等金属单质或其氧化物的素体构成。在第二实施态中,外层部109含有Pr、Co、Cr、Ag、Ca、Si、K、Al等作为副成分。由此,外层部109在以ZnO为主成分的同时,还含有Pr,Co以及Ag。外层部109的厚度例如为0.10~0.38mm左右。
外部电极105被设置成覆盖可变电阻素体103的两个端面。每一对电极105分别具有第一电极层105a和第二电极层105b。第一电极层105a形成在可变电阻素体103的外表面。如下所述,第一电极层105a是由导电膏烧结而成的。
第二电极层105b是在第一电极层105a上通过电镀法而形成的。在第二实施方式中,第二电极层105b含有在第一电极层105a上通过电镀Ni而得到的Ni电镀层,和在该Ni电镀层上通过电镀Sn而得到的Sn电镀层。形成第二电极层105b的主要目在于,利用回流焊将层叠型片状可变电阻101安装在外部基板等上时,提高耐焊蚀性及浸焊性。
第二电极层105b只要能够达到提高耐焊蚀性和浸焊性的目的,就不一定局限于上述材料的组合。作为可构成电镀层的其他材料,例如可举出Sn-Pb合金等,与上述Ni或Sn的组合使用也适宜。此外,电镀层不局限为两层构造,也可以具有一层或三层以上的构造。
接着,参照图5~图7说明具有上述结构的层叠型片状可变电阻101的制作过程。图6为用于说明第二实施方式的层叠型片状可变电阻的制造过程的流程图。图7为用于说明第二实施方式的层叠型片状可变电阻的制造过程的图。
首先,作为可变电阻材料准备Zn、Pr、Co、Cr、Ag、Ca、Si、K及Al的金属或其氧化物等微量添加物。再准备含有Zn,B及Si的玻璃(步骤S110)。
接着,将上述可变电阻材料按特定的比例分别称量后,将其混合并粉碎得到可变电阻材料粉体。再准备上述玻璃粉体。然后将可变电阻材料粉体同玻璃粉体混合并调整,以使混合粉体具有规定比例(步骤S112)。
之后,在所得的混合粉体中加入有机粘结剂、有机溶剂、有机增塑剂等,利用球磨机等进行20小时左右的混合、粉碎,得到浆料。再通过刮刀法等公知的方法,例如,将此浆料涂布在由聚对苯二甲酸乙二醇酯构成的薄膜上,使其干燥并形成厚度为30μm左右的膜。将所得的膜从薄膜上剥离得到坯片(步骤S114)。
接着,在所得的坯片上的对应于内部电极113的区域上涂布电极膏。(步骤S116)。电极膏是以Pd为主要成分的金属粉末、有机粘结剂和有机溶剂混合而成的导电性膏体,以网板印刷等印刷法印刷在坯片上。
接着,在使涂布在坯片上的电极膏干燥之后,重叠用同样方法制备的坯片,形成片层叠体(步骤S118)。再将所得的片层叠体以基片为单位进行切割,得到被分割的多个层叠体LS1(参见图7)(步骤S120)。得到的基层体LS1中坯片GS1~GS3按以下顺序层叠:未形成有电极部分EL1的多个坯片GS1、形成了电极部分EL1的多个坯片GS2、未形成有电极部分EL1的多个坯片GS1、形成了电极部分EL1的多个坯片GS3、未形成有电极部分EL1的多个坯片GS1。此外,在坯片GS2与坯片GS3之间,不一定必须层叠未形成有电极部分EL1的坯片GS1。
接着,对层叠体LS1在180~400℃的温度实施0.5~24小时左右的加热处理以去除粘结剂以后,进一步在850~1100℃的温度进行0.5~5小时左右的烧结处理(步骤S122),得到的烧结体即为可变电阻素体103。通过该烧结,层叠体LS1中的电极部分EL1之间的坯片GS1、S3成为电阻层111,电极部分EL1成为内部电极113。此外,上述烧结优选在浓度为20~100%的O2气氛中进行,更优选在浓度50~100%的O2气氛中进行。通过这样在O2气氛中进行烧结,在晶粒边界上吸附了O2,因此可以实现提高可变电阻特性,以及降低漏电流的目的。接着,在所得烧结体的表面涂敷外部电极105(第一电极层105a)用的导电膏。在此,在层叠体LS1的两端以一对电极部分EL1分别相接的方式涂电极膏,并使之干燥。再在500~850℃进行热处理。
接着,在外部电极105的第一电极层105a上,依次层叠Ni电镀层及Sn电镀层,从而形成第二电极层105b。由此得到层叠型片状可变电阻101。Ni电镀可以通过使用Ni电镀浴(例如瓦特浴)的滚镀法进行,Sn电镀可以通过利用Sn电镀浴(例如中性Sn浴)的滚镀法进行。此外,在烧结后也可以使碱金属(例如:Li,Na等)从可变电阻素体103的表面扩散。
如以上说明,在层叠型片状可变电阻101的制造方法中,使用可变电阻材料的粉体中混合了玻璃粉体的混合粉体。由此,达到了降低烧结时的烧结温度的目的。即,在可变电阻材料的粉体中未混合玻璃粉体的情况下,层叠体LS1的烧结需要在1200~1400℃程度的高温下进行,而混合了玻璃粉体的情况下,在850~1100℃的低温下就可以充分烧结层叠体LS1。
此外,如图8所示,如果使用该制造方法,在对层叠体LS1进行烧结而得到的烧结体中,存在于以ZnO为主要成分的颗粒的晶粒边界上的Pr及Ag的量,变得多于存在于其颗粒内的Pr及Ag的量。其结果发明者发现,由于均匀地存在于晶粒边界中的Pr使晶粒边界的阻抗值提高的同时,Ag促进了Pr的均匀分散,因此可以得到足够好的可变电阻特性。
另外,由于在可变电阻材料中含有Ag,有效地增加了晶粒边界中存在的Ag的量,达到了提高可变电阻特性的目的。发明者进一步还发现了,由于在可变电阻材料中含有Ag,抑制了气孔的形成从而使得陶瓷组织变得致密,其结果,实现了烧结温度的降低。
因此,在上述的层叠型片状可变电阻101的制造方法中,即使在低烧结温度下,也可以得到在实际应用中具有足够的可变电阻特性的层叠型片状可变电阻。
为了更加清楚地说明本发明的效果,以下出示本发明的实施例。
(实施例1)
发明者准备了2种可变电阻试样:用上述混合粉末制成的层叠型片状可变电阻#1,和以仅仅使用可变电阻材料粉体取代上述混合粉末来制成的层叠型片状可变电阻#2,对这两种可变电阻试样进行了烧结实验。对于层叠型片状可变电阻#1而言,更具体地说,混合粉体中的玻璃粉体的添加量是,相对于除去玻璃粉体的混合粉体为3wt%。
作为烧结实验,用六种不同烧结温度(1300℃、1200℃、1150℃、1050℃、950℃、900℃)进行烧结与上述层叠体LS1同样的层叠体,测试了坯片的烧结状况。其结果如图9表中所示。
即,在层叠型片状可变电阻#1(对应于图9的表中「玻璃3%」)中,在950℃以下的温度,坯片被充分烧结。另一方面,在层叠型片状可变电阻#2(对应于图9的表中「玻璃0%」)中,虽然在1150~1300℃的高温烧结时坯片被充分烧结,但在1050℃以下的烧结温度时不能进行充分烧结。
由以上的烧结实验可以确认,通过使用在可变电阻材料粉体中混合了玻璃粉体的混合粉体,可以降低层叠体的烧结温度。
此外,在约1000℃以下的烧结温度下,可以采用由Ag构成的内部电极。因此,由于在低温下可充分烧结的层叠型片状可变电阻#1中可以采用比Pd等耐热金属成本低的Ag,因此可以实现制造成本的降低。
同时,发明者测定了上述层叠型片状可变电阻#1的颗粒内、晶粒边界、三相点等区域的各种氧化物的构成比例,得到了如图10所示的结果。由此看出,以Ag及Pr的氧化物的换算量计,相比于ZnO颗粒内,两颗粒交界(本发明的晶粒边界)处的构成比例呈10倍以上的差异。即可以说,对于这一层叠型片状可变电阻,存在于晶粒边界的Pr及Ag的量多于存在于ZnO颗粒中的Pr及Ag的量10倍以上。可以认为,由于存在于晶粒边界的Pr及Ag增多,晶粒边界的阻抗值增大,抑制了流动于内部电极间的漏电流,从而得到了具有高可变电阻特性的层叠型片状可变电阻。
发明者进一步研究了上述层叠型片状可变电阻#1的烧结温度与在此烧结温度下生成的氧化物的关系,得到了如图11所示的结果。在此,图11的横坐标表示烧结温度,纵坐标表示任意强度或可变电阻电压。
从图11可知,可变电阻电压(V1mA)以940℃为界急剧地发生变化,可以通过在940℃以下的烧结温度进行烧结而得到充分的可变电阻特性。在940℃左右的温度区域中,ZnO的粒径相对较小,Pr均匀地存在于晶粒边界处。
随着烧结温度渐渐高于940℃,在ZnO晶粒边界三相点等处的PrBO3的偏析量逐渐增多。由于该PrBO3起到吸收均匀存在于晶粒边界的Pr的作用,因此会导致可变电阻电压的降低等的可变电阻特性的显著降低。此外,随着烧结温度从940℃升高,ZnO的粒径也变大。
并且,当烧结温度超过1000℃时,ZnO的粒径进一步变大。这就使得ZnO晶粒边界的宽度变小,在Pr被移动并从晶粒边界排出的同时,ZnO的一边的长度变长,存在于晶粒边界的Pr的密度降低,导致可变电阻电压的进一步降低。
从以上结果可知,为了使Pr均匀地存在于ZnO的晶粒边界从而得到高可变电阻特性,可变电阻的烧结温度优选为940℃以下,考虑到确保烧结的进行,优选为800℃以上。另外,通过在此范围的低烧结温度进行可变电阻的烧结,不仅可以消除高温烧结时结晶粒的过生长及对烧结炉造成的损伤等种种不良后果,还可以得到具有在实用上充分的可变电阻特性的可变电阻。
此外,混合粉体中的玻璃粉体的添加量不局限于上述的3wt%,相对于除去玻璃粉体的混合粉体为0.5~10wt%即可。这是因为,当玻璃的添加量小于0.5wt%时,玻璃引起的降低烧结温度的效果不足,而当玻璃的添加量大于10wt%时,存在Pr从晶粒边界被排出的情况。
(实施例2)
发明者准备了3种可变电阻试样:利用上述可变电阻材料制作的层叠型片状可变电阻#1、#2及使用不含Ag的可变电阻材料制作的层叠型片状可变电阻#3。层叠型片状可变电阻#1与层叠型片状可变电阻#2只是相对于可变电阻材料的Ag的添加量不同,层叠型片状可变电阻#1中为2.5wt%,层叠型片状可变电阻#2中为0.5wt%。此外,层叠型片状可变电阻#1~#3的混合粉体中玻璃粉体的添加量为,相对于除去玻璃粉体以外的混合粉体的3wt%。
针对上述层叠型片状可变电阻#1~#3,发明者测定了ZnO颗粒内及两颗粒交界区域的各种氧化物的构成比例,得到了如图12所示的结果。由此结果可知,对于层叠型片状可变电阻#1及#2,以Ag及Pr的氧化物换算量计,相比于ZnO颗粒内,两颗粒的交界(本发明的晶粒边界)处的构成比例的差异达10倍以上。即可以认为,在层叠型片状可变电阻#1及#2中,存在于晶粒边界的Pr及Ag的量比存在于ZnO颗粒内部的量多10倍以上。可以认为,由于存在于晶粒边界的Pr及Ag的量增多,晶粒边界的阻抗值增加,抑制了流动于内部电极间的漏电流,从而得到了具有高可变电阻特性的层叠型片状可变电阻。
另一方面,对于不含Ag的可变电阻材料制成的层叠型片状可变电阻#3,虽然ZnO颗粒内的Pr的氧化物换算量与两颗粒交界处的构成比例相差10倍以上,但ZnO颗粒内与两颗粒交界处的Ag的氧化物换算量的构成比例几乎没有变化。即可认为,在可变电阻材料中不含Ag的情况下,存在于晶粒边界的Ag含量与ZnO颗粒内部的Ag含量几乎不变,因此几乎得不到晶粒边界的阻抗值增加的效果。
如上所述,确认了如下事实:由于使用Ag作为可变电阻材料,在晶粒边界存在的Ag含量明显增多,从而提高了可变电阻特性。此外,虽然没有特别限制Ag的添加量,优选用可变电阻材料的0.02~2.5wt%。发明者对改变Ag的添加量的可变电阻材料的截面利用SEM进行了观察,结果发现了随着Ag添加量的增多气孔减少的事实。图13是在1050℃的温度进行烧结的可变电阻试样的截面照片(放大倍数为3000倍)。可以看出,与图13(a)所示的未添加Ag的试样相比,图13(b)所示的添加了0.2wt%的Ag的试样与图13(c)所示的添加了2.5wt%的Ag的试样中的气孔含量逐渐减少,陶瓷组织也逐渐致密化。这样,由于陶瓷组织的致密化,随着Ag添加量的增加降低了烧结温度。
此外,为了得到高可变电阻特性,优选可变电阻的烧结温度在1100℃以下,考虑到确保烧结的进行的方面,优选烧结温度在850℃以上。另外,通过在此范围的低烧结温度进行可变电阻的烧结,不仅可以消除高温烧结时结晶粒的过生长及对烧结炉造成的损伤等种种不良后果,还可以得到具有在实用上充分的可变电阻特性的可变电阻。
此外,混合粉体中的玻璃粉体的添加量不局限于上述的3wt%,相对于除去玻璃粉体的混合粉体为0.05~7wt%即可。这是因为,当玻璃的添加量小于0.05wt%时,玻璃及Ag引起的降低烧结温度的效果不足,而当玻璃的添加量超过7wt%时,存在Pr从晶粒边界被排出的情况。

Claims (2)

1.一种层叠型片状可变电阻的制造方法,其特征在于:
包括:
准备含Zn、Pr、Co的可变电阻材料的工序;
准备含Zn、B、Si的玻璃的工序;
形成含混合粉体的片的工序,该混合粉体是混合所述可变电阻材料的粉体及所述玻璃粉体而得到的;
在所述片上涂布含Ag的电极膏的工序;
层叠多个涂布有所述电极膏的所述片来形成层叠体的工序;和
以800~940℃的烧结温度烧结所述层叠体来形成烧结体的工序,
在所述烧结体的晶粒边界处存在的Pr以及Ag的量,比在所述烧结体的颗粒内存在的Pr以及Ag的量多。
2.如权利要求1所述的层叠型片状可变电阻的制造方法,其特征在于:
所述混合粉体中的玻璃粉体的添加量为,相对于除去所述玻璃粉体的所述混合粉体的0.5~10wt%。
CN2006101465425A 2005-11-15 2006-11-15 层叠型片状可变电阻的制作方法 Active CN1967734B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2005-330375 2005-11-15
JP2005330375 2005-11-15
JP2005330375A JP4710560B2 (ja) 2005-11-15 2005-11-15 積層型チップバリスタの製造方法
JP2006-056886 2006-03-02
JP2006056886 2006-03-02
JP2006056886A JP4710654B2 (ja) 2006-03-02 2006-03-02 積層型チップバリスタの製造方法

Publications (2)

Publication Number Publication Date
CN1967734A CN1967734A (zh) 2007-05-23
CN1967734B true CN1967734B (zh) 2012-05-23

Family

ID=38076438

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101465425A Active CN1967734B (zh) 2005-11-15 2006-11-15 层叠型片状可变电阻的制作方法

Country Status (2)

Country Link
JP (1) JP4710560B2 (zh)
CN (1) CN1967734B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5088029B2 (ja) * 2007-07-19 2012-12-05 Tdk株式会社 バリスタ
DE102009049077A1 (de) * 2009-10-12 2011-04-14 Epcos Ag Elektrisches Vielschichtbauelement und Schaltungsanordnung
DE102015120640A1 (de) 2015-11-27 2017-06-01 Epcos Ag Vielschichtbauelement und Verfahren zur Herstellung eines Vielschichtbauelements

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1097271C (zh) * 1996-10-18 2002-12-25 Tdk株式会社 多功能的多层器件和制造方法
CN1421877A (zh) * 2001-11-29 2003-06-04 株式会社东芝 电压非线性电阻及其制造方法
CN1637961A (zh) * 2003-12-26 2005-07-13 Tdk株式会社 层叠型片状压敏电阻

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0388304A (ja) * 1989-08-31 1991-04-12 Murata Mfg Co Ltd 積層型バリスタの製造方法
JPH03157902A (ja) * 1989-11-16 1991-07-05 Murata Mfg Co Ltd ノイズフイルタ
JPH05283209A (ja) * 1992-04-03 1993-10-29 Murata Mfg Co Ltd 積層型バリスタ
JPH10149904A (ja) * 1996-11-19 1998-06-02 Matsushita Electric Ind Co Ltd バリスタの製造方法
JPH1131605A (ja) * 1997-07-10 1999-02-02 Tama Electric Co Ltd 電圧非直線抵抗体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1097271C (zh) * 1996-10-18 2002-12-25 Tdk株式会社 多功能的多层器件和制造方法
CN1421877A (zh) * 2001-11-29 2003-06-04 株式会社东芝 电压非线性电阻及其制造方法
CN1637961A (zh) * 2003-12-26 2005-07-13 Tdk株式会社 层叠型片状压敏电阻

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP昭64-71102A 1989.03.16

Also Published As

Publication number Publication date
JP2007141953A (ja) 2007-06-07
JP4710560B2 (ja) 2011-06-29
CN1967734A (zh) 2007-05-23

Similar Documents

Publication Publication Date Title
KR100204255B1 (ko) 도전성 칩형 세라믹소자 및 그 제조방법
US12046401B2 (en) Coil component
CN100550218C (zh) 静电防护部件的制造方法
CN1967734B (zh) 层叠型片状可变电阻的制作方法
JPH11278941A (ja) 窒化アルミニウム焼結体及びそのメタライズ基板
US11136257B2 (en) Thick-film resistive element paste and use of thick-film resistive element paste in resistor
CN104934173A (zh) 电压非线性电阻元件及其制法
CN100590755C (zh) 可变电阻素体和可变电阻
CN102890990B (zh) 可变电阻以及可变电阻的制造方法
JP6703428B2 (ja) 電圧非直線抵抗素子及びその製法
JP2013197447A (ja) 積層バリスタの製造方法
JPH07235405A (ja) サーミスタ焼結体
US6190790B1 (en) Resistor material, resistive paste and resistor using the resistor material, and multi-layered ceramic substrate
JP2005150289A (ja) サーミスタ用組成物及びサーミスタ素子
CN112335001A (zh) 陶瓷材料、压敏电阻以及制造该陶瓷材料和压敏电阻的方法
JP3567774B2 (ja) 抵抗材料、これを用いた抵抗ペーストおよび抵抗体、ならびにセラミック多層基板
JP4710654B2 (ja) 積層型チップバリスタの製造方法
KR100201160B1 (ko) 저항 재료 조성물, 저항 페이스트 및 저항체
JPH03233805A (ja) 電子部品の電極
KR100834307B1 (ko) 적층형 칩 바리스터의 제조방법
KR102003939B1 (ko) 도전성 페이스트
JPH09266102A (ja) 導電性チップ型セラミック素子
JP3598698B2 (ja) チップ型バリスタの製造方法
KR101321814B1 (ko) 저항가변소자 및 그 제조방법
JP2001217102A (ja) 負特性サーミスタペースト、負特性サーミスタ膜および負特性サーミスタ部品

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant