JP2013197447A - 積層バリスタの製造方法 - Google Patents
積層バリスタの製造方法 Download PDFInfo
- Publication number
- JP2013197447A JP2013197447A JP2012064994A JP2012064994A JP2013197447A JP 2013197447 A JP2013197447 A JP 2013197447A JP 2012064994 A JP2012064994 A JP 2012064994A JP 2012064994 A JP2012064994 A JP 2012064994A JP 2013197447 A JP2013197447 A JP 2013197447A
- Authority
- JP
- Japan
- Prior art keywords
- varistor
- external electrode
- manufacturing
- electrode
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】積層バリスタに外部電極としてCu電極を適用する場合、従来の外部電極焼付工程における雰囲気では、このCu電極が酸化してしまう。またCu電極が酸化しない還元雰囲気で外部電極焼付けを行うと、バリスタ層が酸素欠損状態となり十分なバリスタ特性を発現させることができなかった。
【解決手段】主成分がZnOからなるバリスタ層と、前記バリスタ層を挟み込むように対向配置された内部電極と、前記内部電極と接続された外部電極を有し、前記外部電極はCuを主成分とする積層バリスタの製造方法であって、前記外部電極はCuを主成分とする電極ペーストを塗布し焼付ける外部電極焼付工程で形成され、この外部電極焼付工程の酸素含有量は0.001%以上0.1%以下とするものである。
【選択図】図1
【解決手段】主成分がZnOからなるバリスタ層と、前記バリスタ層を挟み込むように対向配置された内部電極と、前記内部電極と接続された外部電極を有し、前記外部電極はCuを主成分とする積層バリスタの製造方法であって、前記外部電極はCuを主成分とする電極ペーストを塗布し焼付ける外部電極焼付工程で形成され、この外部電極焼付工程の酸素含有量は0.001%以上0.1%以下とするものである。
【選択図】図1
Description
本発明は積層バリスタに用いる外部電極の製造方法に関し、高い電気伝導率を有し、かつ安価であるCuを外部電極として用いることを可能とした積層バリスタの製造方法である。
静電気放電等の過電圧からICやLSIといったデバイスを保護するため、ZnO系のバリスタが用いられている。
ESD対策に用いられるバリスタとしては、当然ESDの吸収特性に優れることと、さらにバリスタ自身がESDで破壊されてはならず、ESD耐性にも優れている必要があるとともに、最近では電子機器の小型化への強い要望から、小型形状が強く望まれている。
このようなESD対策用途のバリスタとしては積層バリスタがあげられる。この積層バリスタの構成としてはバリスタ層と、このバリスタ層を挟み込むように配置される内部電極と、外部の端子と接続される外部電極を少なくとも有し、このバリスタ層(材料)はZnOを主成分とするPr系バリスタ材料またはBi系バリスタ材料の二種類が一般的に使用されている。また近年ではSr系バリスタ材料の開発も行われている。これらバリスタ材料においては焼成時の雰囲気や温度の制御がバリスタ特性を発現させる重要な要因となるものであり、いずれの材料系も酸化物であることから、この素子の焼成工程では酸化雰囲気で行う必要がある。この焼成工程を還元雰囲気で行うとバリスタ材料が酸素欠損状態となりバリスタ特性が発現しにくくなってしまうためである。このような背景から従来はこれらバリスタ材料と一体焼成される内部電極および外部電極は酸化雰囲気での焼成が可能で、耐候性が良いAgまたはAg−Pd合金が広く利用されてきた。しかしながらAgやPdの貴金属は非常に高価であることから材料コストの面から好ましくない。そこで、本発明者らは外部電極として従来のAgやAg−Pd合金よりも安価なCuの適用を検討した。このCuは従来のAgやPdと比較して酸化しやすいため、一般的には還元雰囲気で焼成する必要がある。このため従来からバリスタの電極材料としては使用に不向きとされ、十分な検討がされてこなかった。
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1、2、3が知られている。
上述したように積層バリスタに外部電極としてCuを適用する場合、従来のAgやAg−Pd合金と同様に外部電極焼付工程の雰囲気を大気にすると、Cuは酸化してしまい電極として機能しない。一方、Cu外部電極を外部電極焼付工程にて形成される積層型電子部品は、一般的に熱処理空間にN2ガスを流入させた雰囲気にて実現している。しかしながら積層バリスタの場合、不活性雰囲気として単にN2ガスを流入させるといった手段では、バリスタ材料に酸素欠損が生じてしまいバリスタ電圧の低下や非直線性の劣化といった問題を生じてしまう。
上述の課題を解決するために本発明の積層バリスタの製造方法は、主成分がZnOからなるバリスタ層と、前記バリスタ層を挟み込むように対向配置された内部電極と、前記内部電極と接続された外部電極を有し、前記外部電極はCuを主成分とする積層バリスタの製造方法であって、前記外部電極はCuを主成分とする金属粉末を含有するペーストを塗布し熱処理する外部電極焼付工程で形成され、前記外部電極焼付工程の前記熱処理における酸素濃度は0.001%以上0.1%以下とするものである。
本発明によれば外部電極焼付工程の熱処理雰囲気における酸素濃度を0.001%以上0.1%以下とすることにより、十分な電気伝導率を有したCu外部電極を形成することができるとともに、バリスタ層の酸素欠損が少ない優れたバリスタ特性を有する積層バリスタを実現することができる。
本発明の積層バリスタについて図1を用いて説明する。図1は本発明の積層バリスタの断面模式図である。
積層バリスタ4は、主成分がZnOからなるバリスタ層1と、前記バリスタ層1を挟み込むように対向配置された内部電極2と、内部電極2と接続された外部電極3を有する。
本発明の積層バリスタ4は外部電極3を従来のAgもしくはAg−Pd合金よりも、安価なCuを主成分とすることにより、電極材料のコストを大幅に削減させた積層バリスタである。
ZnOを主成分とするバリスタ層1は、添加物としてBi系バリスタ材料、Pr系バリスタ材料、ABO3で表されるペロブスカイト化合物系バリスタ材料のいずれでも良いが、ABO3で表されるペロブスカイト化合物系バリスタ材料を用いることが好ましい。ABO3で表されるペロブスカイト化合物系バリスタ材料は耐還元性に優れ、低酸素濃度雰囲気での加熱処理によるバリスタ特性の劣化が起こりにくいためである。
ABO3で表されるペロブスカイト化合物については、AサイトにSr、CaおよびBaのうち少なくとも1種を含み、BサイトはCo、MnおよびCrのうち少なくとも1種を含むことが、良好なバリスタ特性をもつバリスタ材料として好ましい。
また、バリスタ層1の外表面付近は、内部電極2に挟まれた領域とは異なる元素を含んでいても良い。メッキによるバリスタ特性の劣化を抑制や、耐湿性の向上などの目的で、外表面付近に異種元素を拡散あるいは被覆されていることも多い。
次に本発明の積層バリスタ4の製造方法について、ABO3で表されるペロブスカイト化合物系バリスタ材料の1つ、SrCoO3を用いた場合について説明する。後述するように、内部電極の主成分をCuとする場合、Cuの酸化を抑制することを考慮して可能な限り低温での焼成を考慮すると、焼成温度域が1100℃〜1400℃程度であるBi系バリスタ材料およびPr系バリスタ材料よりも、1100℃以下で十分な焼成が可能なABO3で表されるペロブスカイト化合物系バリスタ材料であることが好ましい。
図2は本発明の積層バリスタ4の製造方法の一実施例であり、その概略を示した製造工程フローである。
まず図2に示すように原料粉末配合工程では、出発原料として主成分であるZnO粉末と、副成分としてSrCO3粉末およびCo2O3粉末を準備し、ZnOに対しSrCoO3として0.1〜20mol%となるよう混合する。ここで、SrCO3粉末およびCo2O3粉末の代わりに他のSr化合物やCo化合物としても良く、あらかじめ合成されたSrCoO3粉末を用いても良い。また、Sr/Coモル比は必ずしも1である必要は無いが、バリスタ層の信頼性確保のため0.8〜1.2の範囲内であることが好ましい。さらに、バリスタ電圧の調節や一定の温度における焼結性の確保のため適宜Al等の添加物を添加する。
次に、プラスチック容器あるいはセラミック容器の中に水等の液体およびセラミックボールとともに原料粉末を入れ、30分〜72時間程度のボールミル混合を行う。その後容器内の混合物を、セラミックボールを除いて取り出し、120〜200℃程度に加熱して乾燥させ、混合粉末を得る。
混合粉末は、必要に応じ仮焼を行う。セラミックルツボの中に混合粉末を入れ、500〜1000℃程度の温度で熱処理し、その後必要に応じボールミル等で粉砕し仮焼粉末を得る。なお、この仮焼は、混合粉末を熱処理して化学反応させ、その際に生成するH2OやCO2などのガス成分をあらかじめ除去しておく工程であり、後述の第1の焼成等においてこの化学反応によるガスが問題とならなければ、この仮焼を省いても良い。
スラリー混合・分散工程では、上記の混合粉末あるいは仮焼粉末を、有機溶剤、バインダ樹脂と混合しセラミックスラリーを得る。このときの混合は、ボールミルや撹拌機などで実施する。
シート成形工程では、セラミックスラリーをドクターブレード法等でフィルム基材上に塗布し乾燥させ、セラミックシートを得る。
次の内部電極印刷工程では、所定の枚数のセラミックシートの表面に、金属粉末を含む内部電極ペーストを、スクリーン印刷法により所定のパターンで印刷し乾燥させ、セラミックシートの表面に内部電極層を形成したセラミックシートを作製する。ここで内部電極ペーストに含まれる金属粉末は、Au、Ag、Cu、Pdや、Ag−Pdに代表される合金など特に限定されないが、Cuを主成分とする金属粉末であることが好ましい。内部電極の主成分をCuとすることで、原料コストを低減できるだけでなく、後述するように外部電極も同様のCuとすることで内部電極と外部電極との接続性が良好となる。また、内部電極の導電性が大きいため高い過電圧抑制効果のある積層バリスタが実現できる。
次にシート積層工程では、内部電極層を形成しない複数枚のセラミックシートと、内部電極層を形成した所定枚数のセラミックシートとを、順次積層しながら圧着してシート積層体を作製し、このシート積層体を個片に切断してチップ積層体を得る。
チップ積層体焼成工程では、このチップ積層体について、脱バインダ処理、第1の熱処理、第2の熱処理を実施する。なお、第2の熱処理については、後述のように一定の条件下で省くことが可能である。
まずチップ積層体に含まれるバインダ成分を除去するために、脱バインダ処理を実施する。脱バインダ処理は、300℃以上600℃以下の温度、保持時間30分〜6時間程度の熱処理にて行い、この処理条件はチップ積層体の大きさや含まれる有機溶剤により適宜調整して行う。また内部電極の主成分をCuとした場合、熱処理空間にN2ガスなどの不活性ガスを流入させ、内部電極層が酸化しないように低酸素濃度の雰囲気中で行う。
次に、第1の熱処理を実施する。熱処理温度は大気中であれば950℃以上1400℃以下の温度で実施する。Cuが酸化しないような低酸素濃度の雰囲気とする場合は、ZnOの蒸発が起こりにくいように、950℃以上1100℃以下の温度で実施することが好ましい。また熱処理雰囲気は内部電極の主成分がCuである場合、N2ガスやH2ガスなどを導入することで、内部電極が酸化しないような低酸素濃度の雰囲気とする。ただし、ZnO成分の蒸発が著しい場合は、H2OガスやCO2ガスを導入し、適切な酸素濃度となるよう調節する。ZnOの蒸発は、バリスタ積層体の表層部分でのみ起こる場合は問題無く、バリスタ層のうち内部電極に挟み込まれた部分およびその近傍で起こらなければ問題とならないことが多い。
第2の熱処理は大気中など、少なくとも0.001%以上の高い酸素濃度の雰囲気において、500℃以上900℃以下で実施する。この第2の熱処理は、第1の熱処理後に、バリスタ層に酸素欠損があり所望のバリスタ特性が得られない場合に、バリスタ層に十分な酸素を補給する目的で実施する。したがって、第1の熱処理を大気中など十分な酸素濃度の雰囲気下で行われた場合、第2の熱処理は不要である。また第1の熱処理を低い酸素濃度の雰囲気下で行われバリスタ層に酸素欠損が生じた場合も、後述する外部電極焼付工程によって十分な酸素が供給される場合であれば、この第2の熱処理を省略することができる。
このようなチップ積層体焼成工程により、チップ焼結体が得られる。
次に外部電極焼付工程では、Cuを主成分とする金属粉末を含有するペーストをチップ焼結体の端面に塗布し、乾燥後に熱処理し、外部電極の形成を行う。この外部電極焼付工程の少なくとも400℃以上、より好ましくは300℃以上の温度領域において、酸素濃度を0.001%以上0.1%以下とするものである。酸素濃度を0.001%以上とすることにより外部電極焼付工程後もバリスタ材料の酸素欠損が少なく優れたバリスタ特性を発現することができる。また酸素濃度を0.1%以下とすることによりCuが酸化することなく十分な電気伝導率を有したCu外部電極として形成することができる。
また、外部電極焼付工程の加熱保持温度としては500℃以上、900℃以下とし、保持時間は10分程度で行うことができる。加熱保持温度を500℃以上とすることにより外部電極用ペーストに含まれるCu粒子を十分に焼結させることができ、900℃以下とすることでバリスタ材料の過焼結や内部電極の酸化の少ない優れたバリスタ特性を発現できるものである。
最後に外部電極めっき工程にて、Cu外部電極表面上にNi、次いでSnを形成する。このNiおよびSnは耐食性に優れCu外部電極を腐食劣化から保護する役割を有するとともに、半田濡れ性が良好であるため、積層バリスタとして基板等に実装する際にその効果を発揮する。
次に、本発明における積層バリスタの製造方法を下記に示す(表1)を用いて詳細に説明する。
まず原料粉末配合工程として、ZnO粉末、SrCO3粉末およびCo2O3粉末を、ZnOに対しSrCoO3が2mol%となるように秤量した。Al(NO3)3水溶液をAl(NO3)3がZnOに対し0.002mol%となるよう準備した。次に、これらの粉末および水溶液を、水中で10時間ボールミル混合し、150℃での乾燥処理を行って混合粉末を得た。
スラリー混合・分散工程では、上記の混合粉末を、有機溶剤中にバインダ樹脂とともに混合し分散させ、セラミックスラリーを作製した。
シート成形工程として、このセラミックスラリーを、ドクターブレード法によりPETフィルム上に塗布し、乾燥させてセラミックシートを得た。
次の内部電極印刷工程では、一部のセラミックシートについて、その表面に、Cu粒子を主成分とした内部電極用ペーストを、スクリーン印刷法により所定のパターンで印刷し乾燥させ、表面に内部電極層を形成したセラミックシートを作製した。
シート積層工程では、内部電極層の無い複数枚のセラミックシートと、内部電極層を形成した複数枚のセラミックシートとを、順次積層しながら圧着してシート積層体を形成し、その後このシート積層体を個片に切断してチップ状のチップ積層体を得た。
チップ積層体焼成工程では、まずチップ積層体を、N2ガス雰囲気下で400℃に加熱し脱バインダを行った。次に、H2を含むガスを導入した低酸素分圧雰囲気下で1030℃の熱処理をする第1の熱処理を実施した。さらに、大気中700℃で熱処理する第2の熱処理を行った。
外部電極焼付工程では、焼成したチップの端面にCu粉末およびガラスフリットを含むペーストを塗布し、(表1)に示す酸素濃度となるようにN2・O2混合ガスを導入したベルト炉において、700℃で熱処理を行うことによりCu外部電極を形成した。
なお、試料番号1については外部電極焼付工程を実施せず、代わりに室温にて液体金属であるIn−Ga合金を端面に塗布した。
次に(表1)に示すバリスタ特性について説明する。まずバリスタ電圧(V1mA)は1mAの電流を流した時にかかる電圧とした。次に非直線性(α10μA)はバリスタに電流が10μAおよび1mA流れたときの夫々の電圧値をV10μA、V1mAとしたときの関係式α10μA=V1mA/V10μAから求めたものであり、この値が1に近いほど比直線性の良好なバリスタとされる。ESD耐性(ΔV1mA)はIEC61000−1−4の静電気放電イミュニティ試験に基づきESD電圧8kV(充電容量150pF、放電抵抗330Ω)を静電気放電シミュレータから素子に印加し、前後のV1mAの変化率を測定したものである。
(表1)に記載のように試料番号2の積層バリスタは試料番号1(Ref)と比較してバリスタ電圧が低く、非直線性も大きく劣化した。これは外部電極焼付工程における酸素濃度が低すぎたためバリスタ層に酸素欠損が生じたため、バリスタ特性が劣化したものと考えられる。
同様に、試料番号3も、試料番号1と比較してバリスタ電圧が低下し、非直線性の劣化も顕著であった。これは試料番号2と同様に、酸素濃度が低すぎたためにバリスタ層が還元され、このためバリスタ特性が劣化してしまったと考えられる。
次に試料番号4〜試料番号6は本発明の積層バリスタの製造方法において作製されたものであり、試料番号1と比較して同等のバリスタ電圧を有し、非直線性の劣化も十分に小さく実用レベルに達していると考えられる。
一方試料番号7は、外部電極部が黒色となり、静電容量も小さく、V1mAは50V以上と高電圧であった。外部電極焼付工程の酸素濃度0.2%では高すぎたため、Cu外部電極自体が酸化され、電極として機能しなかったものと考えられる。
以上のように、本発明の積層バリスタの製造方法における外部電極焼付工程における酸素含有量を0.001%以上0.1%以下とすることにより、高い電気伝導率を有しかつ安価なCuを外部電極として用いることを可能とするとともに、優れたバリスタ特性を有する積層バリスタを実現することができる。
本発明の積層バリスタの製造方法は、外部電極として従来用いられてきたAgもしくはAg−Pd合金よりも、安価なCuを外部電極として用いることを可能とし、材料コストを大幅に削減した発明であり、特に高速動作化を目的とした各種電気機器における静電気対策部品として広く用いられている積層バリスタに有用な技術である。
1 バリスタ層
2 内部電極
3 外部電極
4 積層バリスタ
2 内部電極
3 外部電極
4 積層バリスタ
Claims (6)
- 主成分がZnOからなるバリスタ層と、
前記バリスタ層を挟み込むように対向配置された内部電極と、
前記内部電極と接続された外部電極を有し、
前記外部電極はCuを主成分とする積層バリスタの製造方法であって、
前記外部電極はCuを主成分とする金属粉末を含有するペーストを塗布し熱処理する外部電極焼付工程で形成され、
前記外部電極焼付工程の前記熱処理における酸素濃度は0.001%以上0.1%以下である積層バリスタの製造方法。 - 前記外部電極焼付工程における熱処理温度は500℃以上900℃以下である請求項1に記載の積層バリスタの製造方法。
- 前記外部電極焼付工程の前記熱処理における雰囲気は、N2を主成分とする請求項1に記載のバリスタの製造方法。
- 前記内部電極はCuを主成分とする請求項1に記載の積層バリスタの製造方法。
- 前記バリスタ層は一般式ABO3で表されるペロブスカイト化合物を含む請求項1に記載の積層バリスタの製造方法。
- 前記一般式ABO3で表されるペロブスカイト化合物のAサイトはSr、CaおよびBaのうち少なくとも1種を含み、BサイトはCo、MnおよびCrのうち少なくとも1種を含む請求項1に記載の積層バリスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012064994A JP2013197447A (ja) | 2012-03-22 | 2012-03-22 | 積層バリスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012064994A JP2013197447A (ja) | 2012-03-22 | 2012-03-22 | 積層バリスタの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013197447A true JP2013197447A (ja) | 2013-09-30 |
Family
ID=49395996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012064994A Pending JP2013197447A (ja) | 2012-03-22 | 2012-03-22 | 積層バリスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013197447A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016054239A (ja) * | 2014-09-04 | 2016-04-14 | パナソニックIpマネジメント株式会社 | 積層バリスタおよびその製造方法 |
WO2016064105A1 (ko) * | 2014-10-23 | 2016-04-28 | 주식회사 에스엠하이테크 | 온도 퓨즈 기능을 가진 에스엠디형 마이크로 복합 퓨즈 및 그 제조방법 |
JP2016526794A (ja) * | 2013-06-28 | 2016-09-05 | エプコス アクチエンゲゼルシャフトEpcos Ag | 多層バリスタデバイスの製造方法および多層バリスタデバイス |
CN116316457A (zh) * | 2023-05-26 | 2023-06-23 | 西南交通大学 | 复合耗能式直流断路器 |
-
2012
- 2012-03-22 JP JP2012064994A patent/JP2013197447A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016526794A (ja) * | 2013-06-28 | 2016-09-05 | エプコス アクチエンゲゼルシャフトEpcos Ag | 多層バリスタデバイスの製造方法および多層バリスタデバイス |
US9875831B2 (en) | 2013-06-28 | 2018-01-23 | Epcos Ag | Method for producing a multi-layer varistor component and a multi-layer varistor component |
JP2016054239A (ja) * | 2014-09-04 | 2016-04-14 | パナソニックIpマネジメント株式会社 | 積層バリスタおよびその製造方法 |
WO2016064105A1 (ko) * | 2014-10-23 | 2016-04-28 | 주식회사 에스엠하이테크 | 온도 퓨즈 기능을 가진 에스엠디형 마이크로 복합 퓨즈 및 그 제조방법 |
US9847202B2 (en) | 2014-10-23 | 2017-12-19 | Sm Hi-Tech Co., Ltd. | SMD micro mixed fuse having thermal fuse function and method for manufacturing the same |
CN116316457A (zh) * | 2023-05-26 | 2023-06-23 | 西南交通大学 | 复合耗能式直流断路器 |
CN116316457B (zh) * | 2023-05-26 | 2023-08-04 | 西南交通大学 | 复合耗能式直流断路器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9236170B2 (en) | ZnO multilayer chip varistor with base metal inner electrodes and preparation method thereof | |
TWI351702B (en) | Voltage non-linear resistance ceramic composition | |
US9530547B2 (en) | Laminated PTC thermistor element | |
KR20180096511A (ko) | 적층 세라믹 콘덴서 | |
US7969277B2 (en) | Nonlinear resistor ceramic composition, electronic component, and multilayer chip varistor | |
US20090021341A1 (en) | Varistor | |
US20070253140A1 (en) | Base metal electrode multilayer capacitor with localized oxidizing source | |
JP2008130770A (ja) | 電子部品及びその製造方法 | |
WO1990010941A1 (en) | Laminated and grain boundary insulated type semiconductor ceramic capacitor and method of producing the same | |
JP2013197447A (ja) | 積層バリスタの製造方法 | |
JP2008277786A (ja) | 電圧非直線性抵抗体磁器組成物および電圧非直線性抵抗体素子 | |
CN100472673C (zh) | 积层型片状变阻器 | |
WO2013175794A1 (ja) | 電圧非直線性抵抗体およびこれを用いた積層バリスタ | |
US20180330843A1 (en) | Electrically conductive oxide sintered compact, member for electrical conduction, gas sensor, piezoelectric element, and method for producing piezoelectric element | |
JP5830715B2 (ja) | 積層バリスタ及びその製造方法 | |
Chen et al. | Preparation and electrical properties of ZnO‐Bi2O3‐based multilayer varistors with base metal nickel inner electrodes | |
TW200522101A (en) | Dielectric ceramic compositions and electronic devices | |
CN106548840B (zh) | 一种叠层片式ZnO压敏电阻器及其制备方法 | |
JP2018135254A (ja) | 誘電体組成物及び電子部品 | |
JP6387969B2 (ja) | バリスタ用焼結体およびこれを用いた多層基板、ならびにそれらの製造方法 | |
JP4184172B2 (ja) | 電圧非直線性抵抗体磁器組成物、電子部品及び積層チップバリスタ | |
JP2008100856A (ja) | 酸化亜鉛積層チップバリスタの製造方法 | |
EP2450327A1 (en) | Semiconductor ceramic and positive-coefficient thermistor | |
JP4710560B2 (ja) | 積層型チップバリスタの製造方法 | |
JP4984958B2 (ja) | 積層型サーミスタおよびその製造方法 |