JP2016526794A - 多層バリスタデバイスの製造方法および多層バリスタデバイス - Google Patents

多層バリスタデバイスの製造方法および多層バリスタデバイス Download PDF

Info

Publication number
JP2016526794A
JP2016526794A JP2016522355A JP2016522355A JP2016526794A JP 2016526794 A JP2016526794 A JP 2016526794A JP 2016522355 A JP2016522355 A JP 2016522355A JP 2016522355 A JP2016522355 A JP 2016522355A JP 2016526794 A JP2016526794 A JP 2016526794A
Authority
JP
Japan
Prior art keywords
electrode layer
multilayer varistor
varistor device
multilayer
starting material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016522355A
Other languages
English (en)
Other versions
JP6603214B2 (ja
Inventor
オリバー デルノフゼク,
オリバー デルノフゼク,
ユッタ コホルカ,
ユッタ コホルカ,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Publication of JP2016526794A publication Critical patent/JP2016526794A/ja
Application granted granted Critical
Publication of JP6603214B2 publication Critical patent/JP6603214B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/148Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/281Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/281Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
    • H01C17/283Precursor compositions therefor, e.g. pastes, inks, glass frits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/1006Thick film varistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermistors And Varistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

本発明は、多層バリスタデバイス(100)を製造するための方法を提供する。本発明による方法は、複数の内部電極(3)を備えた多層バリスタデバイス(100)用の基体(1)を準備するステップを備えている。本発明による方法は、さらにこの基体(1)に1つの銅電極層(4)用の出発材料を設けるステップを備え、この出発材料は、少なくとも1つの内部電極(3)と直接結合されており、またこの銅電極層(4)を形成するため、この出発材料を保護ガス雰囲気下で熱処理するステップを備える。さらに本発明は、多層バリスタデバイス(100)を提供する。【選択図】 図1

Description

本発明は、多層バリスタデバイスを製造するための方法に関する。さらに本発明は多層バリスタデバイスに関する。
本発明が解決すべき課題は、改善された多層バリスタデバイス、特に安価な多層バリスタデバイスを提供することであり、またこの多層バリスタデバイスを製造するための方法を提供することである。
この課題は、請求項1に記載の特徴を有するデバイスおよび請求項9に記載の特徴を有する方法によって解決される。有利な構成および派生例は従属請求項に示されている。
本発明が提示する方法は、多層バリスタデバイス用の基体を準備するステップを備え、このステップではこの基体は複数の内部電極を備えている。これらの内部電極は、好ましくはこの基体の内部に重なり合って配設されている。さらにこれらの内部電極は適宜電気的に互いに分離されている。
さらにこれらの内部電極は、好ましくは、これらが少なくとも部分的に重なるように、重なり合って配設されて形成されており、ここで隣接する内部電極は、この基体の対向する端面からアクセス可能である。これらの端面は、好ましくはこの基体の側面となっている。さらにこの基体は、上記の内部電極(複数)の間に配設されたバリスタ層(複数)を備える。これらのバリスタ層は、目的に合わせて電気的に絶縁性であるか、あるいは半導電性である。これらのバリスタ層は、好ましくは酸化亜鉛、具体的には多結晶酸化亜鉛を含む。好ましくはこれらのバリスタ層は、少なくとも90%が酸化亜鉛から成っている。これらのバリスタ層の材料は、ビスマスおよび/またはアンチモンまたは他の添加物あるいはドーピング物質でドーピングされていてよい。
本発明による方法は、上記の基体に1つの銅電極層用の出発材料を設け、この出発材料が少なくとも1つの内部電極と直に接続されるようにするステップを備える。好ましくはこの基体は、上記の端面の領域のみに上記の出発材料が設けられる。好ましくはこの出発材料はこの基体の対向する2つの端面で、すべてこの基体の1つの端面からアクセス可能な内部電極と直接機械的に接続されるように、これらの内部電極と結合される。
さらに本発明による方法は、銅電極層を形成するために、上記の出発材料を保護ガス雰囲気下で熱的に処理するステップを備える。この目的のため、上記の出発材料は銅を含む。さらにこの出発材料は、たとえば炭素または炭素化合物を含有してよい。換言すればこの出発材料は、上記の保護ガスに曝露される。この保護ガス雰囲気は、特に、銅電極層に対しこの銅の酸化を防ぐため、すなわちこの銅電極層を酸化から保護するために設けられている。このような酸化は、多層バリスタデバイスの動作における望ましい電気的特性に悪影響を与えるかまたはこれを損ない得る。これは上記の出発材料および/または上記の基板の材料が保護ガス雰囲気無しに曝露されると、酸素がこの出発材料および/またはこの基体の材料と反応するからである。
特に酸素はバリスタ層において、亜鉛や酸素のような個々の成分の不均化をもたらし、これによってこの多層バリスタデバイスの電気的特性、とりわけ半導体特性が悪化され得る。さらに、この酸化により、たとえば銅電極層の内部電極への電気的接続が損なわれ得る。
本発明による方法は、さらにこの多層バリスタデバイスを完成するステップを備える。
ここで提示する方法によって、とりわけ安価な多層バリスタデバイスを有利に製造することができる。上記の銅電極層は、好ましくはこの多層バリスタデバイスの外部電極の一部である。銅を使用することによって、他の電極材料、たとえば銀,パラジウム,白金,または金に比べて、この外部電極は極めて安価に製造することができる。
本発明による方法の1つの好ましい実施形態においては、上記の熱的処理の際に、上記の出発材料の他に、上記の基体も同様に上記の保護ガスに曝露される。
1つの好ましい実施形態においては、上記の基体は、表面パッシベーション部を備え、この表面パッシベーション部は、上記の出発材料の熱処理の際に、この基体の中への上記の保護ガスの拡散に対する拡散バリヤとして機能する。この表面パッシベーション部は、好ましくはガラスから成り、またはガラスを含む。この表面パッシベーション部は、好ましくは1つのパッシベーション層である。この表面パッシベーション部を設けることにより、上記の基体の中への上記の保護ガスの拡散の他に、多層バリスタデバイスの製造の際に、この基体が曝露され得るほかの物質、たとえば腐食性の物質による、この基体の拡散または腐食を低減することができる。
本発明による方法の1つの好ましい実施形態においては、上記の銅電極層用の出発材料は、銅を含有するペーストである。この銅を含有するペーストは、好ましくは炭素添加物を含む。この銅を含有するペーストは、上記の熱処理によって脱炭され、具体的には基体内部で焼成される。「脱炭」とは、熱処理によって炭素が出発材料から取り除かれることを意味する。
この熱処理上記の銅を含有するペーストあるいはこの基体内部での焼成によって、上記の銅電極層が好適に形成される。
1つの好ましい実施形態においては、上記の基体には1つのシルクスクリーン印刷処理を用いて、上記の銅電極層の出発材料が設けられる。上記の出発材料の脱炭および/または焼成により、上記の基体においてまたは上記の基体へ、上記の内部電極と上記の洞電極層との間に電気的接続が形成される。
上記の出発材料は、400℃〜600℃の温度で熱処理されてよい。
本発明による方法の1つの好ましい実施形態においては、上記の出発材料は、570℃より低い温度で熱処理される。この実施形態により具体的には、上記の保護ガスがこの熱処理の際に熱拡散によって上記の表面パッシベーションを貫通して拡散して到達し得ることを防ぐことができ、またこうして上記の多層バリスタデバイスの電気的特性が損なわれ、あるいは悪影響を受けることを防ぐことができる。
本発明による方法の1つの好ましい実施形態においては、上記の出発材料は、400℃より高い温度で熱処理される。この実施形態によって、上記の出発材料を脱炭または焼成するための充分な温度が用いられることが保証され得る。
本発明による方法の1つの好ましい実施形態においては、上記の保護ガスは窒素を含むかまたは希ガスを含む。好ましくはこの保護ガスの少なくとも主な部分は、窒素または希ガスから成っている。この実施形態により、目的に合わせて保護ガス用の不活性ガスを提供することができ、これによって上記の銅電極層用の出発材料の反応、たとえば酸化を防ぐことができる。
本発明による方法の1つの好ましい実施形態においては、上記の保護ガス雰囲気は、300ppm未満(「ppm」は英語で"parts per million"、独語で"Teile pro Million")の酸素成分を含む。この実施形態によって、上記の熱処理の際の上記の銅電極層用の出発材料の顕著な酸化を有利に防ぐことができる。
本発明による方法の1つの好ましい実施形態においては、上記の熱処理の後に上記の銅電極層上に、この銅電極層と共に上記の多層バリスタデバイスの外部電極を形成するために、少なくとももう1つの電極層が堆積される。
1つの好ましい実施形態においては、この少なくとももう1つの電極層は電気めっき処理を用いて堆積される。
ここで好ましくは、少なくとも2つのさらなる電極層が上記の銅電極層上に、この銅電極層と共に上記の外部電極を形成するために堆積される。
1つの好ましい実施形態においては、この銅電極層上にさらなる電極層として、1つのニッケル層または1つのニッケルを含有する層が堆積される。このさらなる電極層は、好ましくは、このさらなる電極層上にたとえば外側に追加されて堆積される電極層の材料が、上記の銅電極層へ拡散することを有利に防ぐように形成される。換言すればこのさらなる電極層は、たとえば本発明による多層バリスタデバイスの動作時に、上記の堆積された外側の電極層の材料に対する拡散バリヤとして機能する。
1つの好ましい実施形態においては、このさらなる電極層上に、外側電極層として1つの錫層が堆積される。この実施形態により、本発明による多層バリスタデバイスは有利にはんだ可能および/または表面実装可能に実現し得る。
本発明は、さらに多層バリスタデバイスを提供する。本発明による多層バリスタデバイスは、1つの銅電極層を有する1つの領域を備える1つの外部電極を備え、ここでこの銅電極層は、この多層バリスタデバイスの複数の内部電極と直接電気的に導通して結合されている。この銅電極層は、0.1原子%未満の酸素を含む。上記の銅電極層を設けることによって、この多層バリスタデバイスの外部電極および/またはこの多層バリスタデバイスはとりわけ安価に構成することができる。
本発明による多層バリスタデバイスは、好ましくは上述の方法を用いて製造することが可能であり、あるいは製造される。特に、本発明による多層バリスタデバイス用に開示されたすべての特徴は、上記の本発明による方法についても得られるものであり、逆もまた同様である。
本発明による多層バリスタデバイスは、1つの好ましい実施形態においては、1つの表面パッシベーション部を備え、この表面パッシベーション部は、上記の銅電極層が上記の内部電極(複数)と直接電気的に導通して結合されている1つの領域で途切れている。このような構成により、これらの内部電極の上記の銅電極層との電気的結合が可能となる。
1つの好ましい実施形態においては、本発明による多層バリスタデバイスのバリスタ電圧と、上記の銅電極層が銀電極層に置き換えられている1つの比較デバイスのバリスタ電圧との差は、約10%であるかまたはこれより小さくなっている。この実施形態によって、本発明による多層バリスタデバイスは、特定のアプリケーションに適した電気的特性あるいはバリスタ特性に関して、その製造が銀の使用により顕著に高価となるこの比較デバイスと同様に良好な特性となるように有利に実現することができる。
1つの好ましい実施形態においては、本発明による多層バリスタデバイスのバリスタ電流と上記の比較デバイスのバリスタ電流の差は、他の条件が同じ場合、約20%であるかまたはこれより小さい。この実施形態によって、本発明による多層バリスタデバイスは、特定のアプリケーションに適した電気的特性あるいはバリスタ特性に関して、この比較デバイスと同様に良好な特性となるように有利に実現することができる。
この差の%値は、たとえばこれらのバリスタ電圧あるいはバリスタ電流のそれぞれの上記の値より大きい値であり得る。
1つの好ましい実施形態においては、上記の外部電極は、たとえば1つのニッケル層を含む1つの領域を備える。この領域のおかげで、この外部電極の1つの外側領域の材料がこのニッケル層を貫通してこの領域内部に拡散することを有利に防ぐことができる。換言すれば、この領域はこの外側領域の材料に対する拡散バリヤとして用いられる。
1つの好ましい実施形態においては、上記の外部電極は、たとえば1つの錫層を含む1つの外側領域を備える。この実施形態によって、本発明による多層バリスタデバイスは、特にこの錫層を用いてこの多層バリスタデバイスのアプリケーションの1つの回路基板またはさらなる電子部品とはんだ付け可能に電気的に結合することができる。
1つの好ましい実施形態においては、本発明による多層バリスタデバイスは表面実装可能に形成されている。この実施形態によって、本発明による多層バリスタデバイスは、また省スペースでもあり、たとえば1つの回路基板上に配設および/または搭載することができる。
1つの好ましい実施形態においては、本発明による多層バリスタデバイスは、この多層バリスタデバイスの1つのアプリケーションに適した信頼性試験、たとえば静電放電に対する信頼性試験の条件下で、上記のバリスタ電圧の変化が10%より小さくなるように形成されている。この信頼性試験はESD試験(「ESD]は英語で"electrostatic discharge"、独語で"elektrostatische Entladung")であってよい。この信頼性試験は、好ましくはこの多層バリスタデバイスを短い電圧パルスを用いて印加するステップすなわちパルス電圧負荷を含んでよい。
本発明のさらなる利点,有利な実施形態,および有用性が、以下に説明する、図に関連した実施例で示される。
本発明による1つの多層バリスタデバイスの少なくとも一部の斜視図の概略図を示す。 上記の本発明による多層バリスタデバイスの少なくとも一部の概略的な上面図または側面図を示す。 上記の本発明による多層バリスタデバイスと1つの比較デバイスの電気的パラメータの表を示す。 上記の本発明による多層バリスタデバイスと1つの比較デバイスの電圧−電流特性曲線を示す。 上記の本発明による多層バリスタデバイスと1つの比較デバイスのESD試験の結果を示す。 上記の比較デバイスのリーク電流の長期間の振る舞いを示す。 上記の本発明による多層バリスタデバイスのリーク電流の長期間の振る舞いを示す。
これらの図中で同じ要素、同様な要素、および同等に機能する要素には、同じ参照符号が付されている。これらの図、およびこれらの図に示された要素相互の大きさの関係は、縮尺通りとはなっていない。むしろ個々の要素は、より見易いように、および/またはより理解しやすいように、誇張して大きく図示されている場合がある。
図1は、見易くするため、本発明による1つの多層バリスタデバイス100を部分的にき切欠いて示したものである。この多層バリスタデバイスは、好ましくは、たとえば半導体デバイス部品および/または集積回路の、短時間の過電圧(典型的には8kVまで)に対する過電圧保護に用いられる。このような過電圧は、たとえば摩擦帯電(Reibungselektrizitaet)によって生成され得る。
多層バリスタデバイス100は、基体1を備える。この基体1は、好ましくはバリスタ層(複数)9を備える。これらのバリスタ層は、好ましくは主に酸化亜鉛、具体的には多結晶酸化亜鉛から成る。これらのバリスタ層9は、好ましくはビスマスおよび/またはアンチモンの添加物を含み、および/またはこれらの材料でドーピングされている。ここで個々のバリスタ素子は、好ましくは結晶質の酸化亜鉛結晶粒から成っている。ここで上述の添加物あるいはドーピング材は、好ましくはこの結晶粒界での大きな電気抵抗あるいは大きな阻止層を生成するためのものである。これらのバリスタ層9は、好ましくは焼結されている。
この基体1は、さらに1つの端面7とこの端面7の反対側にある端面8を備える。
この基体1は、さらに内部電極(複数)3を備える。これらの内部電極3は、基体1の内部に配設されている。これらの内部電極3は、好ましくは、これらが電気的に互いに分離され、かつ重なるように、重なり合って配設されて形成されており、ここで隣接する内部電極は、対向する端面7,8にそれぞれ配置されている。
これらの内部電極3は、それぞれの配設されている端面7,8からアクセス可能である。多層バリスタデバイス100の動作においてその活性な領域を形成するために、隣接する内部電極は、好ましくは少なくとも部分的に重なっている。これらの内部電極3の間には、バリスタ層9が配設されている。
多層バリスタデバイス100は、さらに1つの銅電極層4を備える。この銅電極層4は、上記の端面7で、この端面7からアクセス可能な内部電極3と直接に、機械的かつ電気的に導通して結合している。さらにこの銅電極層4は、好ましくは0.1原子%未満の酸素を含む。
基体1には、好ましくはシルクスクリーン印刷処理によってこの銅電極層4用の出発物質が設けられる。この銅電極層4用の出発物質は、好ましくは銅を含有するペーストであり、このペーストは銅の他にさらに炭素および溶剤を含有してよい。この銅を含有するペーストは、この出発材料の熱処理の際に脱炭され、具体的には上記の基体1で焼成される。さらにこの熱処理によって、溶剤またはその残留物が蒸発される。
基体1は、好ましくは400℃〜570℃の温度で熱処理される。
銅電極層4は、好ましくはこの銅電極層4用の出発材料の熱処理によって形成される。この熱処理は、保護ガス雰囲気の条件下で実施される。この保護ガスは、好ましくは窒素または希ガスであり、または少なくともこれらの物質の1つを主成分として含んでいる。好ましくはこの保護ガス雰囲気は、300ppm未満の酸素成分を含む。
基体1には1つの表面パッシベーション部2が設けられ、あるいはコーティングされている。この表面パッシベーション部2は、特に基体1あるいはバリスタ層9および内部電極3を腐食性物質に対し保護するために設けられている。この腐食性物質は、たとえばこの多層バリスタデバイスの製造の際の電気めっき処理でこの基体1に作用する。この表面パッシベーション部2は、好ましくは同様に、上記の銅電極層4用の出発材料の脱炭あるいは焼成の際に、この基体1への保護ガスの拡散の拡散バリヤとして機能する。この表面パッシベーション部2は、好ましくは、上記の銅電極層4が直接上記の内部電極(複数)3と電気的に導通して結合している領域においては途切れている。この表面パッシベーション部2は、好ましくは、1μm〜2μmの層厚を有するパッシベーション層である。この表面パッシベーション部2は、好ましくは、ガラスから成っており、またはガラスを含む。
図1では、銅電極層4上に、少なくとも部分的にさらなる電極層5が配設され、または堆積されている。
図1では、このさらなる電極層5上に、少なくとも部分的に外側の電極層6が配設され、または堆積されている。この外側の電極層6は、好ましくは錫を含み、または錫から成っている。
上記のさらなる電極層5は、好ましくはバリヤ層である。このさらなる電極層5は、好ましくはニッケルを含み、またはニッケルから成っている。
このさらなる電極層5は、好ましくは、この電極層が、基体1および/または銅電極層4を、この基体1への錫の拡散を防ぐように形成されている。錫もしくは電解錫めっき用に用いられる溶液は、これに多層バリスタデバイスが、その製造の際すなわち電界めっきの作業時に曝露されるものであり、一般的に極めて腐食性および/または拡散性であり、このためバリスタ層9を損傷し得る。
単に見易さのために、上記のさらなる電極層5および上記の外側電極層6は、上記の銅電極層4を完全に覆っていない。このさらなる電極層5および外側の電極層6は、好ましくは電気分解処理を用いて電解作用で堆積される。
上記の銅電極層4,さらなる電極層5,および外側電極層6は、好ましくは多層バリスタデバイス100の1つの外部電極10を形成する。
顕わに示されていないが、基体1には、端面7と同様に、その端面8に適宜同様にもう1つの外部電極10が設けられている。
上記の銅電極層4は、この外部電極10の1つの、具体的には内側の領域に延在していてよい。
上記のさらなる電極層は、この外部電極10の1つの、具体的には中央の領域に延在していてよい。
上記の外側の電極層は、この外部電極10の1つの外側の領域に延在していてよい。
図2は、本発明による多層バリスタデバイス100の概略的な上面図または側面図を示す。銅電極4がこの多層バリスタデバイス100の端面7および8に配設されていることが分る。
図3は、1つの銅電極層(Cu)を有する本発明による多層バリスタ、およびこの銅電極層が1つの銀電極層(Ag)に交換されている1つの比較デバイスの電気的パラメータの表を示す。バリスタ電圧UVは、1ミリアンペア(mA)の電流がこのバリスタを通って流れる場合に、このバリスタで降下する電圧である。本発明による多層バリスタデバイスでは、このバリスタ電圧は103.1Vとなっている。比較デバイスでは、このバリスタ電圧は99.87Vとなっている。このバリスタ電流あるいはバリスタリーク電流ISは、このデバイスに印加される所定の電圧でのものであり、このデバイスを通って流れる。ここに示す値から、たとえばこの比較デバイスのバリスタ電圧およびバリスタ電流は、本発明による多層バリスタデバイスのそれぞれの値から10%以内の差となっていることが分る。銀電極層あるいは銅電極層の静電容量値もまた示されている。
図4は、本発明による多層バリスタデバイスと1つの比較デバイスの電圧−電流特性曲線を示す。これらの特性曲線での違いは、僅かに異なるバリスタ電圧によって生じるものであり、あるいは、一方は銅電極層を焼成したものであり、かつもう一方は銀電極層(比較デバイス)の焼成したものであることによる結果生じる違いによるものである。
図5は、本発明による多層バリスタデバイス、および上記のように銅電極層が銀電極層に交換された1つの比較デバイスのESD試験の結果を示す。このESD試験では、特に過電圧のシミュレーションが行われる。
このESD試験では、ここでは8キロボルト(kV)の10個の電圧パルスが、本発明による多層デバイスへの電気的接続によって印加されている。このESD試験の電気的接続は、ここでは150ピコファラド(pF)の静電容量および330オームの電気抵抗を有する。本発明による多層バリスタデバイス(Cu)のバリスタ電圧の変化が、初期値と比較してシミュレーションの後でも10%未満となっていること、同様にこれに対し比較デバイス(Ag)のバリスタ電圧はむしろ5%より顕著に小さな変化となっていることが図5の線図から分る。特に本発明による多層デバイスのアプリケーションでは、ここに示すこのESD試験によるバリスタ電圧の変化は充分満足すべき結果となっている。図5において「+」および「−」は、正あるいは負の電流方向を意味する。
図6Aおよび6Bは、安定性試験の結果を示す。この安定性試験では、比較デバイス(図6A)および本発明による多層バリスタデバイス(図6B)のバリスタ電流がの長期安定性の試験が行われた。この試験は、特にそれぞれのデバイスの寿命についての知見が得られる。ここでこれらのデバイスは125℃で、1000時間以上88Vの電圧が負荷された。これらの2つのデバイスのバリスタ電流は、最初時間と共に減少し、その後漸近的に一定の特性に移行することが分る。
本発明は上記の実施例を参照した説明によって限定されない。むしろ本発明は、特に請求項中の特徴の組み合わせそれぞれが含むいかなる新規な特徴、並びにいかなる新規な特徴の組み合わせをも、たとえその特徴またはその組み合わせがそれ自体として請求項または実施例に明示されていなくとも、含むものである。
1 : 基体
2 : 表面パッシベーション部
3 : 内部電極
4 : 銅電極層
5 : さらなる電極層
6 : 外側の電極層
7,8 : 端面
9 : バリスタ層
10 : 外部電極
100 : 多層バリスタデバイス

Claims (14)

  1. 多層バリスタデバイス(100)を製造するための方法であって、
    前記多層バリスタデバイス(100)用の、複数の内部電極(3)を備えた基体(1)を準備するステップと、
    前記基体(1)に1つの銅電極層(4)用の出発材料を、当該出発材料が少なくとも1つの内部電極(3)と直接結合するように設けるステップと、
    前記銅電極層(4)を形成するために、前記出発材料を1つの保護ガス雰囲気下で熱処理するステップと、
    前記多層バリスタデバイス(100)を完成するステップと、
    を備えることを特徴とする方法。
  2. 前記基体(1)が前記熱処理の際に前記保護ガスに曝露され、前記基体(1)は1つの表面パッシベーション部(2)を備え、
    前記表面パッシベーション部は、前記出発材料の前記熱処理の際に、前記保護ガスの前記基体(1)への拡散に対する拡散バリヤとして機能する、
    ことを特徴とする、請求項1に記載の方法。
  3. 前記出発材料は、銅を含有するペーストであり、前記熱処理によって脱炭され、あるいは前記基体(1)内で焼成されることを特徴とする、請求項1または2に記載の方法。
  4. 前記出発材料は570℃より低い温度で熱処理されることを特徴とする、請求項1乃至3のいずれか1項に記載の方法。
  5. 前記出発材料は400℃より高い温度で熱処理されることを特徴とする、請求項1乃至4のいずれか1項に記載の方法。
  6. 前記保護ガスは窒素または希ガスを含むことを特徴とする、請求項1乃至5のいずれか1項に記載の方法。
  7. 前記保護ガス雰囲気は、300ppm未満の酸素成分を含むことを特徴とする、請求項1乃至6のいずれか1項に記載の方法。
  8. 前記熱処理の後に前記銅電極層(4)上に、当該銅電極層(4)と共に前記多層バリスタデバイス(100)の1つの外部電極(10)を形成するために、少なくとももう1つの電極層(5)が堆積されることを特徴とする、請求項1乃至7のいずれか1項に記載の方法。
  9. 1つの銅電極層(4)を有する1つの領域を備えた1つの外部電極(10)を有する多層バリスタデバイス(100)であって、
    前記銅電極層(4)は、前記多層バリスタデバイス(100)の複数の内部電極(3)と直接電気的に導通して結合されており、
    前記銅電極層(4)は、0.1原子%未満の酸素を含む、
    ことを特徴とする多層バリスタデバイス。
  10. 1つの表面パッシベーション部(2)を備え、当該表面パッシベーション部は、前記銅電極層(4)が前記内部電極(複数)(3)と直接電気的に導通して結合されている1つの領域で途切れていることを特徴とする、請求項9に記載の多層バリスタデバイス。
  11. 前記多層バリスタデバイス(100)のバリスタ電圧と、前記銅電極層が銀電極層に置き換えられている1つの比較デバイスのバリスタ電圧との差は、約10%であるかまたはこれより小さくなっていることを特徴とする、請求項9または10に記載の多層バリスタデバイス。
  12. 前記多層バリスタデバイス(100)のバリスタ電流と、前記銅電極層が銀電極層に置き換えられている1つの比較デバイスのバリスタ電流との差は、他の条件が同じ場合、約20 %であるかまたはこれより小さくなっていることを特徴とする、請求項9乃至11のいずれか1項に記載の多層バリスタデバイス。
  13. 前記外部電極は、たとえば1つのNi層を含む1つの領域(5)を備えることを特徴とする、請求項9乃至12のいずれか1項に記載の多層バリスタデバイス。
  14. 前記外部電極は、たとえば1つのSn層を含む1つの領域(6)を備えることを特徴とする、請求項9乃至13のいずれか1項に記載の多層バリスタデバイス。
JP2016522355A 2013-06-28 2014-05-20 多層バリスタデバイスの製造方法および多層バリスタデバイス Expired - Fee Related JP6603214B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102013106810.3A DE102013106810A1 (de) 2013-06-28 2013-06-28 Verfahren zur Herstellung eines Vielschicht-Varistorbauelements und Vielschicht-Varistorbauelement
DE102013106810.3 2013-06-28
PCT/EP2014/060354 WO2014206650A1 (de) 2013-06-28 2014-05-20 Verfahren zur herstellung eines vielschicht-varistorbauelements und vielschicht-varistorbauelement

Publications (2)

Publication Number Publication Date
JP2016526794A true JP2016526794A (ja) 2016-09-05
JP6603214B2 JP6603214B2 (ja) 2019-11-06

Family

ID=50771276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016522355A Expired - Fee Related JP6603214B2 (ja) 2013-06-28 2014-05-20 多層バリスタデバイスの製造方法および多層バリスタデバイス

Country Status (5)

Country Link
US (1) US9875831B2 (ja)
JP (1) JP6603214B2 (ja)
CN (1) CN105340028B (ja)
DE (1) DE102013106810A1 (ja)
WO (1) WO2014206650A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015120640A1 (de) * 2015-11-27 2017-06-01 Epcos Ag Vielschichtbauelement und Verfahren zur Herstellung eines Vielschichtbauelements
IL250305B (en) * 2017-01-26 2021-02-28 Vishay Israel Ltd Electronic component with flexible terminal
US11037710B2 (en) 2018-07-18 2021-06-15 Avx Corporation Varistor passivation layer and method of making the same
JPWO2020213320A1 (ja) * 2019-04-15 2020-10-22
TWI810594B (zh) * 2021-06-28 2023-08-01 佳邦科技股份有限公司 多層式壓敏電阻及其製作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08124718A (ja) * 1994-10-19 1996-05-17 Matsushita Electric Ind Co Ltd 電子部品とその製造方法
JPH08330107A (ja) * 1995-03-24 1996-12-13 Tdk Corp 積層型バリスタ
JPH08330106A (ja) * 1995-05-31 1996-12-13 Matsushita Electric Ind Co Ltd 電子部品とその製造方法
JP2004079618A (ja) * 2002-08-12 2004-03-11 Murata Mfg Co Ltd 電子部品の製造方法
JP2008098300A (ja) * 2006-10-10 2008-04-24 Koa Corp 酸化亜鉛系積層チップバリスタおよびその製造方法
JP2011040734A (ja) * 2009-07-17 2011-02-24 Leader Well Technology Co Ltd 酸化亜鉛バリスタを作製するための2つの独立した処理手順を介して酸化亜鉛バリスタを製造するプロセス
JP2013197447A (ja) * 2012-03-22 2013-09-30 Panasonic Corp 積層バリスタの製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3102139B2 (ja) 1992-05-28 2000-10-23 株式会社村田製作所 積層型電子部品の製造方法
KR100255906B1 (ko) 1994-10-19 2000-05-01 모리시타 요이찌 전자부품과 그 제조방법
DE4443365A1 (de) * 1994-12-06 1996-06-13 Philips Patentverwaltung Brenn- und Sinterverfahren für ein keramisches elektronisches Bauteil
US6160472A (en) 1995-03-24 2000-12-12 Tdk Corporation Multilayer varistor
JP3520776B2 (ja) * 1998-05-28 2004-04-19 株式会社村田製作所 電子部品
JP2001307947A (ja) 2000-04-25 2001-11-02 Tdk Corp 積層チップ部品及びその製造方法
JP3861927B1 (ja) * 2005-07-07 2006-12-27 株式会社村田製作所 電子部品、電子部品の実装構造および電子部品の製造方法
CN101369486B (zh) * 2007-08-17 2011-02-23 赖秋郎 具有相对低温烧附铜电极的被动组件结构
JP5830715B2 (ja) * 2010-03-17 2015-12-09 パナソニックIpマネジメント株式会社 積層バリスタ及びその製造方法
JP5589700B2 (ja) 2010-09-14 2014-09-17 株式会社リコー 画像処理装置、画像形成装置、画像処理方法、画像処理プログラム及び記録媒体
JP2013026392A (ja) * 2011-07-20 2013-02-04 Tdk Corp 電子部品及び電子部品の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08124718A (ja) * 1994-10-19 1996-05-17 Matsushita Electric Ind Co Ltd 電子部品とその製造方法
JPH08330107A (ja) * 1995-03-24 1996-12-13 Tdk Corp 積層型バリスタ
JPH08330106A (ja) * 1995-05-31 1996-12-13 Matsushita Electric Ind Co Ltd 電子部品とその製造方法
JP2004079618A (ja) * 2002-08-12 2004-03-11 Murata Mfg Co Ltd 電子部品の製造方法
JP2008098300A (ja) * 2006-10-10 2008-04-24 Koa Corp 酸化亜鉛系積層チップバリスタおよびその製造方法
JP2011040734A (ja) * 2009-07-17 2011-02-24 Leader Well Technology Co Ltd 酸化亜鉛バリスタを作製するための2つの独立した処理手順を介して酸化亜鉛バリスタを製造するプロセス
JP2013197447A (ja) * 2012-03-22 2013-09-30 Panasonic Corp 積層バリスタの製造方法

Also Published As

Publication number Publication date
CN105340028A (zh) 2016-02-17
DE102013106810A1 (de) 2014-12-31
US20160314880A1 (en) 2016-10-27
WO2014206650A1 (de) 2014-12-31
CN105340028B (zh) 2018-06-26
JP6603214B2 (ja) 2019-11-06
US9875831B2 (en) 2018-01-23

Similar Documents

Publication Publication Date Title
JP6603214B2 (ja) 多層バリスタデバイスの製造方法および多層バリスタデバイス
US7339781B2 (en) Electronic component and electronic device
JP2018139308A (ja) 電気的構成素子及びその製造方法
JP5652465B2 (ja) チップバリスタ
EP3109868A1 (en) Preparation method for electronic components with an alloy electrode layer
JP2006295080A (ja) 積層型チップバリスタ
US20150223369A1 (en) Electrostatic protection element and method for manufacturing same
JP2008159965A (ja) 電子部品及びその製造方法
JP2018056559A (ja) 多層バリスタ及びその製造方法
JP2019091907A (ja) バリスタ装置の製造方法およびバリスタ装置
US20120139688A1 (en) Chip varistor and chip varistor manufacturing method
JP5301852B2 (ja) 積層チップバリスタ
JP2007013215A (ja) 積層型チップバリスタ及びその製造方法、並びに積層型素子
JP4492578B2 (ja) バリスタ素体及びバリスタ
US10389105B2 (en) Overvoltage protection element and method for producing an overvoltage protection element
JP7321259B2 (ja) 低静電容量と改善された耐久性を備えたセラミック過電圧保護デバイス
JP2008270391A (ja) 積層型チップバリスタおよびその製造方法
JP3971365B2 (ja) 積層型チップバリスタ及びその製造方法、並びに積層型素子
US20090305073A1 (en) Platinum-free and palladium-free conductive adhesive and electrode formed thereby
JP4957155B2 (ja) バリスタ
JP2021120943A (ja) サージ防護素子およびその製造方法
JPH10270145A (ja) 放電ギャップ素子およびサージ防護デバイス
JP2003051421A (ja) セラミック電子部品
JPH05251212A (ja) 電圧依存性非直線抵抗体磁器素子
JPH05251217A (ja) 電圧依存性非直線抵抗体磁器素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170301

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170728

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20180427

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180522

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20180615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191010

R150 Certificate of patent or registration of utility model

Ref document number: 6603214

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees