JPH08330107A - 積層型バリスタ - Google Patents
積層型バリスタInfo
- Publication number
- JPH08330107A JPH08330107A JP8088782A JP8878296A JPH08330107A JP H08330107 A JPH08330107 A JP H08330107A JP 8088782 A JP8088782 A JP 8088782A JP 8878296 A JP8878296 A JP 8878296A JP H08330107 A JPH08330107 A JP H08330107A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic layer
- laminated
- varistor
- main component
- weight
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Compositions Of Oxide Ceramics (AREA)
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【目的】 積層型バリスタの容量を高くし、しかも耐サ
ージ性を改善する。 【構成】 セラミックス層と内部電極層とが交互に積層
された構成のバリスタチップ体を有し、セラミックス層
が、Ｔｉおよび／またはＺｒと、Ｂａとを含む複合酸化
物を主成分とし、Ｓｉおよび／またはＡｌを副成分とし
て含有し、Ｃｒを実質的に含有せず、ペロブスカイト相
を含み、内部電極層に含まれる導電材が卑金属を主成分
とし、回路中においてノイズを抑制する積層型バリス
タ。セラミック層がＣｒを実質的に含まないため、耐サ
ージ性が良好である。このため、特に自動車の電気回路
などのように強烈なサージが発生しやすい用途でのノイ
ズ吸収素子に好適である。
ージ性を改善する。 【構成】 セラミックス層と内部電極層とが交互に積層
された構成のバリスタチップ体を有し、セラミックス層
が、Ｔｉおよび／またはＺｒと、Ｂａとを含む複合酸化
物を主成分とし、Ｓｉおよび／またはＡｌを副成分とし
て含有し、Ｃｒを実質的に含有せず、ペロブスカイト相
を含み、内部電極層に含まれる導電材が卑金属を主成分
とし、回路中においてノイズを抑制する積層型バリス
タ。セラミック層がＣｒを実質的に含まないため、耐サ
ージ性が良好である。このため、特に自動車の電気回路
などのように強烈なサージが発生しやすい用途でのノイ
ズ吸収素子に好適である。
Description
【０００１】
【発明の属する技術分野】本発明は、バリスタ特性を示
すセラミック層が内部電極層を介して積層された構造の
積層型バリスタに関する。
すセラミック層が内部電極層を介して積層された構造の
積層型バリスタに関する。
【０００２】
【従来の技術】低電圧で動作する電子機器などでは、高
電圧のパルス性ノイズを吸収するためにバリスタが利用
されている。一方、低電圧や高周波の交流性ノイズの除
去には、バイパスコンデンサが利用されている。そし
て、これら両者の機能を兼備するものとしてバリスタ機
能付きセラミックコンデンサが提案され、さらに、容量
や信頼性を低下させることなく小型化するために、積層
型とすることが提案されている（特開平５−８２３８６
号公報、同５−２７５２７０号公報、同６−１７６９５
４号公報、同６−３４０４７２号公報等）。
電圧のパルス性ノイズを吸収するためにバリスタが利用
されている。一方、低電圧や高周波の交流性ノイズの除
去には、バイパスコンデンサが利用されている。そし
て、これら両者の機能を兼備するものとしてバリスタ機
能付きセラミックコンデンサが提案され、さらに、容量
や信頼性を低下させることなく小型化するために、積層
型とすることが提案されている（特開平５−８２３８６
号公報、同５−２７５２７０号公報、同６−１７６９５
４号公報、同６−３４０４７２号公報等）。
【０００３】しかし、特開平５−８２３８６号公報、同
５−２７５２７０号公報、同６−１７６９５４号公報に
開示されているようなＳｒＴｉＯ3 を主成分とする粒界
絶縁型半導体セラミックスは、容量が小さいため、交流
性ノイズの除去が十分ではなく、また、パルス状ノイズ
の立ち上がりを抑制する作用が弱い。
５−２７５２７０号公報、同６−１７６９５４号公報に
開示されているようなＳｒＴｉＯ3 を主成分とする粒界
絶縁型半導体セラミックスは、容量が小さいため、交流
性ノイズの除去が十分ではなく、また、パルス状ノイズ
の立ち上がりを抑制する作用が弱い。
【０００４】特開平６−３４０４７２号公報では、１０
０モルのＢａＴｉＯ3 、０．０１〜２モルのＭｎＯおよ
び０．０１〜１０モルのＹ2 Ｏ3 からなる誘電体組成物
と、０．０１〜１モルのＣｒ2 Ｏ3 および０．５〜１０
モルのＢａＳｉＯ3 、ＣａＳｉＯ3 、（Ｂａx Ｃａ
1-x ）ＳｉＯ3 （ただし、０．４３≦ｘ≦０．６２）の
うちから選ばれた少なくとも１種のガラス成分とからな
るセラミック組成物を用いて、バリスタ機能付き積層型
セラミックコンデンサを作製している。このセラミック
組成物では、Ｃｒ2 Ｏ3 はバリスタ特性を発現させるた
めに添加される。この積層型セラミックコンデンサは、
比誘電率が高いため高容量が得られるが、Ｃｒを含むた
め、用途によっては耐サージ性が不十分となる。例え
ば、自動車の電気回路では、モーター、スパークプラ
グ、静電気などによりサージが発生しやすいが、このよ
うなサージによりショート破壊してしまうという問題が
ある。
０モルのＢａＴｉＯ3 、０．０１〜２モルのＭｎＯおよ
び０．０１〜１０モルのＹ2 Ｏ3 からなる誘電体組成物
と、０．０１〜１モルのＣｒ2 Ｏ3 および０．５〜１０
モルのＢａＳｉＯ3 、ＣａＳｉＯ3 、（Ｂａx Ｃａ
1-x ）ＳｉＯ3 （ただし、０．４３≦ｘ≦０．６２）の
うちから選ばれた少なくとも１種のガラス成分とからな
るセラミック組成物を用いて、バリスタ機能付き積層型
セラミックコンデンサを作製している。このセラミック
組成物では、Ｃｒ2 Ｏ3 はバリスタ特性を発現させるた
めに添加される。この積層型セラミックコンデンサは、
比誘電率が高いため高容量が得られるが、Ｃｒを含むた
め、用途によっては耐サージ性が不十分となる。例え
ば、自動車の電気回路では、モーター、スパークプラ
グ、静電気などによりサージが発生しやすいが、このよ
うなサージによりショート破壊してしまうという問題が
ある。
【０００５】
【発明が解決しようとする課題】本発明の目的は、積層
型バリスタの容量を高くし、しかも耐サージ性を改善す
ることである。
型バリスタの容量を高くし、しかも耐サージ性を改善す
ることである。
【０００６】
【課題を解決するための手段】このような目的は、下記
（１）〜（１２）のいずれかの構成により達成される。 （１）セラミックス層と内部電極層とが交互に積層され
た構成のバリスタチップ体を有し、セラミックス層が、
Ｔｉおよび／またはＺｒと、Ｂａとを含む複合酸化物を
主成分とし、Ｓｉおよび／またはＡｌを副成分として含
有し、Ｃｒを実質的に含有せず、ペロブスカイト相を含
み、内部電極層に含まれる導電材が卑金属を主成分と
し、回路中においてノイズを抑制する積層型バリスタ。 （２）セラミックス層の主成分である複合酸化物が、 式 （Ｂａ1-x-y Ｃａx Ｓｒy ）m （Ｔｉ1-z Ｚｒz ）
Ｏ3 （上記式において、ｘ、ｙ、ｚおよびｍはモル比を表わ
し、 ０≦ｘ≦０．４、 ０≦ｙ≦０．４、 ０≦ｚ≦０．３、 ０．９≦ｍ≦１．２ である）で表わされる上記（１）の積層型バリスタ。 （３）０≦ｘ＋ｙ≦０．１である上記（２）の積層型バ
リスタ。 （４）ＳｉをＳｉＯ2 に、ＡｌをＡｌ2 Ｏ3 にそれぞれ
換算したとき、主成分の複合酸化物に対するＳｉＯ2 ＋
Ａｌ2 Ｏ3 の比率が０．０１〜５重量％である上記
（２）または（３）の積層型バリスタ。 （５）主成分の複合酸化物に対するＳｉＯ2 ＋Ａｌ2 Ｏ
3 の比率が２重量％以下である上記（４）の積層型バリ
スタ。 （６）セラミックス層がＭｎを含み、ＭｎをＭｎＯに換
算したとき、主成分の複合酸化物に対するＭｎＯの比率
が５重量％以下である上記（２）〜（５）のいずれかの
積層型バリスタ。 （７）セラミックス層が、Ｍｇ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃ
ｕ、Ｚｎ、Ｓｎ、Ｓｂ、ＰｂおよびＢｉの少なくとも１
種を含み、これらをそれぞれ酸化物（ＭｇＯ、Ｆｅ2 Ｏ
3 、ＣｏＯ、ＮｉＯ、ＣｕＯ、ＺｎＯ、ＳｎＯ2 、Ｓｂ
2 Ｏ3 、ＰｂＯおよびＢｉ2 Ｏ3 ）に換算したとき、主
成分の複合酸化物に対する前記各酸化物の比率の合計が
５重量％以下である上記（２）〜（６）のいずれかの積
層型バリスタ。 （８）セラミックス層が、Ｎｂ、Ｔａ、Ｙ、Ｗ、Ｌａ、
Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈ
ｏ、Ｅｒ、Ｔｍ、ＹｂおよびＬｕの少なくとも１種を含
み、これらをそれぞれ酸化物（Ｎｂ2 Ｏ5 、Ｔａ2 Ｏ
5 、Ｙ2 Ｏ3 、ＷＯ3 、Ｌａ2 Ｏ3 、ＣｅＯ2 、Ｐｒ2
Ｏ3 、Ｎｄ2 Ｏ3 、Ｓｍ2 Ｏ3 、Ｅｕ2 Ｏ3 、Ｇｄ2 Ｏ
3 、Ｔｂ2 Ｏ3 、Ｄｙ2 Ｏ3 、Ｈｏ2 Ｏ3 、Ｅｒ2 Ｏ
3 、Ｔｍ2 Ｏ3 、Ｙｂ2 Ｏ3 およびＬｕ2 Ｏ3 ）に換算
したとき、主成分の複合酸化物に対する前記各酸化物の
比率の合計が５重量％以下である上記（２）〜（７）の
いずれかの積層型バリスタ。 （９）セラミックス層の厚さが２５μm 以下である上記
（１）〜（８）のいずれかの積層型バリスタ。 （１０）内部電極層に含まれる導電材がＮｉまたはＮｉ
合金である上記（１）〜（９）のいずれかの積層型バリ
スタ。 （１１）酸素分圧１×１０-8〜１×１０-15 気圧の雰囲
気中において１１００〜１５００℃で焼成されたもので
ある上記（１）〜（10）のいずれかの積層型バリスタ。 （１２）焼成後に、酸素分圧１×１０-3気圧以下の雰囲
気中において１２００℃以下でアニールされたものであ
る上記（１）〜（11）のいずれかの積層型バリスタ。
（１）〜（１２）のいずれかの構成により達成される。 （１）セラミックス層と内部電極層とが交互に積層され
た構成のバリスタチップ体を有し、セラミックス層が、
Ｔｉおよび／またはＺｒと、Ｂａとを含む複合酸化物を
主成分とし、Ｓｉおよび／またはＡｌを副成分として含
有し、Ｃｒを実質的に含有せず、ペロブスカイト相を含
み、内部電極層に含まれる導電材が卑金属を主成分と
し、回路中においてノイズを抑制する積層型バリスタ。 （２）セラミックス層の主成分である複合酸化物が、 式 （Ｂａ1-x-y Ｃａx Ｓｒy ）m （Ｔｉ1-z Ｚｒz ）
Ｏ3 （上記式において、ｘ、ｙ、ｚおよびｍはモル比を表わ
し、 ０≦ｘ≦０．４、 ０≦ｙ≦０．４、 ０≦ｚ≦０．３、 ０．９≦ｍ≦１．２ である）で表わされる上記（１）の積層型バリスタ。 （３）０≦ｘ＋ｙ≦０．１である上記（２）の積層型バ
リスタ。 （４）ＳｉをＳｉＯ2 に、ＡｌをＡｌ2 Ｏ3 にそれぞれ
換算したとき、主成分の複合酸化物に対するＳｉＯ2 ＋
Ａｌ2 Ｏ3 の比率が０．０１〜５重量％である上記
（２）または（３）の積層型バリスタ。 （５）主成分の複合酸化物に対するＳｉＯ2 ＋Ａｌ2 Ｏ
3 の比率が２重量％以下である上記（４）の積層型バリ
スタ。 （６）セラミックス層がＭｎを含み、ＭｎをＭｎＯに換
算したとき、主成分の複合酸化物に対するＭｎＯの比率
が５重量％以下である上記（２）〜（５）のいずれかの
積層型バリスタ。 （７）セラミックス層が、Ｍｇ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃ
ｕ、Ｚｎ、Ｓｎ、Ｓｂ、ＰｂおよびＢｉの少なくとも１
種を含み、これらをそれぞれ酸化物（ＭｇＯ、Ｆｅ2 Ｏ
3 、ＣｏＯ、ＮｉＯ、ＣｕＯ、ＺｎＯ、ＳｎＯ2 、Ｓｂ
2 Ｏ3 、ＰｂＯおよびＢｉ2 Ｏ3 ）に換算したとき、主
成分の複合酸化物に対する前記各酸化物の比率の合計が
５重量％以下である上記（２）〜（６）のいずれかの積
層型バリスタ。 （８）セラミックス層が、Ｎｂ、Ｔａ、Ｙ、Ｗ、Ｌａ、
Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈ
ｏ、Ｅｒ、Ｔｍ、ＹｂおよびＬｕの少なくとも１種を含
み、これらをそれぞれ酸化物（Ｎｂ2 Ｏ5 、Ｔａ2 Ｏ
5 、Ｙ2 Ｏ3 、ＷＯ3 、Ｌａ2 Ｏ3 、ＣｅＯ2 、Ｐｒ2
Ｏ3 、Ｎｄ2 Ｏ3 、Ｓｍ2 Ｏ3 、Ｅｕ2 Ｏ3 、Ｇｄ2 Ｏ
3 、Ｔｂ2 Ｏ3 、Ｄｙ2 Ｏ3 、Ｈｏ2 Ｏ3 、Ｅｒ2 Ｏ
3 、Ｔｍ2 Ｏ3 、Ｙｂ2 Ｏ3 およびＬｕ2 Ｏ3 ）に換算
したとき、主成分の複合酸化物に対する前記各酸化物の
比率の合計が５重量％以下である上記（２）〜（７）の
いずれかの積層型バリスタ。 （９）セラミックス層の厚さが２５μm 以下である上記
（１）〜（８）のいずれかの積層型バリスタ。 （１０）内部電極層に含まれる導電材がＮｉまたはＮｉ
合金である上記（１）〜（９）のいずれかの積層型バリ
スタ。 （１１）酸素分圧１×１０-8〜１×１０-15 気圧の雰囲
気中において１１００〜１５００℃で焼成されたもので
ある上記（１）〜（10）のいずれかの積層型バリスタ。 （１２）焼成後に、酸素分圧１×１０-3気圧以下の雰囲
気中において１２００℃以下でアニールされたものであ
る上記（１）〜（11）のいずれかの積層型バリスタ。
【０００７】
【作用および効果】本発明の積層型バリスタは、（Ｂ
ａ，Ｃａ，Ｓｒ）（Ｔｉ，Ｚｒ）Ｏ3 を主成分とするペ
ロブスカイト構造のセラミック層を有するため、高容量
が得られる。そして、セラミック層がＳｉおよび／また
はＡｌを含有するので、電圧−電流特性が非直線性をも
つバリスタ特性を示す。
ａ，Ｃａ，Ｓｒ）（Ｔｉ，Ｚｒ）Ｏ3 を主成分とするペ
ロブスカイト構造のセラミック層を有するため、高容量
が得られる。そして、セラミック層がＳｉおよび／また
はＡｌを含有するので、電圧−電流特性が非直線性をも
つバリスタ特性を示す。
【０００８】そして、本発明ではセラミック層がＣｒを
実質的に含まないため、耐サージ性が良好である。この
ため、本発明の積層型バリスタは、特に自動車の電気回
路などのように強烈なサージが発生しやすい用途でのノ
イズ吸収素子に好適である。
実質的に含まないため、耐サージ性が良好である。この
ため、本発明の積層型バリスタは、特に自動車の電気回
路などのように強烈なサージが発生しやすい用途でのノ
イズ吸収素子に好適である。
【０００９】なお、前記した特開平６−３４０４７２号
公報には、Ｃｒ2 Ｏ3 を含まない比較例（試料No. １
５）が記載されているが、本発明の積層型バリスタと異
なり、この比較例の試料はバリスタ特性を示しておら
ず、バリスタ機能付きのコンデンサとして使用すること
はできない。また、この比較例の試料の誘電体層の組成
を本発明と同様に上記式により表わすと、主成分の複合
酸化物に対するＳｉＯ2 の比率は２．１７重量％｛ただ
し、（Ｂａx Ｃａ1-x ）ＳｉＯ3 においてｘ＝０．５｝
となり、ＳｉＯ2 の比率が比較的高い。このため、静電
容量が比較的小さくなってしまう。
公報には、Ｃｒ2 Ｏ3 を含まない比較例（試料No. １
５）が記載されているが、本発明の積層型バリスタと異
なり、この比較例の試料はバリスタ特性を示しておら
ず、バリスタ機能付きのコンデンサとして使用すること
はできない。また、この比較例の試料の誘電体層の組成
を本発明と同様に上記式により表わすと、主成分の複合
酸化物に対するＳｉＯ2 の比率は２．１７重量％｛ただ
し、（Ｂａx Ｃａ1-x ）ＳｉＯ3 においてｘ＝０．５｝
となり、ＳｉＯ2 の比率が比較的高い。このため、静電
容量が比較的小さくなってしまう。
【００１０】
【発明の実施の形態】以下、本発明の具体的構成につい
て詳細に説明する。
て詳細に説明する。
【００１１】本発明の積層型バリスタの構成例の断面図
を、図１に示す。
を、図１に示す。
【００１２】図１に示されるように、本発明の積層型バ
リスタ１は、セラミックス層２と内部電極層３とが交互
に積層された構成のバリスタチップ体１０を有し、この
バリスタチップ体１０表面に、内部電極層３と導通する
外部電極４を有する。バリスタチップ体１０の形状に特
に制限はないが、通常、直方体状とされる。また、その
寸法にも特に制限はなく、用途に応じて適当な寸法とす
ればよいが、通常、（１．０〜５．６mm）×（０．５〜
５．０mm）×（０．５〜１．９mm）程度である。内部電
極層３は、その端面がバリスタチップ体１０の対向する
２表面に交互に露出するように積層され、外部電極４
は、バリスタチップ体１０の前記対向する２表面に形成
され、所定のコンデンサ回路を構成する。
リスタ１は、セラミックス層２と内部電極層３とが交互
に積層された構成のバリスタチップ体１０を有し、この
バリスタチップ体１０表面に、内部電極層３と導通する
外部電極４を有する。バリスタチップ体１０の形状に特
に制限はないが、通常、直方体状とされる。また、その
寸法にも特に制限はなく、用途に応じて適当な寸法とす
ればよいが、通常、（１．０〜５．６mm）×（０．５〜
５．０mm）×（０．５〜１．９mm）程度である。内部電
極層３は、その端面がバリスタチップ体１０の対向する
２表面に交互に露出するように積層され、外部電極４
は、バリスタチップ体１０の前記対向する２表面に形成
され、所定のコンデンサ回路を構成する。
【００１３】＜セラミックス層２＞セラミックス層２
は、Ｔｉおよび／またはＺｒと、Ｂａとを含む複合酸化
物を主成分とする。このような主成分を用いるのは、比
誘電率の大きなペロブスカイト型酸化物が形成できるか
らである。主成分の複合酸化物は、 式 （Ｂａ1-x-y Ｃａx Ｓｒy ）m （Ｔｉ1-z Ｚｒz ）
Ｏ3 で表わされるものが好ましい。上記式において、ｘ、
ｙ、ｚおよびｍはモル比を表わし、 ０≦ｘ≦０．４、 ０≦ｙ≦０．４、 ０≦ｚ≦０．３、 ０．９≦ｍ≦１．２ であり、好ましくは、 ０≦ｘ≦０．１、 ０≦ｙ≦０．１、 ０≦ｚ≦０．１、 ０．９５≦ｍ≦１．１０ である。また、好ましくは ０≦ｘ＋ｙ≦０．１ である。ｘが大きすぎると、低温域、特に０℃以下にお
いて比誘電率が大幅に低下するので、好ましくない。ｙ
が大きすぎると、高温域、特に１００℃以上において比
誘電率が大幅に低下するので、好ましくない。また、ｘ
＋ｙが大きすぎると焼結性が低下して緻密化が不十分と
なるので、好ましくない。ｚが大きすぎると、高温域、
特に１００℃以上において比誘電率が大幅に低下するの
で、好ましくない。ｍが小さすぎても大きすぎても焼結
性が低下して緻密化が不十分となるので、好ましくな
い。
は、Ｔｉおよび／またはＺｒと、Ｂａとを含む複合酸化
物を主成分とする。このような主成分を用いるのは、比
誘電率の大きなペロブスカイト型酸化物が形成できるか
らである。主成分の複合酸化物は、 式 （Ｂａ1-x-y Ｃａx Ｓｒy ）m （Ｔｉ1-z Ｚｒz ）
Ｏ3 で表わされるものが好ましい。上記式において、ｘ、
ｙ、ｚおよびｍはモル比を表わし、 ０≦ｘ≦０．４、 ０≦ｙ≦０．４、 ０≦ｚ≦０．３、 ０．９≦ｍ≦１．２ であり、好ましくは、 ０≦ｘ≦０．１、 ０≦ｙ≦０．１、 ０≦ｚ≦０．１、 ０．９５≦ｍ≦１．１０ である。また、好ましくは ０≦ｘ＋ｙ≦０．１ である。ｘが大きすぎると、低温域、特に０℃以下にお
いて比誘電率が大幅に低下するので、好ましくない。ｙ
が大きすぎると、高温域、特に１００℃以上において比
誘電率が大幅に低下するので、好ましくない。また、ｘ
＋ｙが大きすぎると焼結性が低下して緻密化が不十分と
なるので、好ましくない。ｚが大きすぎると、高温域、
特に１００℃以上において比誘電率が大幅に低下するの
で、好ましくない。ｍが小さすぎても大きすぎても焼結
性が低下して緻密化が不十分となるので、好ましくな
い。
【００１４】セラミックス層中には、Ｓｉおよび／また
はＡｌが副成分として含有される。これらは、電圧−電
流非直線性を示す粒界相を形成する。また、これらは、
焼結助剤としてもはたらく。ＳｉをＳｉＯ2 に、Ａｌを
Ａｌ2 Ｏ3 にそれぞれ換算したとき、主成分の複合酸化
物に対するＳｉＯ2 ＋Ａｌ2 Ｏ3 の比率は、好ましくは
０．０１〜５重量％、より好ましくは０．１〜３重量
％、さらに好ましくは０．１〜２重量％である。ＳｉＯ
2 ＋Ａｌ2 Ｏ3 の比率が低すぎると電圧−電流非直線
性、いわゆるバリスタ特性が得られない。一方、ＳｉＯ
2 ＋Ａｌ2 Ｏ3 の比率が高すぎると比誘電率が大幅に低
下するので、好ましくない。
はＡｌが副成分として含有される。これらは、電圧−電
流非直線性を示す粒界相を形成する。また、これらは、
焼結助剤としてもはたらく。ＳｉをＳｉＯ2 に、Ａｌを
Ａｌ2 Ｏ3 にそれぞれ換算したとき、主成分の複合酸化
物に対するＳｉＯ2 ＋Ａｌ2 Ｏ3 の比率は、好ましくは
０．０１〜５重量％、より好ましくは０．１〜３重量
％、さらに好ましくは０．１〜２重量％である。ＳｉＯ
2 ＋Ａｌ2 Ｏ3 の比率が低すぎると電圧−電流非直線
性、いわゆるバリスタ特性が得られない。一方、ＳｉＯ
2 ＋Ａｌ2 Ｏ3 の比率が高すぎると比誘電率が大幅に低
下するので、好ましくない。
【００１５】セラミックス層中には、副成分としてＭｎ
が含まれることが好ましい。Ｍｎは電圧非直線係数を増
大させる。また、Ｍｎはセラミックス層焼成時の耐還元
性を向上させるため、絶縁抵抗の劣化防止および損失 t
anδの低減に有効である。ＭｎをＭｎＯに換算したと
き、主成分の複合酸化物に対するＭｎＯの比率は、好ま
しくは５重量％以下、より好ましくは１重量％以下であ
る。ＭｎＯの比率が高すぎると、バリスタ電圧より低い
印加電圧での絶縁抵抗が小さくなるので、好ましくな
い。なお、電圧非直線係数の増大および耐還元性の向上
のためには、ＭｎＯの比率を０．００１重量％以上、特
に０．００５重量％以上とすることが好ましい。
が含まれることが好ましい。Ｍｎは電圧非直線係数を増
大させる。また、Ｍｎはセラミックス層焼成時の耐還元
性を向上させるため、絶縁抵抗の劣化防止および損失 t
anδの低減に有効である。ＭｎをＭｎＯに換算したと
き、主成分の複合酸化物に対するＭｎＯの比率は、好ま
しくは５重量％以下、より好ましくは１重量％以下であ
る。ＭｎＯの比率が高すぎると、バリスタ電圧より低い
印加電圧での絶縁抵抗が小さくなるので、好ましくな
い。なお、電圧非直線係数の増大および耐還元性の向上
のためには、ＭｎＯの比率を０．００１重量％以上、特
に０．００５重量％以上とすることが好ましい。
【００１６】セラミックス層中には、副成分としてＭ
ｇ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｓｎ、Ｓｂ、Ｐｂ
およびＢｉの少なくとも１種が含まれることが好まし
い。これらは、誘電率の温度特性を改善する効果を示
す。これらのうちでは、Ｍｇ、Ｃｏ、Ｚｎ、Ｐｂおよび
Ｂｉの少なくとも１種が好ましく、特に、Ｍｇを必須と
することが好ましい。Ｍｇは、直流電界下における容量
の経時変化を抑える効果も示す。また、Ｍｇ、Ｐｂおよ
びＢｉはセラミックス層の再酸化を容易にするため、誘
電損失の低減、電圧非直線係数の増大、バリスタ電圧の
増大に効果的である。これらをそれぞれ酸化物（Ｍｇ
Ｏ、Ｆｅ2 Ｏ3 、ＣｏＯ、ＮｉＯ、ＣｕＯ、ＺｎＯ、Ｓ
ｎＯ2 、Ｓｂ2 Ｏ3 、ＰｂＯおよびＢｉ2 Ｏ3 ）に換算
したとき、主成分の複合酸化物に対する前記各酸化物の
比率の合計は、好ましくは５重量％以下、より好ましく
は１重量％以下である。前記各酸化物の比率の合計が高
すぎると、焼結性が急激に悪化し、緻密化が不十分とな
って絶縁抵抗の劣化が生じやすくなり、また、高い比誘
電率が得られない。なお、前記各酸化物の添加による効
果を十分に発揮させるためには、主成分の複合酸化物に
対する前記各酸化物の比率の合計を、好ましくは０．０
０１重量％以上、より好ましくは０．０１重量％以上と
する。
ｇ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎ、Ｓｎ、Ｓｂ、Ｐｂ
およびＢｉの少なくとも１種が含まれることが好まし
い。これらは、誘電率の温度特性を改善する効果を示
す。これらのうちでは、Ｍｇ、Ｃｏ、Ｚｎ、Ｐｂおよび
Ｂｉの少なくとも１種が好ましく、特に、Ｍｇを必須と
することが好ましい。Ｍｇは、直流電界下における容量
の経時変化を抑える効果も示す。また、Ｍｇ、Ｐｂおよ
びＢｉはセラミックス層の再酸化を容易にするため、誘
電損失の低減、電圧非直線係数の増大、バリスタ電圧の
増大に効果的である。これらをそれぞれ酸化物（Ｍｇ
Ｏ、Ｆｅ2 Ｏ3 、ＣｏＯ、ＮｉＯ、ＣｕＯ、ＺｎＯ、Ｓ
ｎＯ2 、Ｓｂ2 Ｏ3 、ＰｂＯおよびＢｉ2 Ｏ3 ）に換算
したとき、主成分の複合酸化物に対する前記各酸化物の
比率の合計は、好ましくは５重量％以下、より好ましく
は１重量％以下である。前記各酸化物の比率の合計が高
すぎると、焼結性が急激に悪化し、緻密化が不十分とな
って絶縁抵抗の劣化が生じやすくなり、また、高い比誘
電率が得られない。なお、前記各酸化物の添加による効
果を十分に発揮させるためには、主成分の複合酸化物に
対する前記各酸化物の比率の合計を、好ましくは０．０
０１重量％以上、より好ましくは０．０１重量％以上と
する。
【００１７】セラミックス層中には、副成分としてＮ
ｂ、Ｔａ、Ｙ、Ｗ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅ
ｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂおよび
Ｌｕの少なくとも１種が含まれることが好ましい。これ
らは、セラミックス層の半導体化を促進して電圧非直線
係数を増大させるため、バリスタとしての特性が向上す
る。これらのうちでは、Ｎｂ、Ｙ、Ｗ、Ｌａ、Ｃｅ、Ｎ
ｄおよびＳｍの少なくとも１種が好ましく、特にＮｂお
よびＹの少なくとも１種を必須とすることが好ましい。
これらをそれぞれ酸化物（Ｎｂ2 Ｏ5 、Ｔａ2 Ｏ5 、Ｙ
2 Ｏ3 、ＷＯ3 、Ｌａ2 Ｏ3 、ＣｅＯ2 、Ｐｒ2 Ｏ3 、
Ｎｄ2 Ｏ3 、Ｓｍ2 Ｏ3 、Ｅｕ2 Ｏ3 、Ｇｄ2 Ｏ3 、Ｔ
ｂ2 Ｏ3 、Ｄｙ2 Ｏ3 、Ｈｏ2 Ｏ3 、Ｅｒ2 Ｏ3 、Ｔｍ
2 Ｏ3 、Ｙｂ2 Ｏ3 およびＬｕ2 Ｏ3 ）に換算したと
き、主成分の複合酸化物に対する前記各酸化物の比率の
合計は、好ましくは５重量％以下、より好ましくは１重
量％以下である。前記各酸化物の比率の合計が高すぎる
と、比誘電率が大幅に低下してしまう。なお、前記各酸
化物の添加による効果を十分に発揮させるためには、主
成分の複合酸化物に対する前記各酸化物の比率の合計
を、好ましくは０．００１重量％以上、より好ましくは
０．００５重量％以上とする。
ｂ、Ｔａ、Ｙ、Ｗ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅ
ｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂおよび
Ｌｕの少なくとも１種が含まれることが好ましい。これ
らは、セラミックス層の半導体化を促進して電圧非直線
係数を増大させるため、バリスタとしての特性が向上す
る。これらのうちでは、Ｎｂ、Ｙ、Ｗ、Ｌａ、Ｃｅ、Ｎ
ｄおよびＳｍの少なくとも１種が好ましく、特にＮｂお
よびＹの少なくとも１種を必須とすることが好ましい。
これらをそれぞれ酸化物（Ｎｂ2 Ｏ5 、Ｔａ2 Ｏ5 、Ｙ
2 Ｏ3 、ＷＯ3 、Ｌａ2 Ｏ3 、ＣｅＯ2 、Ｐｒ2 Ｏ3 、
Ｎｄ2 Ｏ3 、Ｓｍ2 Ｏ3 、Ｅｕ2 Ｏ3 、Ｇｄ2 Ｏ3 、Ｔ
ｂ2 Ｏ3 、Ｄｙ2 Ｏ3 、Ｈｏ2 Ｏ3 、Ｅｒ2 Ｏ3 、Ｔｍ
2 Ｏ3 、Ｙｂ2 Ｏ3 およびＬｕ2 Ｏ3 ）に換算したと
き、主成分の複合酸化物に対する前記各酸化物の比率の
合計は、好ましくは５重量％以下、より好ましくは１重
量％以下である。前記各酸化物の比率の合計が高すぎる
と、比誘電率が大幅に低下してしまう。なお、前記各酸
化物の添加による効果を十分に発揮させるためには、主
成分の複合酸化物に対する前記各酸化物の比率の合計
を、好ましくは０．００１重量％以上、より好ましくは
０．００５重量％以上とする。
【００１８】なお、セラミックス層中の酸化物の酸化状
態は特に限定されず、各酸化物を構成する金属元素の比
率が上記条件を満足していればよい。
態は特に限定されず、各酸化物を構成する金属元素の比
率が上記条件を満足していればよい。
【００１９】本発明では、耐サージ性を向上させるため
に、セラミックス層にＣｒを実質的に含有させない。Ｃ
ｒが実質的に含有されないとは、不純物としてＣｒが含
まれる場合でもＣｒ含有率がＣｒ2 Ｏ3 に換算して０．
０００５重量％以下であることを意味する。
に、セラミックス層にＣｒを実質的に含有させない。Ｃ
ｒが実質的に含有されないとは、不純物としてＣｒが含
まれる場合でもＣｒ含有率がＣｒ2 Ｏ3 に換算して０．
０００５重量％以下であることを意味する。
【００２０】セラミックス層は、ペロブスカイト相を含
む。セラミックス層の結晶粒は、通常、ＢａＴｉＯ3 、
ＭｎＯ、ＭｇＯなどからなるコア部の周囲を、ＳｉＯ
2 、Ａｌ2 Ｏ3 、半導体化剤（Ｙ2 Ｏ3 等）などに富む
シェル部が取り囲んだ、いわゆるコア−シェル構造とな
っている。
む。セラミックス層の結晶粒は、通常、ＢａＴｉＯ3 、
ＭｎＯ、ＭｇＯなどからなるコア部の周囲を、ＳｉＯ
2 、Ａｌ2 Ｏ3 、半導体化剤（Ｙ2 Ｏ3 等）などに富む
シェル部が取り囲んだ、いわゆるコア−シェル構造とな
っている。
【００２１】セラミックス層の平均結晶粒径は特に限定
されないが、上記組成とすることにより微細な結晶粒が
得られ、通常、平均結晶粒径は０．２〜０．７μm 程度
となる。
されないが、上記組成とすることにより微細な結晶粒が
得られ、通常、平均結晶粒径は０．２〜０．７μm 程度
となる。
【００２２】セラミックス層の一層あたりの厚さは、好
ましくは２５μm 以下、より好ましくは１５μm 以下と
する。セラミックス層が厚すぎると、単位体積あたりの
取得可能な静電容量が小さくなり、素子の小型化と高性
能化との両立が難しくなるので、好ましくない。なお、
セラミックス層の厚さは、通常、１μm 以上、特に３μ
m 以上とすることが好ましい。セラミックス層が薄すぎ
ると、バリスタ電圧より低い印加電圧での絶縁抵抗が小
さくなるので、好ましくない。セラミックス層の積層数
は、通常、１以上、好ましくは２〜２００程度とする。
この場合の積層数とは、内部電極層で挟まれたセラミッ
クス層の数を意味する。図中の最上層および最下層のセ
ラミックス層は、内部電極層の保護および絶縁ならびに
バリスタチップ体の全厚Ｔの調整のために設けられるセ
ラミックス保護層２１である。セラミックス保護層の厚
さは特に限定されず、セラミックス層および内部電極層
それぞれの厚さ、積層数ならびにバリスタチップ体全厚
Ｔに応じて決定すればよいが、少なくともセラミックス
層と同等以上の厚さとすることが好ましい。なお、セラ
ミックス保護層を厚くすれば、後述するアニールの際に
セラミックス層の再酸化が進みにくくなり、薄くすれば
再酸化が進みやすくなる。すなわち、セラミックス保護
層の厚さの変更により、セラミックス層の再酸化の程度
を制御することが可能である。
ましくは２５μm 以下、より好ましくは１５μm 以下と
する。セラミックス層が厚すぎると、単位体積あたりの
取得可能な静電容量が小さくなり、素子の小型化と高性
能化との両立が難しくなるので、好ましくない。なお、
セラミックス層の厚さは、通常、１μm 以上、特に３μ
m 以上とすることが好ましい。セラミックス層が薄すぎ
ると、バリスタ電圧より低い印加電圧での絶縁抵抗が小
さくなるので、好ましくない。セラミックス層の積層数
は、通常、１以上、好ましくは２〜２００程度とする。
この場合の積層数とは、内部電極層で挟まれたセラミッ
クス層の数を意味する。図中の最上層および最下層のセ
ラミックス層は、内部電極層の保護および絶縁ならびに
バリスタチップ体の全厚Ｔの調整のために設けられるセ
ラミックス保護層２１である。セラミックス保護層の厚
さは特に限定されず、セラミックス層および内部電極層
それぞれの厚さ、積層数ならびにバリスタチップ体全厚
Ｔに応じて決定すればよいが、少なくともセラミックス
層と同等以上の厚さとすることが好ましい。なお、セラ
ミックス保護層を厚くすれば、後述するアニールの際に
セラミックス層の再酸化が進みにくくなり、薄くすれば
再酸化が進みやすくなる。すなわち、セラミックス保護
層の厚さの変更により、セラミックス層の再酸化の程度
を制御することが可能である。
【００２３】＜内部電極層３＞内部電極層３に含有され
る導電材には、卑金属を主成分とするものを用いる。セ
ラミックス層２は、バリスタとして必要な半導体性を得
るために、還元性雰囲気下で焼成されるので、内部電極
層には卑金属を用いることができる。導電材として用い
る卑金属としては、融点が比較的高いことからＮｉまた
はＮｉ合金が好ましい。Ｎｉ合金としては、Ｍｎ、Ｃ
ｒ、ＣｏおよびＡｌから選択される１種以上の元素とＮ
ｉとの合金が好ましく、合金中のＮｉ含有量は９５重量
％以上であることが好ましい。
る導電材には、卑金属を主成分とするものを用いる。セ
ラミックス層２は、バリスタとして必要な半導体性を得
るために、還元性雰囲気下で焼成されるので、内部電極
層には卑金属を用いることができる。導電材として用い
る卑金属としては、融点が比較的高いことからＮｉまた
はＮｉ合金が好ましい。Ｎｉ合金としては、Ｍｎ、Ｃ
ｒ、ＣｏおよびＡｌから選択される１種以上の元素とＮ
ｉとの合金が好ましく、合金中のＮｉ含有量は９５重量
％以上であることが好ましい。
【００２４】なお、ＮｉまたはＮｉ合金中には、Ｐ等の
各種微量成分が０．１重量％程度以下含まれていてもよ
い。
各種微量成分が０．１重量％程度以下含まれていてもよ
い。
【００２５】内部電極層の厚さは用途等に応じて適宜決
定すればよいが、通常、１〜５μm、特に２〜３μm 程
度であることが好ましい。
定すればよいが、通常、１〜５μm、特に２〜３μm 程
度であることが好ましい。
【００２６】＜外部電極４＞外部電極４に含有される導
電材は特に限定されないが、本発明では安価なＮｉ、Ｃ
ｕや、これらの合金を用いることができる。
電材は特に限定されないが、本発明では安価なＮｉ、Ｃ
ｕや、これらの合金を用いることができる。
【００２７】外部電極の厚さは用途等に応じて適宜決定
すればよいが、通常、１０〜５０μm 程度であることが
好ましい。
すればよいが、通常、１０〜５０μm 程度であることが
好ましい。
【００２８】＜製造方法＞本発明の積層型バリスタは、
ペーストを用いた通常の印刷法やシート法によりグリー
ンチップを作製し、これを焼成した後、外部電極を印刷
ないし転写して焼成することにより製造される。
ペーストを用いた通常の印刷法やシート法によりグリー
ンチップを作製し、これを焼成した後、外部電極を印刷
ないし転写して焼成することにより製造される。
【００２９】＜セラミックス層用ペースト＞セラミック
ス層用ペーストは、誘電体原料と有機ビヒクルとを混練
して製造される。
ス層用ペーストは、誘電体原料と有機ビヒクルとを混練
して製造される。
【００３０】誘電体原料には、上記した複合酸化物や酸
化物の混合物を用いることができるが、その他、焼成に
より上記した複合酸化物や酸化物となる各種化合物、例
えば、炭酸塩、シュウ酸塩、硝酸塩、水酸化物、有機金
属化合物等から適宜選択し、混合して用いることができ
る。誘電体原料中の各化合物の含有量は、焼成後に上記
したセラミックス層の組成となるように決定すればよ
い。
化物の混合物を用いることができるが、その他、焼成に
より上記した複合酸化物や酸化物となる各種化合物、例
えば、炭酸塩、シュウ酸塩、硝酸塩、水酸化物、有機金
属化合物等から適宜選択し、混合して用いることができ
る。誘電体原料中の各化合物の含有量は、焼成後に上記
したセラミックス層の組成となるように決定すればよ
い。
【００３１】誘電体原料は、通常、平均粒子径０．１〜
１μm 程度の粉末として用いられる。
１μm 程度の粉末として用いられる。
【００３２】有機ビヒクルとは、バインダを有機溶剤中
に溶解したものである。有機ビヒクルに用いるバインダ
は特に限定されず、エチルセルロース等の通常の各種バ
インダから適宜選択すればよい。また、用いる有機溶剤
も特に限定されず、印刷法やシート法など、利用する方
法に応じて、テルピネオール、ブチルカルビトール、ア
セトン、トルエン等の各種有機溶剤から適宜選択すれば
よい。
に溶解したものである。有機ビヒクルに用いるバインダ
は特に限定されず、エチルセルロース等の通常の各種バ
インダから適宜選択すればよい。また、用いる有機溶剤
も特に限定されず、印刷法やシート法など、利用する方
法に応じて、テルピネオール、ブチルカルビトール、ア
セトン、トルエン等の各種有機溶剤から適宜選択すれば
よい。
【００３３】＜内部電極層用ペースト＞内部電極層用ペ
ーストは、上記した各種導電性金属や合金からなる導電
材、あるいは焼成後に上記した導電材となる各種酸化
物、有機金属化合物、レジネート等と、上記した有機ビ
ヒクルとを混練して調製する。
ーストは、上記した各種導電性金属や合金からなる導電
材、あるいは焼成後に上記した導電材となる各種酸化
物、有機金属化合物、レジネート等と、上記した有機ビ
ヒクルとを混練して調製する。
【００３４】＜外部電極用ペースト＞外部電極用ペース
トは、上記した内部電極層用ペーストと同様にして調製
すればよい。
トは、上記した内部電極層用ペーストと同様にして調製
すればよい。
【００３５】＜有機ビヒクル含有量＞上記した各ペース
ト中の有機ビヒクルの含有量に特に制限はなく、通常の
含有量、例えば、バインダは１〜５重量％程度、溶剤は
１０〜５０重量％程度とすればよい。また、各ペースト
中には、必要に応じて各種分散剤、可塑剤、誘電体、絶
縁体等から選択される添加物が含有されていてもよい。
これらの総含有量は、１０重量％以下とすることが好ま
しい。
ト中の有機ビヒクルの含有量に特に制限はなく、通常の
含有量、例えば、バインダは１〜５重量％程度、溶剤は
１０〜５０重量％程度とすればよい。また、各ペースト
中には、必要に応じて各種分散剤、可塑剤、誘電体、絶
縁体等から選択される添加物が含有されていてもよい。
これらの総含有量は、１０重量％以下とすることが好ま
しい。
【００３６】＜グリーンチップ作製＞印刷法を用いる場
合、セラミックス層用ペーストおよび内部電極層用ペー
ストを、ＰＥＴ等の基板上に積層印刷し、所定形状に切
断した後、基板から剥離してグリーンチップとする。
合、セラミックス層用ペーストおよび内部電極層用ペー
ストを、ＰＥＴ等の基板上に積層印刷し、所定形状に切
断した後、基板から剥離してグリーンチップとする。
【００３７】また、シート法を用いる場合、セラミック
ス層用ペーストを用いてグリーンシートを形成し、この
上に内部電極層用ペーストを印刷した後、これらを積層
してグリーンチップとする。
ス層用ペーストを用いてグリーンシートを形成し、この
上に内部電極層用ペーストを印刷した後、これらを積層
してグリーンチップとする。
【００３８】なお、セラミックス保護層形成のためのグ
リーンシートは、通常、セラミックス層形成のためのグ
リーンシートよりも厚いものとし、かつこれを複数枚積
層して所望の厚さのセラミックス保護層が得られるよう
にする。
リーンシートは、通常、セラミックス層形成のためのグ
リーンシートよりも厚いものとし、かつこれを複数枚積
層して所望の厚さのセラミックス保護層が得られるよう
にする。
【００３９】＜脱バインダ処理＞焼成前に行なわれる脱
バインダ処理は、通常の条件で行えばよいが、内部電極
層の導電材にＮｉやＮｉ合金等の卑金属を用いる場合、
特に下記の条件で行うことが好ましい。 昇温速度：５〜３００℃／時間、特に１０〜１００℃／
時間 保持温度：２００〜４００℃、特に２５０〜３００℃ 温度保持時間：０．５〜２４時間、特に５〜２０時間 雰囲気：空気中
バインダ処理は、通常の条件で行えばよいが、内部電極
層の導電材にＮｉやＮｉ合金等の卑金属を用いる場合、
特に下記の条件で行うことが好ましい。 昇温速度：５〜３００℃／時間、特に１０〜１００℃／
時間 保持温度：２００〜４００℃、特に２５０〜３００℃ 温度保持時間：０．５〜２４時間、特に５〜２０時間 雰囲気：空気中
【００４０】＜焼成＞グリーンチップ焼成時の雰囲気
は、内部電極層用ペースト中の導電材の種類に応じて適
宜決定すればよいが、導電材としてＮｉやＮｉ合金等の
卑金属を用いる場合、焼成雰囲気中の酸素分圧は、好ま
しくは１×１０-8〜１×１０-15 気圧、より好ましくは
１×１０-8〜１×１０-12 気圧である。酸素分圧が前記
範囲未満であると、内部電極層の導電材が異常焼結を起
こし、途切れてしまうことがある。また、酸素分圧が前
記範囲を超えると、内部電極層が酸化する傾向にある。
は、内部電極層用ペースト中の導電材の種類に応じて適
宜決定すればよいが、導電材としてＮｉやＮｉ合金等の
卑金属を用いる場合、焼成雰囲気中の酸素分圧は、好ま
しくは１×１０-8〜１×１０-15 気圧、より好ましくは
１×１０-8〜１×１０-12 気圧である。酸素分圧が前記
範囲未満であると、内部電極層の導電材が異常焼結を起
こし、途切れてしまうことがある。また、酸素分圧が前
記範囲を超えると、内部電極層が酸化する傾向にある。
【００４１】また、焼成時の保持温度は、好ましくは１
１００〜１５００℃、より好ましくは１１５０〜１４５
０℃、さらに好ましくは１２００〜１４００℃である。
保持温度が前記範囲未満であると緻密化が不十分であ
り、前記範囲を超えると、不連続な粒成長が発生して特
性にばらつきが生じ、また、直流電界印加時の容量の経
時変化が大きくなるので、好ましくない。
１００〜１５００℃、より好ましくは１１５０〜１４５
０℃、さらに好ましくは１２００〜１４００℃である。
保持温度が前記範囲未満であると緻密化が不十分であ
り、前記範囲を超えると、不連続な粒成長が発生して特
性にばらつきが生じ、また、直流電界印加時の容量の経
時変化が大きくなるので、好ましくない。
【００４２】上記条件以外の各種条件は、下記のように
することが好ましい。 昇温速度：５０〜５００℃／時間、特に２００〜３００
℃／時間 温度保持時間：０．１〜１０時間、特に０．５〜８時
間、最も好ましくは１〜３時間 冷却速度：５０〜５００℃／時間、特に２００〜３００
℃／時間 焼成雰囲気は還元性雰囲気とすることが好ましく、雰囲
気ガスとしては、例えば、Ｎ2 とＨ2 との混合ガスを加
湿して用いることが好ましい。
することが好ましい。 昇温速度：５０〜５００℃／時間、特に２００〜３００
℃／時間 温度保持時間：０．１〜１０時間、特に０．５〜８時
間、最も好ましくは１〜３時間 冷却速度：５０〜５００℃／時間、特に２００〜３００
℃／時間 焼成雰囲気は還元性雰囲気とすることが好ましく、雰囲
気ガスとしては、例えば、Ｎ2 とＨ2 との混合ガスを加
湿して用いることが好ましい。
【００４３】＜アニール＞還元性雰囲気中で焼成した場
合、バリスタチップ体にはアニールが施されることが好
ましい。アニールは、セラミックス層を再酸化するため
の処理である。これにより結晶粒界の電位障壁が高くな
ったり厚くなったりして、電圧非直線係数が増大すると
考えられる。
合、バリスタチップ体にはアニールが施されることが好
ましい。アニールは、セラミックス層を再酸化するため
の処理である。これにより結晶粒界の電位障壁が高くな
ったり厚くなったりして、電圧非直線係数が増大すると
考えられる。
【００４４】アニール雰囲気中の酸素分圧は、好ましく
は１×１０-3気圧以下、より好ましくは１×１０-8〜１
×１０-3気圧、さらに好ましくは１×１０-6〜１×１０
-3気圧である。酸素分圧が低すぎるとセラミックス層の
再酸化が困難であり、酸素分圧が高すぎると内部電極層
が酸化する傾向がある。
は１×１０-3気圧以下、より好ましくは１×１０-8〜１
×１０-3気圧、さらに好ましくは１×１０-6〜１×１０
-3気圧である。酸素分圧が低すぎるとセラミックス層の
再酸化が困難であり、酸素分圧が高すぎると内部電極層
が酸化する傾向がある。
【００４５】アニールの際の保持温度は、好ましくは１
２００℃以下、より好ましくは５００〜１１００℃であ
る。保持温度が低すぎるとセラミックス層の酸化が不十
分となって寿命が短くなる傾向にあり、保持温度が高す
ぎると内部電極層が酸化し、容量が低下するだけでな
く、内部電極層とセラミックス層とが反応してしまい、
寿命も短くなる傾向にある。なお、アニールは昇温およ
び降温だけから構成してもよい。この場合、温度保持時
間は零であり、保持温度は最高温度と同義である。
２００℃以下、より好ましくは５００〜１１００℃であ
る。保持温度が低すぎるとセラミックス層の酸化が不十
分となって寿命が短くなる傾向にあり、保持温度が高す
ぎると内部電極層が酸化し、容量が低下するだけでな
く、内部電極層とセラミックス層とが反応してしまい、
寿命も短くなる傾向にある。なお、アニールは昇温およ
び降温だけから構成してもよい。この場合、温度保持時
間は零であり、保持温度は最高温度と同義である。
【００４６】上記条件以外の各種条件は下記のようにす
ることが好ましい。 温度保持時間：０〜２０時間、特に６〜１０時間 冷却速度：５０〜５００℃／時間、特に１００〜３００
℃／時間 雰囲気用ガスには、加湿したＮ2 ガス等を用いることが
好ましい。
ることが好ましい。 温度保持時間：０〜２０時間、特に６〜１０時間 冷却速度：５０〜５００℃／時間、特に１００〜３００
℃／時間 雰囲気用ガスには、加湿したＮ2 ガス等を用いることが
好ましい。
【００４７】なお、上記した脱バインダ処理、焼成およ
びアニールにおいて、Ｎ2 ガスや混合ガス等を加湿する
には、例えばウェッター等を使用すればよい。この場
合、水温は５〜７５℃程度が好ましい。
びアニールにおいて、Ｎ2 ガスや混合ガス等を加湿する
には、例えばウェッター等を使用すればよい。この場
合、水温は５〜７５℃程度が好ましい。
【００４８】脱バインダ処理、焼成およびアニールは、
連続して行なっても、独立に行なってもよい。
連続して行なっても、独立に行なってもよい。
【００４９】これらを連続して行なう場合、脱バインダ
処理後、冷却せずに雰囲気を変更し、続いて焼成の保持
温度まで昇温して焼成を行ない、次いで冷却し、アニー
ル工程での保持温度に達したときに雰囲気を変更してア
ニールを行なうことが好ましい。
処理後、冷却せずに雰囲気を変更し、続いて焼成の保持
温度まで昇温して焼成を行ない、次いで冷却し、アニー
ル工程での保持温度に達したときに雰囲気を変更してア
ニールを行なうことが好ましい。
【００５０】また、これらを独立して行なう場合の焼成
工程では、脱バインダ処理工程での保持温度に相当する
温度まで昇温する際には脱バインダ処理と同様な雰囲気
とし、ここで上記焼成雰囲気に変えて保持温度まで昇温
して焼成を行ない、次いでアニール工程での保持温度に
相当する温度まで降温し、ここで上記アニール雰囲気に
変えてさらに降温することが好ましい。また、独立して
行なう場合のアニール工程では、Ｎ2 ガス雰囲気下で保
持温度まで昇温した後、加湿したＮ2 ガス雰囲気に変更
してもよく、アニールの全工程を加湿したＮ2 ガス雰囲
気としてもよい。
工程では、脱バインダ処理工程での保持温度に相当する
温度まで昇温する際には脱バインダ処理と同様な雰囲気
とし、ここで上記焼成雰囲気に変えて保持温度まで昇温
して焼成を行ない、次いでアニール工程での保持温度に
相当する温度まで降温し、ここで上記アニール雰囲気に
変えてさらに降温することが好ましい。また、独立して
行なう場合のアニール工程では、Ｎ2 ガス雰囲気下で保
持温度まで昇温した後、加湿したＮ2 ガス雰囲気に変更
してもよく、アニールの全工程を加湿したＮ2 ガス雰囲
気としてもよい。
【００５１】本発明では、焼成条件やアニール条件を変
更することにより、他の特性をほとんど変化させずにバ
リスタ電圧だけを大きく変えることが可能である。
更することにより、他の特性をほとんど変化させずにバ
リスタ電圧だけを大きく変えることが可能である。
【００５２】＜外部電極形成＞上記のようにして得られ
たバリスタチップ体に、例えばバレル研磨やサンドブラ
ストなどにより端面研磨を施し、外部電極用ペーストを
印刷ないし転写して焼成し、外部電極４を形成する。外
部電極用ペーストの焼成条件は、例えば、６００〜８０
０℃にて１０分間〜１時間程度とすることが好ましい。
たバリスタチップ体に、例えばバレル研磨やサンドブラ
ストなどにより端面研磨を施し、外部電極用ペーストを
印刷ないし転写して焼成し、外部電極４を形成する。外
部電極用ペーストの焼成条件は、例えば、６００〜８０
０℃にて１０分間〜１時間程度とすることが好ましい。
【００５３】そして、必要に応じ、外部電極４表面に、
めっき等により被覆層を形成する。
めっき等により被覆層を形成する。
【００５４】このようにして製造された本発明の積層型
バリスタは、ハンダ付等によりプリント基板上などに実
装され、所定の回路中においてノイズを抑制する素子と
して利用される。
バリスタは、ハンダ付等によりプリント基板上などに実
装され、所定の回路中においてノイズを抑制する素子と
して利用される。
【００５５】
【実施例】以下、本発明の具体的実施例を挙げ、本発明
をさらに詳細に説明する。
をさらに詳細に説明する。
【００５６】＜実施例１＞表１および表２に示される積
層型バリスタサンプルを、以下の手順で作製した。
層型バリスタサンプルを、以下の手順で作製した。
【００５７】まず、下記の各ペーストを調製した。セラミックス層用ペースト 原料粉末をボールミルにより１６時間湿式混合し、次い
でスプレードライヤーで乾燥させて、誘電体原料とし
た。原料粉末は、表１に示される比率となるように混合
した。主成分の原料には、平均粒径０．５μm のＢａＴ
ｉＯ3 、ＢａＣＯ3 、ＣａＣＯ3 、ＳｒＣＯ3 、ＺｒＯ
2 を用いた。副成分の原料のうち、酸化物を用いなかっ
たものは、ＭｎＣＯ3 、ＭｇＣＯ3 である。
でスプレードライヤーで乾燥させて、誘電体原料とし
た。原料粉末は、表１に示される比率となるように混合
した。主成分の原料には、平均粒径０．５μm のＢａＴ
ｉＯ3 、ＢａＣＯ3 、ＣａＣＯ3 、ＳｒＣＯ3 、ＺｒＯ
2 を用いた。副成分の原料のうち、酸化物を用いなかっ
たものは、ＭｎＣＯ3 、ＭｇＣＯ3 である。
【００５８】各誘電体原料１００重量部と、アクリル樹
脂５重量部、塩化メチレン５０重量部、酢酸エチル２０
重量部、ミネラルスピリット６重量部およびアセトン４
重量部とを、ボールミルで混合してペースト化した。
脂５重量部、塩化メチレン５０重量部、酢酸エチル２０
重量部、ミネラルスピリット６重量部およびアセトン４
重量部とを、ボールミルで混合してペースト化した。
【００５９】内部電極層用ペースト 平均粒径０．８μm のＮｉ粒子１００重量部と、有機ビ
ヒクル（エチルセルロース８重量部をブチルカルビトー
ル９２重量部に溶解したもの）４０重量部およびブチル
カルビトール１０重量部とを、３本ロールにより混練し
てペースト化した。
ヒクル（エチルセルロース８重量部をブチルカルビトー
ル９２重量部に溶解したもの）４０重量部およびブチル
カルビトール１０重量部とを、３本ロールにより混練し
てペースト化した。
【００６０】外部電極用ペースト 平均粒径０．５μm のＣｕ粒子１００重量部と、有機ビ
ヒクル（エチルセルロース８重量部をブチルカルビトー
ル９２重量部に溶解したもの）３５重量部およびブチル
カルビトール７重量部とを、混練してペースト化した。
ヒクル（エチルセルロース８重量部をブチルカルビトー
ル９２重量部に溶解したもの）３５重量部およびブチル
カルビトール７重量部とを、混練してペースト化した。
【００６１】次に、セラミックス層用ペーストを用いて
ＰＥＴフィルム上にグリーンシートを作製し、この上に
内部電極層用ペーストを印刷した。次いで、ＰＥＴフィ
ルムからシートを剥離して積層し、この作業を繰り返し
た。なお、セラミックス保護層形成のために、この作業
の最初および最後に、厚さ３０μm のグリーンシートを
複数枚積層した。次いで、加圧接着してグリーンチップ
を得た。
ＰＥＴフィルム上にグリーンシートを作製し、この上に
内部電極層用ペーストを印刷した。次いで、ＰＥＴフィ
ルムからシートを剥離して積層し、この作業を繰り返し
た。なお、セラミックス保護層形成のために、この作業
の最初および最後に、厚さ３０μm のグリーンシートを
複数枚積層した。次いで、加圧接着してグリーンチップ
を得た。
【００６２】次いでグリーンチップを所定サイズに切断
し、脱バインダ処理、焼成およびアニールを下記の条件
にて連続的に行ない、バリスタチップ体を作製した。
し、脱バインダ処理、焼成およびアニールを下記の条件
にて連続的に行ない、バリスタチップ体を作製した。
【００６３】脱バインダ処理 昇温速度：１５℃／時間 保持温度：２８０℃ 温度保持時間：８時間 雰囲気ガス：空気中
【００６４】焼成 昇温速度：２００℃／時間 保持温度：１３００℃ 温度保持時間：２時間 冷却速度：３００℃／時間 雰囲気ガス：加湿したＮ2 とＨ2 との混合ガス 酸素分圧：１０-9気圧
【００６５】アニール 保持温度：９００℃ 温度保持時間：９時間 冷却速度：３００℃／時間 雰囲気ガス：加湿したＮ2 ガス 酸素分圧：１０-5気圧
【００６６】なお、それぞれの雰囲気ガスの加湿にはウ
ェッターを用い、水温は３５℃とした。
ェッターを用い、水温は３５℃とした。
【００６７】得られたバリスタチップ体の端面をサンド
ブラストにて研磨した後、上記外部電極用ペーストを前
記端面に転写し、Ｎ2 ＋Ｈ2 雰囲気中で８００℃にて１
０分間焼成して外部電極を形成し、積層型バリスタサン
プルを得た。
ブラストにて研磨した後、上記外部電極用ペーストを前
記端面に転写し、Ｎ2 ＋Ｈ2 雰囲気中で８００℃にて１
０分間焼成して外部電極を形成し、積層型バリスタサン
プルを得た。
【００６８】このようにして製造した各サンプルのセラ
ミック層の平面寸法は、３．２mm×１．６mmであった。
セラミックス層の厚さは７μm 、セラミックス層の積層
数は１５、内部電極層の厚さは２．５μm 、バリスタチ
ップ体の全厚は０．５mmであった。
ミック層の平面寸法は、３．２mm×１．６mmであった。
セラミックス層の厚さは７μm 、セラミックス層の積層
数は１５、内部電極層の厚さは２．５μm 、バリスタチ
ップ体の全厚は０．５mmであった。
【００６９】各サンプルについて、下記の測定を行なっ
た。結果を表２に示す。
た。結果を表２に示す。
【００７０】バリスタ特性 バリスタ電圧Ｖ0.1 ：電流を０．１ mA としたときのバ
リスタ電圧値である。
リスタ電圧値である。
【００７１】非直線係数α：１／ｌｏｇ（Ｖ1.0 ／Ｖ
0.1 ）である。Ｖ1.0 は、電流を１．０ mA としたとき
のバリスタ電圧値である。
0.1 ）である。Ｖ1.0 は、電流を１．０ mA としたとき
のバリスタ電圧値である。
【００７２】エネルギー耐量：電子材料工業会標準規格
ＥＭＡＳ−８３０２に定められた方法で試験を行なっ
た。２ms方形波インパルス電流を印加したときに、バリ
スタ電圧の変化率が±１０％以内に収まる最大のエネル
ギー値である。
ＥＭＡＳ−８３０２に定められた方法で試験を行なっ
た。２ms方形波インパルス電流を印加したときに、バリ
スタ電圧の変化率が±１０％以内に収まる最大のエネル
ギー値である。
【００７３】サージ耐量：電子材料工業会標準規格ＥＭ
ＡＳ−８３０２に定められた方法で試験を行なった。８
／２０μs インパルス電流を印加したときに、バリスタ
電圧の変化率が±１０％以内に収まる最大の電流波高値
である。
ＡＳ−８３０２に定められた方法で試験を行なった。８
／２０μs インパルス電流を印加したときに、バリスタ
電圧の変化率が±１０％以内に収まる最大の電流波高値
である。
【００７４】コンデンサ特性 静電容量Ｃ：ＬＣＲメータにより測定した。測定条件
は、電圧１V 、周波数１kHz 、温度２５℃とした。
は、電圧１V 、周波数１kHz 、温度２５℃とした。
【００７５】誘電損失 tanδ：ＬＣＲメータにより測定
した。測定条件は、電圧１V 、周波数１kHz 、温度２５
℃とした。
した。測定条件は、電圧１V 、周波数１kHz 、温度２５
℃とした。
【００７６】絶縁抵抗ｌｏｇ｛ＩＲ（Ω）｝：ＩＲは、
室温でＤＣ１０V を印加したときの抵抗である。
室温でＤＣ１０V を印加したときの抵抗である。
【００７７】静電気放電試験 国際電気標準会議ＩＥＣ規格８０１−２に基づく静電気
放電試験を行なった。上記規格を満たす静電気放電発生
器を使用し、外部電極に対して接触放電試験を直接試験
｛厳しさレベル４（８ kV ）で１０回の単一放電｝にて
行なった。
放電試験を行なった。上記規格を満たす静電気放電発生
器を使用し、外部電極に対して接触放電試験を直接試験
｛厳しさレベル４（８ kV ）で１０回の単一放電｝にて
行なった。
【００７８】
【表１】
【００７９】
【表２】
【００８０】表１および表２から、本発明の効果が明ら
かである。すなわち、セラミックス層の組成が本発明の
範囲内であるサンプルでは、容量が大きく、しかもサー
ジ耐量が大きい。これに対し、Ｃｒを添加したサンプル
No. １、３（比較例）では、サージ耐量が不十分であ
り、また、ＳｉＯ2 およびＡｌ2 Ｏ3 のいずれも含まな
いサンプルNo. １０（比較例）では、印加電圧１０００
V までの範囲で０．１ mA 以上の電流が流れず、エネル
ギー耐量およびサージ耐量が測定できなかった。
かである。すなわち、セラミックス層の組成が本発明の
範囲内であるサンプルでは、容量が大きく、しかもサー
ジ耐量が大きい。これに対し、Ｃｒを添加したサンプル
No. １、３（比較例）では、サージ耐量が不十分であ
り、また、ＳｉＯ2 およびＡｌ2 Ｏ3 のいずれも含まな
いサンプルNo. １０（比較例）では、印加電圧１０００
V までの範囲で０．１ mA 以上の電流が流れず、エネル
ギー耐量およびサージ耐量が測定できなかった。
【００８１】また、静電気放電試験の結果、本発明サン
プルでは、バリスタ電圧、静電容量および絶縁抵抗につ
いて変化は認められなかったが、比較例であるサンプル
No.１０ではショート破壊が発生し、静電容量は１／１
０以下まで、また、絶縁抵抗は１ kΩ以下まで、それぞ
れ不可逆的に減少した。
プルでは、バリスタ電圧、静電容量および絶縁抵抗につ
いて変化は認められなかったが、比較例であるサンプル
No.１０ではショート破壊が発生し、静電容量は１／１
０以下まで、また、絶縁抵抗は１ kΩ以下まで、それぞ
れ不可逆的に減少した。
【００８２】また、ＳｉＯ2 の比率が２重量％を超える
サンプルNo. １、２では、容量が小さくＶ0.1 が大きく
なっている。
サンプルNo. １、２では、容量が小さくＶ0.1 が大きく
なっている。
【００８３】なお、表１のサンプルのうちNo. ５、１１
〜１５では、容量の温度特性がＢ特性［−２５〜８５℃
で容量変化率±１０％以内（基準温度２０℃）］および
Ｘ７Ｒ特性［−５５〜１２５℃で容量変化率±１５％以
内（基準温度２５℃）］を満足していた。
〜１５では、容量の温度特性がＢ特性［−２５〜８５℃
で容量変化率±１０％以内（基準温度２０℃）］および
Ｘ７Ｒ特性［−５５〜１２５℃で容量変化率±１５％以
内（基準温度２５℃）］を満足していた。
【００８４】＜実施例２＞実施例１のサンプルNo. ５の
セラミックス層厚さおよび積層数を表３に示すように変
更したサンプルを作製し、これらについて実施例１と同
様な測定を行なった。ただし、サンプルNo. １９の全厚
Ｔは１．５mmとした。結果を表３に示す。なお、比較の
ために、サンプルNo. ５の結果も併記する。
セラミックス層厚さおよび積層数を表３に示すように変
更したサンプルを作製し、これらについて実施例１と同
様な測定を行なった。ただし、サンプルNo. １９の全厚
Ｔは１．５mmとした。結果を表３に示す。なお、比較の
ために、サンプルNo. ５の結果も併記する。
【００８５】
【表３】
【００８６】表３に示されるように、セラミック層厚さ
が２５μm を超えるサンプルNo. １８は、サージ耐量は
十分であるが、容量が小さくＶ0.1 が極端に大きい。こ
のため、ノイズ抑制効果は小さくなる。
が２５μm を超えるサンプルNo. １８は、サージ耐量は
十分であるが、容量が小さくＶ0.1 が極端に大きい。こ
のため、ノイズ抑制効果は小さくなる。
【００８７】＜実施例３＞セラミックス層の厚さを３μ
m 、セラミックス層の積層数を２として、実施例１の各
サンプルよりも静電容量が小さくなる設計とし、また、
セラミックス層の組成を表４および表６に示すものとし
た以外は実施例１と同様にして、積層型バリスタサンプ
ルを作製した。ただし、内部電極層用ペーストには平均
粒径０．４μm のＮｉ粒子を用い、内部電極層の厚さを
１．５μm に変更し、脱バインダ条件のうち保持温度を
２４０℃に変更し、焼成条件のうち保持温度を１２６０
℃、酸素分圧を１×１０-11 気圧に変更し、アニール条
件のうち酸素分圧を１×１０-6気圧に変更した。また、
サンプルNo. ６２〜６３は、セラミックス層の厚さを２
５μm とした。
m 、セラミックス層の積層数を２として、実施例１の各
サンプルよりも静電容量が小さくなる設計とし、また、
セラミックス層の組成を表４および表６に示すものとし
た以外は実施例１と同様にして、積層型バリスタサンプ
ルを作製した。ただし、内部電極層用ペーストには平均
粒径０．４μm のＮｉ粒子を用い、内部電極層の厚さを
１．５μm に変更し、脱バインダ条件のうち保持温度を
２４０℃に変更し、焼成条件のうち保持温度を１２６０
℃、酸素分圧を１×１０-11 気圧に変更し、アニール条
件のうち酸素分圧を１×１０-6気圧に変更した。また、
サンプルNo. ６２〜６３は、セラミックス層の厚さを２
５μm とした。
【００８８】これらのサンプルについて、絶縁抵抗の測
定を除き実施例１と同様な測定を行った。結果をそれぞ
れ表５および表７に示す。
定を除き実施例１と同様な測定を行った。結果をそれぞ
れ表５および表７に示す。
【００８９】
【表４】
【００９０】
【表５】
【００９１】
【表６】
【００９２】
【表７】
【００９３】表４〜７から、セラミックス層の厚さ、そ
の積層数、その組成を変えた場合でも、本発明サンプル
では良好な特性が得られることがわかる。具体的には、
Ｍｎ添加により非直線係数αが増大し、誘電損失 tanδ
が減少することがわかる（サンプルNo. ２０〜２３）。
また、Ｍｇ、Ｐｂ、Ｂｉの添加により誘電損失 tanδが
著しく減少し、バリスタ電圧が増大し、非直線係数αが
増大することがわかる（サンプルNo. ３２〜３５、４
３、４７〜４８）。
の積層数、その組成を変えた場合でも、本発明サンプル
では良好な特性が得られることがわかる。具体的には、
Ｍｎ添加により非直線係数αが増大し、誘電損失 tanδ
が減少することがわかる（サンプルNo. ２０〜２３）。
また、Ｍｇ、Ｐｂ、Ｂｉの添加により誘電損失 tanδが
著しく減少し、バリスタ電圧が増大し、非直線係数αが
増大することがわかる（サンプルNo. ３２〜３５、４
３、４７〜４８）。
【００９４】＜実施例４＞実施例３のサンプルNo. ２０
のセラミックス層厚さ、その積層数およびバリスタチッ
プ体の全厚Ｔを表８に示すように変更したサンプルを作
製し、これらについて実施例３と同様な測定を行なっ
た。結果を表８に示す。なお、比較のために、サンプル
No. ２０の結果も併記する。
のセラミックス層厚さ、その積層数およびバリスタチッ
プ体の全厚Ｔを表８に示すように変更したサンプルを作
製し、これらについて実施例３と同様な測定を行なっ
た。結果を表８に示す。なお、比較のために、サンプル
No. ２０の結果も併記する。
【００９５】
【表８】
【００９６】表８に示されるように、セラミック層厚さ
が２５μm を超えるサンプルNo. ６７は、サージ耐量は
十分であるが、容量が小さくＶ0.1 が極端に大きい。こ
のため、ノイズ抑制効果は小さくなる。
が２５μm を超えるサンプルNo. ６７は、サージ耐量は
十分であるが、容量が小さくＶ0.1 が極端に大きい。こ
のため、ノイズ抑制効果は小さくなる。
【００９７】また、全厚Ｔだけが異なるサンプルNo. ２
０、７２、７３の比較から、全厚Ｔが厚くなるほど、す
なわちセラミックス保護層が厚くなるほど、セラミック
ス層が再酸化されにくくなってバリスタ電圧が小さくな
ることがわかる。
０、７２、７３の比較から、全厚Ｔが厚くなるほど、す
なわちセラミックス保護層が厚くなるほど、セラミック
ス層が再酸化されにくくなってバリスタ電圧が小さくな
ることがわかる。
【００９８】＜実施例５＞実施例３のサンプルNo. ２０
の焼成およびアニールの条件を表９に示すように変更し
てサンプルを作製し、これらについて実施例３と同様な
測定を行なった。結果を表１０に示す。なお、比較のた
めに、サンプルNo. ２０の結果も併記する。
の焼成およびアニールの条件を表９に示すように変更し
てサンプルを作製し、これらについて実施例３と同様な
測定を行なった。結果を表１０に示す。なお、比較のた
めに、サンプルNo. ２０の結果も併記する。
【００９９】
【表９】
【０１００】
【表１０】
【０１０１】表９〜１０から、焼成条件やアニール条件
を変更することにより、他の特性をほとんど変化させず
にバリスタ電圧を大きく変化させることが可能であるこ
とがわかる。
を変更することにより、他の特性をほとんど変化させず
にバリスタ電圧を大きく変化させることが可能であるこ
とがわかる。
【０１０２】以上の実施例の結果から、本発明の効果が
明らかである。
明らかである。
【図１】本発明の積層型バリスタの構成例を示す断面図
である。
である。
１ 積層型バリスタ １０ バリスタチップ体 ２ セラミックス層 ２１ セラミックス保護層 ３ 内部電極層 ４ 外部電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 陽 東京都中央区日本橋一丁目13番１号 ティ ーディーケイ株式会社内 (72)発明者 野村 武史 東京都中央区日本橋一丁目13番１号 ティ ーディーケイ株式会社内
Claims (12)
- 【請求項１】 セラミックス層と内部電極層とが交互に
積層された構成のバリスタチップ体を有し、セラミック
ス層が、Ｔｉおよび／またはＺｒと、Ｂａとを含む複合
酸化物を主成分とし、Ｓｉおよび／またはＡｌを副成分
として含有し、Ｃｒを実質的に含有せず、ペロブスカイ
ト相を含み、内部電極層に含まれる導電材が卑金属を主
成分とし、回路中においてノイズを抑制する積層型バリ
スタ。 - 【請求項２】 セラミックス層の主成分である複合酸化
物が、 式 （Ｂａ1-x-y Ｃａx Ｓｒy ）m （Ｔｉ1-z Ｚｒz ）
Ｏ3 （上記式において、ｘ、ｙ、ｚおよびｍはモル比を表わ
し、 ０≦ｘ≦０．４、 ０≦ｙ≦０．４、 ０≦ｚ≦０．３、 ０．９≦ｍ≦１．２ である）で表わされる請求項１の積層型バリスタ。 - 【請求項３】 ０≦ｘ＋ｙ≦０．１である請求項２の積
層型バリスタ。 - 【請求項４】 ＳｉをＳｉＯ2 に、ＡｌをＡｌ2 Ｏ3 に
それぞれ換算したとき、主成分の複合酸化物に対するＳ
ｉＯ2 ＋Ａｌ2 Ｏ3 の比率が０．０１〜５重量％である
請求項２または３の積層型バリスタ。 - 【請求項５】 主成分の複合酸化物に対するＳｉＯ2 ＋
Ａｌ2 Ｏ3 の比率が２重量％以下である請求項４の積層
型バリスタ。 - 【請求項６】 セラミックス層がＭｎを含み、ＭｎをＭ
ｎＯに換算したとき、主成分の複合酸化物に対するＭｎ
Ｏの比率が５重量％以下である請求項２〜５のいずれか
の積層型バリスタ。 - 【請求項７】 セラミックス層が、Ｍｇ、Ｆｅ、Ｃｏ、
Ｎｉ、Ｃｕ、Ｚｎ、Ｓｎ、Ｓｂ、ＰｂおよびＢｉの少な
くとも１種を含み、これらをそれぞれ酸化物（ＭｇＯ、
Ｆｅ2 Ｏ3 、ＣｏＯ、ＮｉＯ、ＣｕＯ、ＺｎＯ、ＳｎＯ
2 、Ｓｂ2 Ｏ 3 、ＰｂＯおよびＢｉ2 Ｏ3 ）に換算した
とき、主成分の複合酸化物に対する前記各酸化物の比率
の合計が５重量％以下である請求項２〜６のいずれかの
積層型バリスタ。 - 【請求項８】 セラミックス層が、Ｎｂ、Ｔａ、Ｙ、
Ｗ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔ
ｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、ＹｂおよびＬｕの少なく
とも１種を含み、これらをそれぞれ酸化物（Ｎｂ2 Ｏ
5 、Ｔａ2 Ｏ5 、Ｙ2 Ｏ3 、ＷＯ3 、Ｌａ2 Ｏ3 、Ｃｅ
Ｏ2 、Ｐｒ2 Ｏ3 、Ｎｄ2 Ｏ3 、Ｓｍ2 Ｏ3、Ｅｕ2 Ｏ3
、Ｇｄ2 Ｏ3 、Ｔｂ2 Ｏ3 、Ｄｙ2 Ｏ3 、Ｈｏ2 Ｏ
3 、Ｅｒ2 Ｏ3、Ｔｍ2 Ｏ3 、Ｙｂ2 Ｏ3 およびＬｕ2
Ｏ3 ）に換算したとき、主成分の複合酸化物に対する前
記各酸化物の比率の合計が５重量％以下である請求項２
〜７のいずれかの積層型バリスタ。 - 【請求項９】 セラミックス層の厚さが２５μm 以下で
ある請求項１〜８のいずれかの積層型バリスタ。 - 【請求項１０】 内部電極層に含まれる導電材がＮｉま
たはＮｉ合金である請求項１〜９のいずれかの積層型バ
リスタ。 - 【請求項１１】 酸素分圧１×１０-8〜１×１０-15 気
圧の雰囲気中において１１００〜１５００℃で焼成され
たものである請求項１〜１０のいずれかの積層型バリス
タ。 - 【請求項１２】 焼成後に、酸素分圧１×１０-3気圧以
下の雰囲気中において１２００℃以下でアニールされた
ものである請求項１〜１１のいずれかの積層型バリス
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08878296A JP3640273B2 (ja) | 1995-03-24 | 1996-03-18 | 積層型バリスタ |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9188095 | 1995-03-24 | ||
| JP7-91880 | 1995-03-24 | ||
| JP08878296A JP3640273B2 (ja) | 1995-03-24 | 1996-03-18 | 積層型バリスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08330107A true JPH08330107A (ja) | 1996-12-13 |
| JP3640273B2 JP3640273B2 (ja) | 2005-04-20 |
Family
ID=26430123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08878296A Expired - Fee Related JP3640273B2 (ja) | 1995-03-24 | 1996-03-18 | 積層型バリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3640273B2 (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020028281A (ko) * | 2000-10-09 | 2002-04-17 | 박호군 | 저온소결 ＳｒＴｉＯ3계 바리스터-캐패시터 복합기능소자유전체 조성물 |
| JP2002284571A (ja) * | 2001-03-27 | 2002-10-03 | Kyocera Corp | 温度特性及びｄｃバイアス特性に優れた誘電体磁器 |
| JP2005187218A (ja) * | 2003-12-24 | 2005-07-14 | Kyocera Corp | 誘電体磁器および積層型電子部品、並びに積層型電子部品の製法 |
| WO2007074635A1 (ja) * | 2005-12-28 | 2007-07-05 | Murata Manufacturing Co., Ltd. | 半導体セラミック、及び積層型半導体セラミックコンデンサ |
| JP2008094707A (ja) * | 2006-09-15 | 2008-04-24 | Fujifilm Corp | ペロブスカイト型酸化物とその製造方法、圧電体、圧電素子、液体吐出装置 |
| CN100442400C (zh) * | 2000-11-15 | 2008-12-10 | Tdk株式会社 | 压敏非线性电阻器陶瓷,制造方法和压敏非线性电阻器 |
| JP2013173662A (ja) * | 2012-01-27 | 2013-09-05 | Tdk Corp | 誘電体磁器組成物および電子部品 |
| JP2013245150A (ja) * | 2012-05-28 | 2013-12-09 | Tdk Corp | 誘電体磁器組成物および電子部品 |
| JP2016131241A (ja) * | 2015-01-09 | 2016-07-21 | キヤノン株式会社 | 圧電材料、圧電素子、積層圧電素子、液体吐出ヘッド、液体吐出装置、超音波モータ、光学機器、振動装置、塵埃除去装置、撮像装置、電子機器および圧電装置 |
| JP2016526794A (ja) * | 2013-06-28 | 2016-09-05 | エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ | 多層バリスタデバイスの製造方法および多層バリスタデバイス |
| JP2017017066A (ja) * | 2015-06-26 | 2017-01-19 | Tdk株式会社 | 電圧非直線性抵抗体磁器および電子部品 |
| WO2019073762A1 (ja) * | 2017-10-11 | 2019-04-18 | パナソニックＩｐマネジメント株式会社 | 積層電子部品の製造方法 |
| CN114270455A (zh) * | 2019-11-08 | 2022-04-01 | Tdk电子股份有限公司 | 包括浮置或虚设或分离的内部电极的压敏电阻器 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10607777B2 (en) | 2017-02-06 | 2020-03-31 | Avx Corporation | Integrated capacitor filter and integrated capacitor filter with varistor function |
-
1996
- 1996-03-18 JP JP08878296A patent/JP3640273B2/ja not_active Expired - Fee Related
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020028281A (ko) * | 2000-10-09 | 2002-04-17 | 박호군 | 저온소결 ＳｒＴｉＯ3계 바리스터-캐패시터 복합기능소자유전체 조성물 |
| CN100442400C (zh) * | 2000-11-15 | 2008-12-10 | Tdk株式会社 | 压敏非线性电阻器陶瓷,制造方法和压敏非线性电阻器 |
| JP2002284571A (ja) * | 2001-03-27 | 2002-10-03 | Kyocera Corp | 温度特性及びｄｃバイアス特性に優れた誘電体磁器 |
| JP2005187218A (ja) * | 2003-12-24 | 2005-07-14 | Kyocera Corp | 誘電体磁器および積層型電子部品、並びに積層型電子部品の製法 |
| JP4614656B2 (ja) * | 2003-12-24 | 2011-01-19 | 京セラ株式会社 | 誘電体磁器および積層型電子部品、並びに積層型電子部品の製法 |
| WO2007074635A1 (ja) * | 2005-12-28 | 2007-07-05 | Murata Manufacturing Co., Ltd. | 半導体セラミック、及び積層型半導体セラミックコンデンサ |
| US7990678B2 (en) | 2005-12-28 | 2011-08-02 | Murata Manufacturing Co., Ltd. | Semiconductor ceramic and multilayered-type semiconductor ceramic capacitor |
| JP2008094707A (ja) * | 2006-09-15 | 2008-04-24 | Fujifilm Corp | ペロブスカイト型酸化物とその製造方法、圧電体、圧電素子、液体吐出装置 |
| JP2013173662A (ja) * | 2012-01-27 | 2013-09-05 | Tdk Corp | 誘電体磁器組成物および電子部品 |
| JP2013245150A (ja) * | 2012-05-28 | 2013-12-09 | Tdk Corp | 誘電体磁器組成物および電子部品 |
| US9875831B2 (en) | 2013-06-28 | 2018-01-23 | Epcos Ag | Method for producing a multi-layer varistor component and a multi-layer varistor component |
| JP2016526794A (ja) * | 2013-06-28 | 2016-09-05 | エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ | 多層バリスタデバイスの製造方法および多層バリスタデバイス |
| JP2016131241A (ja) * | 2015-01-09 | 2016-07-21 | キヤノン株式会社 | 圧電材料、圧電素子、積層圧電素子、液体吐出ヘッド、液体吐出装置、超音波モータ、光学機器、振動装置、塵埃除去装置、撮像装置、電子機器および圧電装置 |
| JP2017017066A (ja) * | 2015-06-26 | 2017-01-19 | Tdk株式会社 | 電圧非直線性抵抗体磁器および電子部品 |
| WO2019073762A1 (ja) * | 2017-10-11 | 2019-04-18 | パナソニックＩｐマネジメント株式会社 | 積層電子部品の製造方法 |
| CN110945605A (zh) * | 2017-10-11 | 2020-03-31 | 松下知识产权经营株式会社 | 层叠电子部件的制造方法 |
| JPWO2019073762A1 (ja) * | 2017-10-11 | 2020-09-17 | パナソニックＩｐマネジメント株式会社 | 積層電子部品の製造方法 |
| US11387023B2 (en) | 2017-10-11 | 2022-07-12 | Panasonic Intellectual Property Management Co., Ltd. | Multilayer electronic component production method |
| CN110945605B (zh) * | 2017-10-11 | 2023-01-03 | 松下知识产权经营株式会社 | 层叠电子部件的制造方法 |
| CN114270455A (zh) * | 2019-11-08 | 2022-04-01 | Tdk电子股份有限公司 | 包括浮置或虚设或分离的内部电极的压敏电阻器 |
| JP2022546809A (ja) * | 2019-11-08 | 2022-11-09 | テーデーカー エレクトロニクス アーゲー | バリスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3640273B2 (ja) | 2005-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6160472A (en) | Multilayer varistor | |
| JP4491794B2 (ja) | 誘電体セラミック、及び積層セラミックコンデンサ | |
| US6809052B2 (en) | Dielectric ceramic composition and electronic device | |
| JP3568030B2 (ja) | 誘電体磁器組成物の製造方法と誘電体層含有電子部品の製造方法 | |
| JP3878778B2 (ja) | 誘電体磁器組成物および電子部品 | |
| EP1125904B1 (en) | Dielectric ceramic composition, electronic device, and method for producing the same | |
| EP1043739A1 (en) | Multilayer ceramic chip capacitor wiht high reliability compatible with nickel electrodes | |
| JP3326513B2 (ja) | 積層型セラミックチップコンデンサ | |
| KR101358488B1 (ko) | 유전체 자기 조성물 및 전자 부품 | |
| US7230817B2 (en) | Y5V dielectric composition | |
| JP2009509906A (ja) | 銅製電極に使用するｃｏｇ誘電体組成物 | |
| US20070135294A1 (en) | Dielectric ceramic material and multilayer ceramic capacitor | |
| JP4191496B2 (ja) | 誘電体磁器組成物および電子部品 | |
| JP6753221B2 (ja) | 誘電体組成物および積層電子部品 | |
| US20010039238A1 (en) | Method of producing ceramic composition and method of producing electronic device | |
| JP3640273B2 (ja) | 積層型バリスタ | |
| JP2762427B2 (ja) | 積層型セラミックチップコンデンサ | |
| KR20190116112A (ko) | 유전체 자기 조성물 및 이를 포함하는 적층 세라믹 커패시터 | |
| EP1138651B1 (en) | Method of producing ceramic composition and method of producing electronic device | |
| JP4576807B2 (ja) | 誘電体磁器組成物および電子部品 | |
| JP3419713B2 (ja) | 積層型セラミックチップコンデンサの製造方法 | |
| JP3134024B2 (ja) | 積層型セラミックチップコンデンサ | |
| JP2787746B2 (ja) | 積層型セラミックチップコンデンサ | |
| JP2784982B2 (ja) | 積層型セラミックチップコンデンサ | |
| JP3908458B2 (ja) | 誘電体磁器組成物の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040601 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040826 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040907 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041105 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050111 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050113 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090128 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100128 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110128 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110128 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120128 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |