JP2022546809A - バリスタ - Google Patents

バリスタ Download PDF

Info

Publication number
JP2022546809A
JP2022546809A JP2022513545A JP2022513545A JP2022546809A JP 2022546809 A JP2022546809 A JP 2022546809A JP 2022513545 A JP2022513545 A JP 2022513545A JP 2022513545 A JP2022513545 A JP 2022513545A JP 2022546809 A JP2022546809 A JP 2022546809A
Authority
JP
Japan
Prior art keywords
electrodes
varistor
floating
electrode
ceramic body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022513545A
Other languages
English (en)
Inventor
モハンダス,プラフラーダ マルぺ
ナバヴィ,エス.ソラン
ホフリヒター,アルフレッド
Original Assignee
テーデーカー エレクトロニクス アーゲー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テーデーカー エレクトロニクス アーゲー filed Critical テーデーカー エレクトロニクス アーゲー
Publication of JP2022546809A publication Critical patent/JP2022546809A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/105Varistor cores
    • H01C7/108Metal oxide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/1006Thick film varistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/148Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/105Varistor cores
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Thermistors And Varistors (AREA)

Abstract

本開示では、機能性セラミックを含むセラミック本体(2)と、該セラミック本体(2)の内部に配置された複数の電極(3)と、を有するバリスタ(1)が提供される。電極(3)は、それぞれ、バリスタ(1)の外部コンタクト(4)に電気的に接続された非浮遊電極(3a)を含む。さらに、電極(3)は、少なくとも3つの浮遊電極(3b)を有し、これらの電極は、外部コンタクト(4)に対して電気的に絶縁される。少なくとも2つの浮遊電極(3b)が、同じ層に配置され、浮遊電極(3b)の各々は、少なくとも2つの別の電極(3)と重なり合う。少なくとも2つの浮遊電極(3b)は、それぞれ、非浮遊電極(3a)の1つと重なり合う。浮遊電極(3b)の1つと重なる、2つの別の電極(3)の間の距離(D1)は、本浮遊電極(3b)と第1の別の電極(3)との間の距離(D2)の少なくとも2倍であり、浮遊電極(3a)と第2の別の電極(3)との間の距離(D2)の少なくとも2倍である。

Description

本願は、本発明はバリスタに関する。
バリスタは、あらゆる種類の電子デバイス、特にサージプロテクタにおいて使用される電子部材である。バリスタは、ダイオードとよく似た高度に非線形な電気的挙動を示す。バリスタの典型的な特性値であるバリスタ電圧は、バリスタを介して1mAの電流を流すために必要な電圧である。バリスタ電圧以下では、バリスタは、極めて高い電気抵抗を示す一方、バリスタ電圧を超えると、電気抵抗は、ほぼゼロになる。
大部分の現代のバリスタは、積層構造を有し、非線形の電気的挙動を示す金属酸化物セラミックが、2つの電極の間に配置される。特性バリスタ電圧は、主として、2つの隣接する電極間の距離に影響される。これは、金属酸化物セラミックは、異なる導電率を示す多数の微細なグレイン(結晶粒)で構成されるためである。グレインの間に境界層が形成されると、これにより高い電気抵抗が生じる。電子は、境界層によって形成される電位障壁を通過する必要があるためである。電極に電圧を印加することにより、電子は、十分なエネルギーを獲得し、境界層により生じる電位障壁が克服され、バリスタの電気抵抗の破壊が生じる。
例えば、米国特許第5,369,390号明細書には、多層酸化亜鉛バリスタが開示されており、バリスタ電圧は、電極間のセラミック材料の厚さにより制御される。電極間に、より多くのグレイン、およびその結果より多くの粒界が導入されると、金属酸化物のグレインの所与のサイズにおいて、バリスタ電圧は、電極の距離の増加によって増加する。従って、バリスタ電圧は、電極間の距離を増加させることにより、簡単に増加させることができる。これにより、大部分のバリスタは、積層構造を有し、そのため電子部材の高さは、電極間の距離に影響を受けるため、電子部品全体の高さが増加する。
本発明の目的は、平坦で小型に設計された、高いバリスタ電圧を有するバリスタを提供することである。
本目的は、独立請求項に記載の特徴を有するバリスタによって解決される。
本開示は、機能性セラミックを有するセラミック本体と、前記セラミック本体内に配置された複数の電極とを有するバリスタに関する。前記電極は、それぞれ、当該バリスタの外部コンタクトに電気的に接続された非浮遊電極を含む。前記電極は、さらに、前記外部コンタクトに対して電気的に絶縁された少なくとも3つの浮遊電極を有する。少なくとも2つの浮遊電極は、同じ層に配置され、各浮遊電極は、少なくとも2つの別の電極と重なり合う。少なくとも2つの浮遊電極は、それぞれ、前記非浮遊電極のうちの1つと重なり合う。前記浮遊電極の一方と重なり合う前記別の電極の2つの間の距離は、本浮遊電極と前記第1の別の電極との間の距離の少なくとも2倍であり、前記浮遊電極と前記第2の別の電極との間の距離の少なくとも2倍である。
電極の一方が、電極の延伸部に対して垂直な方向で見たとき、別の電極の一部を覆うように延在する場合、電極のうちの2つは、互いに重なり合う。各浮遊電極は、少なくとも2つの別の電極と重なり合い、それにより、別の電極のうちの少なくとも2つは、互いに重なり合う。2つの別の電極間の距離に関し、可能な限り最短の距離を選択するか、または他に記載される距離を選択することが好ましい。2つの別の電極間の距離は、浮遊電極を見たとき同じ方向に配置される、2つの隣接する別の電極の距離を表す。浮遊電極と重なり合う2つの別の電極間の距離は、別の電極の各々が浮遊電極から有する距離の少なくとも2倍である必要がある。この場合、電子としての電荷キャリアは、1つの別の電極からさらに別の電極に移動することはできないが、まず1つの別の電極から浮遊電極に移動する力が行使され、その後、浮遊電極から第2の別の電極に移動する力が行使される。
記載のように電極をセラミック本体内に配置することにより、機能性セラミックを通る電荷キャリアの経路は、浮遊電極のない従来のバリスタと比較して長くなる。所与の構成では、電荷キャリアは、第1の非浮遊電極から、該第1の非浮遊電極と直線的に重なる別の非浮遊電極に向かって一度移動するだけではなく、機能性セラミックを通る蛇行線上を移動して、第2の非浮遊電極に到達するように強制される。この配置は、従来のバリスタよりも大きな直列抵抗を形成することにより、バリスタの長手方向の空間をより効率的に利用する。電荷キャリアは、重複する第1および第2の非浮遊電極の間で、機能性セラミックを介した1回の通過しか提供しないバリスタと比較して、機能性セラミックを複数回通過しなければならないためである。本発明によるバリスタにおいて、3つの浮遊電極のみを有する実施形態を仮定すると、経路は、浮遊電極を有しない従来のバリスタの場合の4倍の長さとなる。電荷キャリアは、まず、非浮遊電極から機能性セラミックを通って、重なり合った第1の浮遊電極に移動しなければならない。第1の浮遊電極から、電荷キャリアは、機能性セラミックを通って2回目の移動をし、重なり合う第2の浮遊電極に到達する。また、3回目の移動をして、第3の浮遊電極に到達する。その後、電荷キャリアは、第3の浮遊電極から、重なり合う第2の非浮遊電極に向かって、さらに1回移動しなければならない。その結果、本発明によるバリスタのバリスタ電圧は、浮遊電極のない対応する通常のバリスタのバリスタ電圧よりも高くなる。
また、必要な電圧クラス、処理能力、またはバリスタ長さに応じて、非浮遊電極の間により多くのまたはより少ない数の浮遊電極を使用することにより、バリスタ電圧を好適に高め、カスタマイズすることができる。例えば、バリスタ電圧は、追加の浮遊電極を加えることによって増加させることができ、それにより、機能性セラミックを通る電荷キャリアの経路をさらに延ばすことができる。従って、所与の部材高さでバリスタ電圧が高められたバリスタが提供される。
本発明の範囲を限定するものではないが、フローティング電極が配置され、延在する方向が、長手方向として定められる。長手方向に対して垂直であり、重なり合う電極間の距離に平行なセラミック本体の延伸は、バリスタの高さと称される。
互いに重なり合う浮遊電極は、セラミック本体の長手軸に沿った2つの平行な層に配置されてもよい。浮遊電極を2つの平行層に配置することにより、極めて薄いバリスタの設計が可能になる。バリスタ電圧は、浮遊電極の数、および機能性セラミックの特性に依存するが、重なり合う電極間の距離およびバリスタの高さを変えることなく、変化させることができる。
さらに、浮遊電極は、セラミック本体の長手軸に沿って複数の平行な層に配置されてもよい。浮遊電極の複数の並列層を使用することにより、有効体積の増加とともに、電子部品の電流サージ能力とその静電容量が改善される。その結果、浮遊電極の複数の平行層を用いたバリスタは、大電流および高電圧を有する用途に有利である。
ここで、機能性セラミックに注目すると、酸化亜鉛、酸化ビスマス、酸化クロム、または酸化マンガンのような金属酸化物は、それらが高い非線形の電気特性を示すため、機能性セラミックでの使用に有利である。また、金属酸化物の混合物および金属酸化物のドーピングは、バリスタの特性を改善することができる。
また、機能性セラミックは、グレインを含んでもよい。バリスタ電圧またはバリスタの抵抗は、電極間の粒界の数に支配的に影響されるため、バリスタの特性は、それらが構成される材料として、またはそれらのサイズとして、グレインを調整することにより、調整できる。
また、グレインは、100から20μmの直径を有してもよい。バリスタ電圧は、主に電極間の粒界の数によって決定されるため、グレインの直径は、バリスタ電圧に大きな影響を及ぼす。電極間の距離が一定の場合、グレイン直径が小さいほど粒界の数が多くなり、その結果、バリスタ電圧が高くなる。金属酸化物グレインの最小直径は、約100nmである。典型的なグレイン直径は、5μmから20μmの範囲である。
少なくとも2つの隣接するグレインが、隣接する電極間に直列に配置されてもよい。隣接する電極間の抵抗は、粒界によって決定されるため、隣接する電極間に少なくとも2つのグレインを適切な配置で提供することにより、電極間に少なくとも1つの粒界が存在するようになり、電極間の任意の短絡が確実に回避される。
隣接する電極間の距離は、400nmから20μmであってもよい。この場合、隣接する電極間に少なくとも2つのグレインが直列に存在するようになり、これにより、グレイン直径が400nmから10μmとなる。機能性セラミックの粒径に応じて、電極間の距離を調整して、電極間に少なくとも1つの粒界が提供されるようにする必要がある。これにより、電極間の短絡が防止され、バリスタが適正に動作する。セラミックグレインは、サイズが大きく変化するため、幅広い距離が適切となり得る。
また、セラミック本体内に配置された電極は、平坦であってもよい。平坦な電極、特に薄膜電極は、多くの異なる技術によって製造することができる。真空コーティング、表面コーティング、ラミネーション、またはめっきのようなコーティング技術は、膜を製造する上でロバストなプロセスであることが証明されている、例示的なプロセスである。
また、電極は、1から3μmの厚さを有してもよい。1から3μmの間の電極の厚さとすることにより、耐久性と信頼性のある電極を維持しながら、電子部品全体の小さな高さを維持することができる。
電極は、銀、パラジウム、銅、別の金属、またはそれらの組み合わせを含んでもよい。金属は、高い導電性を提供し、従って、電極の材料として有益である。電極の材料として金属のような良好な導電体を使用することにより、電気部品の抵抗を増加させることなく、電極の厚さを減少させることができる。さらに、電極に使用される材料は、電極を取り囲む機能性セラミックに可能な限り接近した熱膨張係数を有する必要がある。また、銀またはパラジウムのような貴金属は、腐食に対して耐性があり、従って、金属コンタクトとして有益である。
また、バリスタは、多層化技術により製造されてもよい。多層化技術では、同じ材料または異なる材料の層の後に層を追加することにより、部材が構築される。従って、多層化技術により、本発明のような配置を容易に行うことができる。セラミック本体は、例えば、積層された薄いセラミック箔により製造することができる。電極は、金属ペーストでスクリーン印刷されてもよい。また、薄膜技術を用いて、多層化技術とともにバリスタを製造することもできる。極めて薄いセラミック層は、化学溶液堆積(CSD)プロセスと、物理気相成膜(PVD)プロセスまたは化学気相成膜(CVD)プロセスとによる電極を用いて製造されてもよい。
セラミック本体の高さは、100μm以下でもよい。薄膜技術では、電極厚さおよび機能性セラミック膜厚さとして、数μm未満が可能となる。従って、100μm以下のバリスタを構築することが可能となる。100μm程度の薄さのバリスタは、印刷回路基板または他の小型電子機器と一体化されることに適する。使用されるバリスタの典型的な高さは、しばしば、10mm未満である。本発明によるバリスタでは、同じ高さで、より高いバリスタ電圧およびより高い電流サージ機能が提供され、このことは、ロット用途およびデバイスにとって有益である。
また、少なくとも1つの浮遊電極と2つの別の電極との間の重なり合いは、長手方向における浮遊電極の延伸部の少なくとも5%、最大45%であってもよい。この場合、2つの別の電極は、相互に対して、2つの別の電極のうちの1つと浮遊電極との間の距離よりも大きい距離を維持することができる。また、重なり合う電極がキャパシタンスを形成するため、バリスタのキャパシタンスは、2つの別の電極の浮遊電極との重なり合いを変化させることにより、カスタマイズできる。さらに、バリスタの電流サージ機能は、別の電極と浮遊電極との重なり合いを高めることにより、増加させることができる。重なり合いが可能な限り大きい場合、セラミック本体の有限の延伸部において、より多くの浮遊電極を使用することができるためである。
さらに、外部コンタクトは、キャップとして形成されてもよい。キャップは、セラミック本体の2つの対向する前面を被覆してもよく、これらの前面の端部にわたって到達されてもよい。この場合、バリスタを好適に接触させることができる。キャップとして形成された外部コンタクトを有するバリスタは、キャップにより、バリスタを表面実装デバイスとしてデバイス内に組み込むことができるため、容易に一体化され、アプリケーションにマウントできる。
以下、図面を参照して、実施形態に基づき本発明について説明する。図面は、単に本発明を説明するために提供され、従って、概略的なものであり、スケール通りには示されていない。ある部分は、寸法が誇張されたり、変形されたりし得る。従って、図からは、絶対寸法も相対寸法も採用することはできない。同一の部品または等価な効果を有する部品は、同じ参照符号により参照される。
本発明によるバリスタの第1の実施形態の断面を示した図である。 本発明によるバリスタの第2の実施形態の断面を示した図である。 本発明によるバリスタの第3の実施形態の断面を示した図である。
図1には、本発明によるバリスタ1の第1の実施形態を示す。2つの非浮遊電極3aが、セラミック本体2の長手軸5に沿って相互に対向する両端面から、セラミック本体2内に突出している。セラミック本体2の内部には、3つの浮遊電極3bが設けられる。第1の浮遊電極3bは、第1の非浮遊電極3aおよび第2の浮遊電極3bと重なり合う一方、第2の浮遊電極3bは、第1の浮遊電極3bおよび第3の浮遊電極3bと重なり合い、これに伴い、第2の非浮遊電極3aと重なり合う。全ての電極3、特に浮遊電極3bは、セラミック本体2の長手軸5に沿って2つの平行な層に配置され、浮遊電極3bの2つは、同じ層に配置される。これにより、電子部材全体の極めて薄い設計が可能になる。
バリスタ1に印加された電圧がバリスタ電圧を超えると、電荷キャリアは、第1の非浮遊電極3aから第1の浮遊電極3bに移動し、その後、第1の浮遊電極3bから重複領域を介して第2の浮遊電極3bに移動し、その後、第2の浮遊電極3bから第3の浮遊電極3bに移動し、その後、第3の浮遊電極3bから第2の非浮遊電極3aに移動する。従って、電荷キャリアは、非浮遊電極3aが相互に重なり合う従来のバリスタ1において電荷キャリアが受ける1パスに比べて、機能性セラミックを4回通過する必要がある。
電極3の間の距離は、隣接する電極、すなわち1つの同じ層に配置された電極3、の間の距離D1が、重なり合う電極3の間の距離D2の少なくとも2倍になるように選択される。従って、電極3の間の距離は、D1>2×D1という式に従う。このように、浮遊電極3bを有さず、重なり合う非浮遊電極3aのみを有するバリスタ1と比べて、電荷キャリアは、それらの経路が長くすることを強いられる。機能性セラミックを通る経路は、抵抗に関して同様の効果を示すため、延伸された電荷キャリア経路は、直列に接続された抵抗器と同じ挙動を示す。浮遊電極3bが1つの軸に沿って2つの平行層に配置される所与の構成では、バリスタ電圧は、以下の式に従って挙動する:U=2×(n+1)×X。ここで、nは、浮遊電極3bの数であり、Xは、所与の距離で機能性セラミックを通る1つの経路に対する、所与のバリスタ電圧である。従って、バリスタ電圧は、非浮遊電極3aの間に浮遊電極3bを追加または除去することにより、所望の電圧クラスに好適に調整することができる。
セラミック本体2の機能性セラミックは、結晶粒界により抵抗が生じるため、2つの重なり合う電極3の間の抵抗の主な原因となるグレインを有する。抵抗、さらにはバリスタ電圧は、グレインの材料または直径のような、グレインの特性を調節することにより調整することができる。グレインは、酸化亜鉛、酸化ビスマス、酸化クロム、または酸化マンガンのような金属酸化物を有し、これらは、顕著な非線形の電気特性を示す。また、金属酸化物の混合物、および金属酸化物のドーピングは、バリスタ1の特性を改善することができる。
セラミック粒子は、100nmから20μmの範囲の広範囲の異なる直径で製造することができる。バリスタ電圧および抵抗は、粒界によって生じるため、少なくとも2つの隣接するグレインを直列にし、隣接する電極3の間に粒界を確保し、電極3の間の短絡を回避する必要がある。従って、2つの隣接する電極3の間の距離は、電極3の間のグレインサイズに応じて、400nmから20μmにする必要がある。従って、バリスタ電圧は、単に浮遊電極3bの間に追加の浮遊電極3bを加えることのみならず、重なり合う電極3の間の距離D2を増加させることによっても、高めることができる。
電極3は、薄膜として形成され、バリスタ1の高さ6の方向において平坦である。電極3の厚さは、1から3μmの間であってもよい。平坦な電極3の設計を使用することにより、バリスタ1の全体の高さ6を小さく保つことができる。真空コーティング、表面コーティング、ラミネーション、めっき、または印刷のような、各種異なる技術は、電極3の製造に適したプロセスとなり得る。銀、パラジウム、銅、合金のような金属、または異なる金属の混合物は、電極3の材料として好適である。金属は、高い導電性を有するため、これらの抵抗を上昇させずに、極めて薄い層に成形することができる。第1の実施形態によるバリスタ1の高さ6は、丁度100μm、またはそれ以下であってもよい。
図2には、本発明によるバリスタ1の第2の実施形態を示す。セラミック本体2は、長方形の形状である。2つの非浮遊電極3aは、2つの対向する前端の各々において、セラミック本体2内に突出している。両方の非浮遊電極3aは、異なる浮遊電極3bと重なり、この浮遊電極3bの両方は、相互に積層されたセラミック本体2の中央に配置された2つの浮遊電極3bと再び重なり合う。従って、1つの前端からの非浮遊電極3aから、第1の前端に対向する前端における別の非浮遊電極3aに到達するため、電荷キャリアは、機能性セラミックを介して4回移動する必要がある。その結果、第2の実施形態によるバリスタ1は、第1実施形態によるバリスタ1よりも高いバリスタ電圧を有する。
図2に示す実施形態では、2つの電極3の間の重なり合い、特に2つの浮遊電極3bの間の重なり合いは、図1に示す第1の実施形態よりも十分に大きい。図1では、浮遊電極3bの間の重なりは、浮遊電極3bの延長の約10%であるのに対し、図2に示す第2の実施形態では、約30%の重なり合いがある。電極3の重なり合いにより、静電容量が生じるため、第1の実施形態の3倍の重なりを有する第2の実施形態の静電容量は、図1に示す第1の実施形態の静電容量よりも有意に大きい。従って、静電容量は、重なり合いにより支配的に影響を受け、バリスタ電圧は、重なり合う電極3の距離D1、機能性セラミックのグレインサイズ、機能性セラミックの材料、特に非浮遊電極3aの間に配置される浮遊電極3bの数により、支配的に影響を受けるため、バリスタ1の静電容量は、バリスタ電圧からほぼ独立して調整することができる。
図2のように、電極3の対称配置を採用することにより、焼結のための熱製造プロセス中に生じ得る、セラミック本体2内の熱可塑性張力を低減することができる。また、セラミック本体2の両前端では、非浮遊電極3aがセラミック本体2に突出しており、外部コンタクト4に接続された外部コンタクト4は、キャップ4として形成される。前端に配置されたキャップ4は、この側からセラミック本体2に突出する全ての非浮遊電極3aと、電気的に接続される。キャップ4を有するバリスタ1は、表面マウントデバイスであるため、アプリケーションに組み込まれ、好適に実装できる。従って、キャップ4を有するバリスタ1は、ピックアンドプレースオートメーションにより、簡単に処理することも可能となる。
図3には、本発明によるバリスタ1の第3の実施形態を示す。この実施形態においても、非浮遊電極3aは、相互に対向する2つの前端から、セラミック本体2内に突出しており、これによりこの実施形態では、9つの非浮遊電極3aが各側から突出する。セラミック本体2の内部には、浮遊電極3bの複数の平行層が配置され、これらは、長手軸5に沿って、一方の前端側から他方の前端側に向かう。
本実施形態では、電荷キャリアは、第1の前端での非浮遊電極3aから、第1の前端に対向する第2の前端での非浮遊電極3aに到達するため、機能性セラミックを介して、少なくとも14回移動する必要がある。従って、第3の実施形態によるバリスタ1のバリスタ電圧は、他の2つの実施形態に比べて有意に大きくなる。さらに、セラミック本体2には、浮遊電極3bの複数の平行層が配置されるため、バリスタ1の電流サージ能力は、高くなる。電極3の追加層を追加することにより、電流サージ能力をよりいっそう大きくできる。従って、第3の実施形態によるバリスタ1は、高いバリスタ電圧が必要となる用途に適する上、大電流が生じる用途にも適する。
1 バリスタ
2 セラミック本体
3 電極
3a 非浮遊電極
3b 浮遊電極
4 外部コンタクト/キャップ
5 長手軸
6 高さ
D1 2つの別の電極間の距離
D2 2つの重なり合う電極間の距離

Claims (22)

  1. バリスタであって、
    機能性セラミックを有するセラミック本体と、
    前記セラミック本体内に配置された複数の電極であって、当該バリスタの外部コンタクトのそれぞれに電気的に接続された非浮遊電極を含む、複数の電極と、
    を有し、
    前記電極は、さらに、前記外部コンタクトに対して電気的に絶縁された少なくとも3つの浮遊電極を有し、
    少なくとも2つの浮遊電極は、同じ層に配置され、
    各浮遊電極は、少なくとも2つの別の電極と重なり合い、
    少なくとも2つの浮遊電極は、それぞれ、前記非浮遊電極の1つと重なり合い、
    前記浮遊電極の1つと重なり合う2つの前記別の電極の間の距離(D1)は、本浮遊電極と前記第1の別の電極との間の距離(D2)の少なくとも2倍であり、前記浮遊電極と前記第2の別の電極との間の距離(D2)の少なくとも2倍である、バリスタ。
  2. 前記相互に重なり合う浮遊電極は、前記セラミック本体の長手軸に沿って、2つの平行な層に配置される、請求項1に記載のバリスタ。
  3. 前記浮遊電極は、前記セラミック本体の長手軸に沿って、複数の平行な層に配置される、請求項1に記載のバリスタ。
  4. 前記機能性セラミックは、金属酸化物を有する、請求項1乃至3のいずれか一項に記載のバリスタ。
  5. 前記機能性セラミックは、グレインを有する、請求項1乃至4のいずれか一項に記載のバリスタ。
  6. 前記グレインは、100nmから20μmの間の直径を有する、請求項5に記載のバリスタ。
  7. 少なくとも2つの隣接するグレインは、隣接する電極同士の間に直列に配置される、請求項5または6に記載のバリスタ。
  8. 隣接する電極の間の距離は、400nmから20μmである、請求項1乃至7のいずれか一項に記載のバリスタ。
  9. 前記セラミック本体の内部に配置された前記電極は、平坦である、請求項1乃至8のいずれか一項に記載のバリスタ。
  10. 前記電極は、1から3μmの厚さを有する、請求項1乃至9のいずれか一項に記載のバリスタ。
  11. 前記電極は、銀、パラジウム、銅、別の金属、またはそれらの組み合わせを有する、請求項1乃至10のいずれか一項に記載のバリスタ。
  12. 当該バリスタは、多層化技術により製造される、請求項1乃至11のいずれか一項に記載のバリスタ。
  13. 前記セラミック本体の高さは、100μm以下である、請求項1乃至12のいずれか一項に記載のバリスタ。
  14. 前記少なくとも1つの浮遊電極と前記2つの別の電極との間の重なりは、前記浮遊電極の前記長手軸の方向の延伸部の少なくとも5%であり、最大45%である、請求項1乃至13のいずれか一項に記載のバリスタ。
  15. 前記外部コンタクトは、キャップとして形成される、請求項1乃至14のいずれか一項に記載のバリスタ。
  16. 前記機能性セラミックは、グレインを含み、前記グレインは、100nmから20μmの間の直径を有する、請求項1乃至15のいずれか一項に記載のバリスタ。
  17. 電極層の数は、100μm/1μm=100、またはそれ以下である、請求項1乃至16のいずれか一項に記載のバリスタ。
  18. 前記金属酸化物グレインの直径は、5μmから20μmの範囲である、請求項1乃至17のいずれか一項に記載のバリスタ。
  19. 前記グレインは、酸化亜鉛、酸化ビスマス、酸化クロム、または酸化マンガンのような、高い非線形の電気的特性を示す金属酸化物を含み、
    前記金属酸化物の混合物および前記金属酸化物のドーピングは、当該バリスタの特性を向上させる、請求項1乃至18のいずれか一項に記載のバリスタ。
  20. 前記セラミック本体は、矩形状であり、
    2つの非浮遊電極は、2つの対向する前端の各々において、前記セラミック本体に突出し、
    両非浮遊電極は、異なる浮遊電極と重なり合い、
    前記浮遊電極の両方は、相互に積層された前記セラミック本体の中央に配置された2つの浮遊電極と再度重なり合う、請求項1乃至19のいずれか一項に記載のバリスタ。
  21. 前記非浮遊電極は、相互に対向する2つの前端から前記セラミック本体に突出し、
    9個の非浮遊電極が各側から突出し、
    前記セラミック本体の内部には、前記長手方向軸に沿って、一方の前端側から他方の前端側に向かう、浮遊電極の複数の平行層が配置される、請求項1乃至20のいずれか一項に記載のバリスタ。
  22. 電荷キャリアは、非浮遊電極の第1の前端から、非浮遊電極の前記第1の前端に対向する第2の前端まで到達するため、前記機能性セラミックを介して、少なくとも14回移動する、請求項1乃至21のいずれか一項に記載のバリスタ。
JP2022513545A 2019-11-08 2020-11-06 バリスタ Pending JP2022546809A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102019130189.0 2019-11-08
DE102019130189 2019-11-08
PCT/EP2020/081341 WO2021089816A2 (en) 2019-11-08 2020-11-06 Varistor

Publications (1)

Publication Number Publication Date
JP2022546809A true JP2022546809A (ja) 2022-11-09

Family

ID=73172737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022513545A Pending JP2022546809A (ja) 2019-11-08 2020-11-06 バリスタ

Country Status (5)

Country Link
US (1) US20240105366A1 (ja)
JP (1) JP2022546809A (ja)
CN (1) CN114270455A (ja)
DE (1) DE112020005494T5 (ja)
WO (1) WO2021089816A2 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54106894A (en) * 1978-02-10 1979-08-22 Nec Corp Voltage non-linear resistor
JPH05226116A (ja) * 1992-02-14 1993-09-03 Murata Mfg Co Ltd 積層型バリスタ
JPH08330107A (ja) * 1995-03-24 1996-12-13 Tdk Corp 積層型バリスタ
JPH10199709A (ja) * 1997-01-09 1998-07-31 Tdk Corp 積層型バリスタ
JP2013089947A (ja) * 2011-10-19 2013-05-13 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品
JP2017529680A (ja) * 2015-07-01 2017-10-05 アモテック シーオー,エルティーディー 感電保護用コンタクター及びそれを備えた携帯用電子装置
WO2019173186A1 (en) * 2018-03-05 2019-09-12 Avx Corporation Cascade varistor having improved energy handling capabilities

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2542914B1 (fr) * 1983-03-18 1985-06-07 Thomson Csf Element de resistance non lineaire en fonction de la tension, en couche epaisse, et son procede de fabrication
DE3930000A1 (de) * 1988-09-08 1990-03-15 Murata Manufacturing Co Varistor in schichtbauweise
JP2556151B2 (ja) * 1989-11-21 1996-11-20 株式会社村田製作所 積層型バリスタ
JP2976046B2 (ja) * 1991-06-27 1999-11-10 株式会社村田製作所 チップバリスタ
US5369390A (en) 1993-03-23 1994-11-29 Industrial Technology Research Institute Multilayer ZnO varistor
JPH11191506A (ja) * 1997-12-25 1999-07-13 Murata Mfg Co Ltd 積層型バリスタ
JPH11273914A (ja) * 1998-03-26 1999-10-08 Murata Mfg Co Ltd 積層型バリスタ
JP4492737B2 (ja) * 2008-06-16 2010-06-30 株式会社村田製作所 電子部品
KR20130012716A (ko) * 2011-07-26 2013-02-05 삼성전기주식회사 적층 세라믹 전자부품
US9087648B2 (en) * 2012-03-26 2015-07-21 Kemet Electronics Corporation Asymmetric high voltage capacitor
KR101578543B1 (ko) * 2014-11-20 2015-12-17 주식회사 아모텍 감전보호소자 및 이를 구비한 휴대용 전자장치
MX2020007245A (es) * 2017-10-23 2020-12-07 Kyocera Avx Components Corp Dispositivo electronico multicapas que mejora la conectividad y el metodo para lograrlo.

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54106894A (en) * 1978-02-10 1979-08-22 Nec Corp Voltage non-linear resistor
JPH05226116A (ja) * 1992-02-14 1993-09-03 Murata Mfg Co Ltd 積層型バリスタ
JPH08330107A (ja) * 1995-03-24 1996-12-13 Tdk Corp 積層型バリスタ
JPH10199709A (ja) * 1997-01-09 1998-07-31 Tdk Corp 積層型バリスタ
JP2013089947A (ja) * 2011-10-19 2013-05-13 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品
JP2017529680A (ja) * 2015-07-01 2017-10-05 アモテック シーオー,エルティーディー 感電保護用コンタクター及びそれを備えた携帯用電子装置
WO2019173186A1 (en) * 2018-03-05 2019-09-12 Avx Corporation Cascade varistor having improved energy handling capabilities

Also Published As

Publication number Publication date
US20240105366A1 (en) 2024-03-28
WO2021089816A3 (en) 2021-07-08
DE112020005494T5 (de) 2022-10-13
WO2021089816A2 (en) 2021-05-14
CN114270455A (zh) 2022-04-01

Similar Documents

Publication Publication Date Title
US10361035B1 (en) Multilayer ceramic electronic component
US10784047B2 (en) Multilayer ceramic electronic component
JP2012248882A (ja) 改良高電圧キャパシタ
US6760215B2 (en) Capacitor with high voltage breakdown threshold
US9953766B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
US9208947B2 (en) Multilayer ceramic capacitor and board having multilayer ceramic capacitor embedded therein
KR20130101319A (ko) 적층 세라믹 전자부품 및 그 제조방법
US10366832B2 (en) Capacitor and electronic device having a plurality of surface electrodes electrically connected to each other by an intermediate electrode
CN112309712B (zh) 多层陶瓷电容器
KR20150050519A (ko) 적층 세라믹 커패시터 및 그 실장 기판
US9576732B2 (en) Multilayer ceramic capacitor and mounting board therefor
KR102076152B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
US10332680B2 (en) Composite electronic component
US7558049B1 (en) Multilayer capacitor array
US12014880B2 (en) Multilayered capacitor and board having the same mounted thereon
US20090290284A1 (en) Electrical Component and External Contact of an Electrical Component
KR102057914B1 (ko) 적층 세라믹 커패시터
US20200357575A1 (en) Multilayer ceramic electronic component
US10903005B2 (en) Composite electronic component
JP2022546809A (ja) バリスタ
JP2005203479A (ja) 静電気対策部品
US10026550B2 (en) Multilayer ceramic capacitor and board having the same
KR20190044034A (ko) 적층 세라믹 전자부품 및 그 제조방법
US10777351B2 (en) Complex electronic component
JP2004047694A (ja) 静電気対策部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230418

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230908

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230919

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20231020