JP2012248882A - Improved high voltage capacitor - Google Patents

Improved high voltage capacitor Download PDF

Info

Publication number
JP2012248882A
JP2012248882A JP2012179900A JP2012179900A JP2012248882A JP 2012248882 A JP2012248882 A JP 2012248882A JP 2012179900 A JP2012179900 A JP 2012179900A JP 2012179900 A JP2012179900 A JP 2012179900A JP 2012248882 A JP2012248882 A JP 2012248882A
Authority
JP
Japan
Prior art keywords
electrode
shield
active
layers
ceramic capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012179900A
Other languages
English (en)
Inventor
Baltitude John
バルティチュード,ジョン
John JIANG
ジャング,ジョン
Rogers John
ロジャース,ジョン
Original Assignee
Vishay Sprague Inc
ヴィシャイ スプレイグ,インコーポレイテッドVishay Sprague,Inc.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US11/359,711 priority Critical
Priority to US11/359,711 priority patent/US7336475B2/en
Application filed by Vishay Sprague Inc, ヴィシャイ スプレイグ,インコーポレイテッドVishay Sprague,Inc. filed Critical Vishay Sprague Inc
Publication of JP2012248882A publication Critical patent/JP2012248882A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • Y10T29/435Solid dielectric type

Abstract

【課題】高耐破壊電圧をもち、弧絡の発生を最小限に抑えたキャパシタの製造方法を提供する。
【解決手段】積層セラミックコンポーネントの製造方法において、複数の電極層及び誘電体層でセラミックキャパシタ本体を形成し、複数の前記電極層が、複数の能動電極の複数層及び複数のシールド電極の複数層を構成して、そして、第一の能動電極と第二の能動電極とを互いに交互に配置した前記能動電極の複数層を構成し、シールド電極の複数層が、上部内部電極シールド及びそれに対向する下部内部電極シールドを有し、前記上部内部電極シールド及び対向する前記下部内部電極シールドが前記能動電極に対面して存在し、且つ、それぞれの前記電極シールドが、対応する前記外部端子に向かって内向きに延長して、さらに付加的なシールド作用を提供するために、複数の前記能動電極に対向する両側部に複数の側部シールドの複数層をさらに構成する。
【選択図】図6
A capacitor manufacturing method having a high breakdown voltage and minimizing the occurrence of arcing.
In a method of manufacturing a multilayer ceramic component, a ceramic capacitor body is formed by a plurality of electrode layers and a dielectric layer, and the plurality of electrode layers are a plurality of layers of a plurality of active electrodes and a plurality of layers of a plurality of shield electrodes. And a plurality of layers of the active electrode in which the first active electrode and the second active electrode are alternately arranged, and the plurality of layers of the shield electrode are opposed to the upper internal electrode shield A lower internal electrode shield, the upper internal electrode shield and the opposed lower internal electrode shield are present facing the active electrode, and each of the electrode shields is inwardly facing the corresponding external terminal. A plurality of side shields on opposite sides of the plurality of active electrodes to extend in a direction and provide additional shielding. The further configuration.
[Selection] Figure 6

Description

積層セラミックキャパシタの場合、一般に、セラミック誘電体材料層と導電性電極層とを交互に有する。各種の誘電体材料が使用でき、また各種の物理的構成が使用されてきている。高電圧性能のキャパシタは、ここ何年もの間、“直列設計”を利用して製造されている。直列の設計の場合、図1に独立した浮動電極について示すように、浮動電極と、両側の端子に接続した電極との間に電荷を蓄積する。これは、電極が異なる端子に交互に接続し、電荷をこれら電極間に蓄積する、図2に示す標準キャパシタ設計に匹敵するものである。これら設計のキャパシタンスは、次式によって与えられる。   In the case of a multilayer ceramic capacitor, generally, ceramic dielectric material layers and conductive electrode layers are alternately provided. Various dielectric materials can be used and various physical configurations have been used. High voltage performance capacitors have been manufactured using “series design” for many years. In the case of a series design, charge is accumulated between the floating electrodes and the electrodes connected to the terminals on both sides, as shown for the independent floating electrodes in FIG. This is comparable to the standard capacitor design shown in FIG. 2, where the electrodes are alternately connected to different terminals and charge is stored between the electrodes. The capacitance of these designs is given by:

C=∈o∈rAN/T
ただし、Cはキャパシタンス、単位F、
∈oは自由空間の誘電率=8.854×10−12Fm−1
∈rはセラミック材料の誘電率、材料依存無次元定数、
Aは電極の実効重なり面積、単位m
Nは電極数−1、
Тは層分離セラミックの焼成有効厚さである。
C = ∈o∈rAN / T
Where C is capacitance, unit F,
∈o is the permittivity of free space = 8.854 × 10 −12 Fm −1 ,
∈r is the dielectric constant of the ceramic material, the material-dependent dimensionless constant,
A is the effective overlapping area of the electrodes, unit m 2 ,
N is the number of electrodes minus 1,
Т is the effective firing thickness of the layered ceramic.

ところが、直列設計の場合、実効重なり面積はかなり減少する。直列設計は、電極に作用する内部電圧が独立した浮動電極について半減する作用効果がある。さらに、浮動電極を分離し、一層当たりの浮動電極を2つ以上にすると、内部電圧を下げることが可能になるが、実効重なり面積が狭くなり、キャパシタンスが低くなる。図3に、27ロットのケースサイズ1812MLCC,47nF±10%標準設計および同数のケースサイズ1812、22nF±10%の独立した浮動電極直列設計に関する平均破壊電圧(n=50)を示す。いずれの場合も、電極を分離する焼成有効厚さは0.0023インチ、58μmで、全厚さは、標準設計では0.051±0.003インチ(1.30±0.08mm)、そして直列キャパシタでは0.068±0.003インチ(1.73±0.08mm)である。これら1812ケースサイズキャパシタの場合、長さ寸法および幅寸法はそれぞれ0.177±0.010インチ(4.50±0.25mm)および0.126±0.008インチ(3.20±0.20mm)であった。図4および図5にそれぞれ1812標準設計および独立した電極直列設計の横断面を示す。   However, in the case of series design, the effective overlap area is significantly reduced. The series design has the effect of halving the internal voltage acting on the electrodes for independent floating electrodes. Furthermore, if the floating electrodes are separated and the number of floating electrodes per layer is two or more, the internal voltage can be lowered, but the effective overlapping area is reduced and the capacitance is lowered. FIG. 3 shows the average breakdown voltage (n = 50) for 27 lots of case size 1812 MLCC, 47 nF ± 10% standard design and the same number of case sizes 1812, 22 nF ± 10% independent floating electrode series design. In either case, the effective firing thickness separating the electrodes is 0.0023 inches, 58 μm, the total thickness is 0.051 ± 0.003 inches (1.30 ± 0.08 mm) in the standard design, and in series For a capacitor, it is 0.068 ± 0.003 inches (1.73 ± 0.08 mm). For these 1812 case size capacitors, the length and width dimensions are 0.177 ± 0.010 inch (4.50 ± 0.25 mm) and 0.126 ± 0.008 inch (3.20 ± 0.20 mm, respectively). )Met. 4 and 5 show cross sections of the 1812 standard design and the independent electrode series design, respectively.

これらMLCCの耐内部電圧性に加えて、これらパーツがキャパシタ端子からの弧絡に対しても耐性をもっていることが重要である。McLarneyを発明者とするUSP4,731,697には、レーザートリミング加工を必要とする弧絡を未然に防止するために、周縁部を誘電体層で被覆した表面電極が開示されている。ここで注意すべきは、露出電極が腐食しがちなことである。また、露出電極の特性が湿度などの環境要因によって大きな影響を受け、キャパシタの利用用途が制限されることである。   In addition to the internal voltage resistance of these MLCCs, it is important that these parts are also resistant to arcing from the capacitor terminals. USP 4,731,697, whose inventor is McLarney, discloses a surface electrode in which a peripheral portion is covered with a dielectric layer in order to prevent arcing that requires laser trimming. It should be noted here that the exposed electrode tends to corrode. In addition, the characteristics of the exposed electrode are greatly affected by environmental factors such as humidity, which limits the usage of the capacitor.

Duvaを発明者とするUSP6,627,509には、積層セラミックキャパシタの表面にパラポリキシリレンコーティングを被覆した後、余分な材料を端子からトリミング加工することによって、表面耐フラッシュオーバー性キャパシタを製造する方法が開示されている。この場合、キャパシタのコーティングコストが高く、さらに、コーティングが回路基盤組み立てプロセスに対処できない場合もある上に、衛星などの一部の電子用途の場合、有機物のコーティングが存在すると、ガス放出があるため利用用途が制限される。   US Pat. No. 6,627,509, invented by Duva, manufactured a surface flash-over resistant capacitor by coating a surface of a multilayer ceramic capacitor with parapolyxylylene coating and then trimming excess material from the terminals. A method is disclosed. In this case, the coating cost of the capacitor is high, and the coating may not be able to cope with the circuit board assembly process, and in some electronic applications such as satellites, the presence of organic coatings will cause gas emissions. Usage is limited.

USP4,731,697USP 4,731,697 USP6,627,509USP 6,627,509

以上説明したように、従来から、高耐破壊電圧をもち、弧絡の発生を最小限に抑えたキャパシタを製造するために多くの試みがあったにもかかわらず、依然として問題が存在している。必要なのは、改良高電圧キャパシタである。   As explained above, there have been many problems to manufacture a capacitor having a high breakdown voltage and minimizing the occurrence of arcing, but problems still exist. . What is needed is an improved high voltage capacitor.

従って、本発明の第1の目的、特徴または作用効果は、従来技術を改良することである。   Accordingly, a first object, feature or effect of the present invention is to improve the prior art.

本発明の第2の目的、特徴または作用効果は、耐弧絡性の積層セラミックキャパシタを提供することである。   A second object, feature, or effect of the present invention is to provide an arc-proof multilayer ceramic capacitor.

本発明の第3の目的、特徴または作用効果は、大気中での破壊電圧の高い積層セラミックキャパシタを提供することである。   A third object, feature, or effect of the present invention is to provide a multilayer ceramic capacitor having a high breakdown voltage in the atmosphere.

本発明の第4の目的、特徴または作用効果は、高いキャパシタンスを保持する設計の積層セラミックキャパシタを提供することである。   A fourth object, feature, or effect of the present invention is to provide a multilayer ceramic capacitor designed to retain a high capacitance.

本発明の第5の目的、特徴または作用効果は、キャパシタを電子回路に組み込んださいに、弧絡を原因とする望ましくない問題が発生することを最小限に抑えることである。   A fifth object, feature or effect of the present invention is to minimize the occurrence of undesirable problems due to arcing when a capacitor is incorporated into an electronic circuit.

本発明の第6の目的、特徴または作用効果は、高い耐電圧性をもつ上に、回路を小型化できるようにケースサイズをより小さくしたキャパシタを提供することである。   A sixth object, feature, or effect of the present invention is to provide a capacitor having a high voltage resistance and a smaller case size so that the circuit can be miniaturized.

本発明の第7の目的、特徴または作用効果は、効率よくかつ経済的に製造できる改良キャパシタを提供することである。   A seventh object, feature, or effect of the present invention is to provide an improved capacitor that can be manufactured efficiently and economically.

本発明のこれら、および/または他の目的、特徴または作用効果のうち一つかそれ以上については、以下の説明および特許請求の範囲の記載から明らかになるはずである。   One or more of these and / or other objects, features or advantages of the present invention should become apparent from the following description and claims.

図1は、独立した浮動電極をもつ直列キャパシタ設計の横断面図である。FIG. 1 is a cross-sectional view of a series capacitor design with independent floating electrodes. 図2は、標準キャパシタ設計の横断面図である。FIG. 2 is a cross-sectional view of a standard capacitor design. 図3は、直列キャパシタ設計および標準キャパシタ設計の平均破壊電圧を示す図である。FIG. 3 shows the average breakdown voltage for the series capacitor design and the standard capacitor design. 図4Aは、1812MLCC標準設計の横断面写真である。図4Bは、1812MLCC標準設計の端面写真である。FIG. 4A is a cross-sectional photograph of an 1812 MLCC standard design. FIG. 4B is an end view photograph of the 1812 MLCC standard design. 図5Aは、1812MLCC独立浮動電極直列設計の横断面写真である。図5Bは、1812MLCC独立浮動電極直列設計の端面写真である。FIG. 5A is a cross-sectional photograph of an 1812 MLCC independent floating electrode series design. FIG. 5B is an end view photograph of an 1812 MLCC independent floating electrode series design. 図6は、本発明のいくつかの実施態様によるキャパシタ設計例を示す図である。FIG. 6 is a diagram illustrating an example of capacitor design according to some embodiments of the present invention. 図7は、図6のキャパシタに関する平均キャパシタンスおよび寸法を示す表である。FIG. 7 is a table showing the average capacitance and dimensions for the capacitor of FIG. 図8Aは、実施例1の側面横断面図である。図8Bは、実施例1の端面横断面図である。8A is a side cross-sectional view of Example 1. FIG. 8B is a cross-sectional end view of Example 1. FIG. 図9Aは、実施例2の側面横断面図である。図9Bは、実施例2の端面横断面図である。FIG. 9A is a side cross-sectional view of the second embodiment. FIG. 9B is an end surface cross-sectional view of the second embodiment. 図10Aは、実施例3の側面横断面図である。図10Bは、実施例3の端面横断面図である。10A is a side cross-sectional view of Example 3. FIG. FIG. 10B is an end surface cross-sectional view of Example 3. 図11は、実施例1、2、3の電圧破壊を示す図である。FIG. 11 is a diagram illustrating voltage breakdown in Examples 1, 2, and 3. 図12Aは、実施例1の横断面を示す写真である。図12Bは、実施例1の横断面の端面を示す写真である。12A is a photograph showing a cross section of Example 1. FIG. 12B is a photograph showing an end surface of a cross section of Example 1. FIG. 図13Aは、実施例2の横断面を示す写真である。図13Bは、実施例2の横断面の端面を示す写真である。13A is a photograph showing a cross section of Example 2. FIG. FIG. 13B is a photograph showing an end surface of a cross section of Example 2. 図14Aは、実施例3の横断面を示す写真である。図14Bは、実施例3の横断面の端面を示す写真である。14A is a photograph showing a cross section of Example 3. FIG. FIG. 14B is a photograph showing an end face of a cross section of Example 3.

本発明の第1態様によれば、本発明は、積層セラミックキャパシタコンポーネントを提供するものである。キャパシタコンポーネントは、対向端部をもち、かつ複数の電極層および誘電体層からなるセラミックキャパシタ本体を有する。キャパシタコンポーネントは、さらに、第1外部端子および第2外部端子をセラミックキャパシタ本体に取り付ける。また、キャパシタコンポーネントは、セラミックキャパシタ本体内に複数の内部能動電極を交互に有し、複数の内部能動電極のうち第1電極がセラミックキャパシタ本体の一端から内向きに延長するとともに、次の内部能動電極がセラミックキャパシタ本体の対向端部から内向きに延長するように構成する。また、複数の内部電極シールドをセラミックキャパシタ本体内に設けることによって、耐弧絡性を高くするように構成する。複数の内部電極シールドは、上部の内部電極シールドとこれに対向する下部内部電極シールドからなり、そして上部内部電極シールドおよび対向する下部内部電極シールドが、複数の内部能動電極の両側に存在し、かつ各内部電極シールドが、対応する外部端子に向かって、あるいはこれを超えて内向きに延長し、これによってシールド作用を確保するように構成する。さらに、側部シールドを設ける。各側部シールドは、キャパシタ本体の一端から内向きに延長する。この場合、側部シールドは、能動電極をさらにシールドし、これによって能動電極および端子間の耐弧絡性を高くするように構成する。   According to a first aspect of the present invention, the present invention provides a multilayer ceramic capacitor component. The capacitor component has a ceramic capacitor body having opposing ends and comprising a plurality of electrode layers and dielectric layers. The capacitor component further attaches the first external terminal and the second external terminal to the ceramic capacitor body. The capacitor component has a plurality of internal active electrodes alternately in the ceramic capacitor body, and the first electrode of the plurality of internal active electrodes extends inward from one end of the ceramic capacitor body, and the next internal active electrode The electrode is configured to extend inward from the opposite end of the ceramic capacitor body. In addition, a plurality of internal electrode shields are provided in the ceramic capacitor body so as to increase arc resistance. The plurality of internal electrode shields comprises an upper internal electrode shield and a lower internal electrode shield opposite thereto, and the upper internal electrode shield and the opposed lower internal electrode shield are present on both sides of the plurality of internal active electrodes, and Each internal electrode shield is configured to extend inward toward or beyond the corresponding external terminal, thereby ensuring a shielding action. In addition, a side shield is provided. Each side shield extends inward from one end of the capacitor body. In this case, the side shield is configured to further shield the active electrode, thereby increasing arc resistance between the active electrode and the terminal.

本発明の第2態様によれば、本発明は、改良高電圧特性を実現する積層セラミックキャパシタコンポーネントを提供するものである。キャパシタは、対向端部をもち、かつ複数の電極層および誘電体層からなるセラミックキャパシタ本体を有する。第1外部端子および第2外部端子をセラミックキャパシタ本体に取り付ける。複数の電極層は、第1端子に向かって、あるいはこれを超えて内向きに延長する電極シールドをもつ上部層、第2端子に向かって、あるいはこれを超えて内向きに延長する電極シールドをもつ下部層、およびセラミックキャパシタ本体の交互端部から内向きに延長する複数の交互層の能動電極からなる。交互層の能動電極はそれぞれ側部シールドを有する。   According to a second aspect of the present invention, the present invention provides a multilayer ceramic capacitor component that achieves improved high voltage characteristics. The capacitor has a ceramic capacitor body having opposing ends and comprising a plurality of electrode layers and dielectric layers. The first external terminal and the second external terminal are attached to the ceramic capacitor body. The plurality of electrode layers include an upper layer having an electrode shield extending inwardly toward or beyond the first terminal, and an electrode shield extending inwardly toward or beyond the second terminal. And a plurality of alternating layers of active electrodes extending inwardly from the alternating ends of the ceramic capacitor body. The alternating layers of active electrodes each have a side shield.

本発明の第3態様によれば、本発明は、積層セラミックコンポーネントの製造方法を提供するものである。本発明の製造方法では、複数の電極層および誘電体層からセラミックキャパシタ本体を形成し、セラミックキャパシタ本体の対向端部に第1外部端子および第2外部端子を取り付ける。複数の電極層は、能動電極層およびシールド電極層からなり、能動電極層を交互に構成し、複数の能動電極層のうち第1能動電極層がセラミックキャパシタ本体の一端から内向きに延長するとともに、次の内部能動電極層がセラミックキャパシタ本体の対向端部から内向きに延長するように構成する。電極シールド層は、上部内部電極シールドおよび対向する下部内部電極シールドからなり、上部内部電極シールドおよび対向する下部内部電極シールドが複数の能動電極の対向側部に存在し、各電極シールドが対応する外部端子に向かって、あるいはこれを超えて内向きに延長して、シールド作用を実現するように構成する。また、能動電極層は、能動電極の対向側部において側部シールド層をもち、これによって付加的なシールド作用を実現する。   According to a third aspect of the present invention, the present invention provides a method of manufacturing a laminated ceramic component. In the manufacturing method of the present invention, a ceramic capacitor body is formed from a plurality of electrode layers and dielectric layers, and a first external terminal and a second external terminal are attached to opposing ends of the ceramic capacitor body. The plurality of electrode layers are composed of an active electrode layer and a shield electrode layer. The active electrode layers are alternately configured, and the first active electrode layer of the plurality of active electrode layers extends inward from one end of the ceramic capacitor body. The next internal active electrode layer is configured to extend inward from the opposite end of the ceramic capacitor body. The electrode shield layer includes an upper internal electrode shield and an opposing lower internal electrode shield. The upper internal electrode shield and the opposing lower internal electrode shield exist on opposite sides of the plurality of active electrodes, and each electrode shield corresponds to the external It is configured to extend inward toward or beyond the terminal so as to realize a shielding action. The active electrode layer also has a side shield layer on the opposite side of the active electrode, thereby realizing an additional shielding action.

本発明の新規な内部電極の構成により、大気中において非常に高い耐電圧破壊性を示す、耐弧絡性積層セラミックキャパシタを実現できる。さらに、高いキャパシタンスを保持できる。本発明を理解しやすくするために、3つの設計構成例およびMLCC性能のそれぞれを説明し、次に、各実施例のより詳しい説明を図面について行う。設計構成例およびMLCC性能について、以下の実施例によって説明する。   With the configuration of the novel internal electrode of the present invention, it is possible to realize an arc-proof multilayer ceramic capacitor that exhibits a very high voltage breakdown resistance in the atmosphere. Furthermore, a high capacitance can be maintained. To facilitate understanding of the present invention, each of the three design configurations and MLCC performance will be described, followed by a more detailed description of each embodiment with reference to the drawings. Examples of design configurations and MLCC performance are described by the following examples.

実施例1
製造MLCCX7R材料系C−153を使用して、標準ケースサイズ1206キャパシタ設計構成例を製造した。
Example 1
Manufacturing MLCCX7R material system C-153 was used to manufacture a standard case size 1206 capacitor design configuration example.

実施例2
製造MLCCX7R材料系C−153を使用し、シールド電極を上下層としたケースサイズ1206キャパシタ設計構成例を製造した。これらシールド電極は、逆極性の端子と内部電極との間に、あるいは逆極性の端子間のキャパシタの上面または底面間に弧絡が発生することを防止することを目的とする。このため、必要なのは、下の能動電極が逆極性をもつ場合にのみ一つのシールド電極を存在させることである。なお、キャパシタの上下部の端子領域両者をシールドすることによって異なる値のキャパシタを製造する過程で、異なる数の電極に対してスクリーンを変更する必要がないため、生産性が向上する。
Example 2
Manufacturing MLCCX7R material system C-153 was used to manufacture a case size 1206 capacitor design configuration example with shield electrodes as upper and lower layers. The purpose of these shield electrodes is to prevent arcing from occurring between the terminal of opposite polarity and the internal electrode, or between the upper surface or the bottom surface of the capacitor between the terminals of opposite polarity. For this reason, all that is required is that one shield electrode be present only if the lower active electrode has a reverse polarity. In addition, in the process of manufacturing capacitors having different values by shielding both the upper and lower terminal regions of the capacitor, it is not necessary to change the screen for different numbers of electrodes, so that productivity is improved.

実施例3
製造MLCCX7R材料系C−153を使用し、上下のシールド電極に加えて、能動電極の両側に側部シールド電極を設けた、ケースサイズ1206キャパシタ設計構成例を製造した。これら側部シールド電極は、逆極性の端子と異なる内部電極との間に、あるいは逆極性の端子間のキャパシタの側部間に弧絡が発生することを防止することを目的とする。上下の側部シールド電極については、各側部に2つの側部シールド電極を使用したが、必要なのは、逆極性の端子に対して各層の側部に一つの側部シールド電極を設けることである。各側部に2つの側部シールド電極を設けると、電極積層体の位置合わせを正確に確認できる。
Example 3
Manufacturing MLCCX7R material system C-153 was used to manufacture a case size 1206 capacitor design configuration example in which side shield electrodes were provided on both sides of the active electrode in addition to the upper and lower shield electrodes. These side shield electrodes are intended to prevent arcing from occurring between the opposite polarity terminal and a different internal electrode or between the sides of the capacitor between the opposite polarity terminals. For the upper and lower side shield electrodes, two side shield electrodes were used on each side, but what is required is to provide one side shield electrode on the side of each layer for the terminal of opposite polarity . If two side shield electrodes are provided on each side, the alignment of the electrode stack can be confirmed accurately.

以上の3実施例の設計構成および電極パターンを図6に示す。これら実施例では、銀ペーストを焼成した厚膜からなる端子を使用し、これら端子の上にニッケル、次にスズを使用してメッキ処理した。各パーツを1000V Hi−Potでスクリーン処理し、IR検査した。図7に示すように、平均キャパシタンス(n=100)および寸法(n=5)を測定した。   The design configuration and electrode pattern of the above three examples are shown in FIG. In these examples, terminals made of thick films obtained by baking silver paste were used, and nickel and then tin were plated on these terminals. Each part was screened with 1000V Hi-Pot and IR examined. As shown in FIG. 7, average capacitance (n = 100) and dimensions (n = 5) were measured.

図7から理解できるように、電極数−1(N)は、3実施例でほぼ同じで、27±1である。また、層分離セラミックの焼成有効厚さ(T)も3実施例で同じであり、すべてのキャパシタを製造するために同じセラミック材料系を使用しているため、誘電率(∈r)は同じである。キャパシタンスに影響する唯一の変数は、従って、電極の実効重なり面積(A)である。実施例3の場合、側部シールドが存在するため、実効重なり面積は小さい。実施例1、2、3の実際の横断面を、図12Aおよび図12B(実施例1)、図13Aおよび図13B(実施例2)、図14Aおよび図14B(実施例3)に示す。   As can be understood from FIG. 7, the number of electrodes−1 (N) is approximately the same in the three examples, which is 27 ± 1. Also, the fired effective thickness (T) of the layer-separated ceramic is the same in the three examples, and the same ceramic material system is used to manufacture all the capacitors, so the dielectric constant (∈r) is the same. is there. The only variable that affects capacitance is therefore the effective overlap area (A) of the electrodes. In the case of Example 3, since the side shield exists, the effective overlapping area is small. Actual cross sections of Examples 1, 2, and 3 are shown in FIGS. 12A and 12B (Example 1), FIGS. 13A and 13B (Example 2), and FIGS. 14A and 14B (Example 3).

EIA198−2−Eの方法103に従って500V/sのランプ速度で電圧を印加することによって実施例1、2、3の50個のキャパシタをサンプルとして故障率を試験した。結果を図11に示す。試験に使用した試験装置は、Associated Research 7512DT HiPotであった。図11のデータは、弧絡および/または物理的破壊を含む絶縁破壊電圧レベルを表す。IR試験後、実施例1の絶縁抵抗(IR)故障率は13/50であり、実施例2および3はそれぞれ48/50および50/50IR故障率で、実施例3の場合、弧絡による故障は発生していなかった。また、電圧を印加して繰り返し弧絡を発生させると、最終的にIR故障が発生することを理解することが重要である。   The failure rate was tested using 50 capacitors of Examples 1, 2, and 3 as samples by applying a voltage at a ramp rate of 500 V / s according to method 103 of EIA 198-2-E. The results are shown in FIG. The test equipment used for the test was an Associated Research 7512DT HiPot. The data in FIG. 11 represents breakdown voltage levels including arcing and / or physical breakdown. After the IR test, the insulation resistance (IR) failure rate of Example 1 is 13/50, and Examples 2 and 3 are 48/50 and 50/50 IR failure rates, respectively. Did not occur. It is also important to understand that when a voltage is applied to repeatedly generate an arc fault, an IR failure will eventually occur.

同様に理解できるように、実施例1〜3の中では実施例3が、平均破壊電圧が最も高く>2.5kVである。実施例3の1206ケースサイズキャパシタの破壊電圧およびキャパシタンスは、従来技術に関して説明した1812 1000V定格の独立した浮動電極直列キャパシタと同様である。従って、実施例3のキャパシタを用いると、高電圧に対処する必要がある回路をかなり小型化することができる。   As can also be understood, among Examples 1-3, Example 3 has the highest average breakdown voltage> 2.5 kV. The breakdown voltage and capacitance of the 1206 case size capacitor of Example 3 is similar to the 1812 1000V rated independent floating electrode series capacitor described with respect to the prior art. Therefore, when the capacitor of the third embodiment is used, a circuit that needs to cope with a high voltage can be considerably downsized.

図1に、従来のキャパシタ設計例を示す。図1において、キャパシタ10は、キャパシタ本体16の両端に第1端子12およびこれに対向する第2端子14をもつ。図示のように、浮動電極18を設ける。図2に、別な従来のキャパシタ設計例を示す。図2では、浮動電極の代わりに、電極を交互に配設する。図3に、直列設計例と標準設計例との比較を示す。特に、図3には、27ロットのケースサイズ1812MLCC、47nF±10%標準設計例および同数のケースサイズ1812、22nF±10%の独立した浮動電極直列設計例に関する平均破壊電圧(n=50)を示す。いずれの場合も、電極を分離する焼成有効厚さは0.0023インチ、58μmで、全厚さは、標準設計例では0.051±0.003インチ(1.30±0.08mm)、そして直列キャパシタでは0.068±0.003インチ(1.73±0.08mm)である。これら1812ケースサイズキャパシタの場合、長さ寸法および幅寸法はそれぞれ0.177±0.010インチ(4.50±0.25mm)および0.126±0.008インチ(3.20±0.20mm)であった。図4A〜4Bおよび図5A〜5Bにそれぞれ1812標準設計例および独立した電極直列設計例の横断面を示す。   FIG. 1 shows a conventional capacitor design example. In FIG. 1, a capacitor 10 has a first terminal 12 and a second terminal 14 facing the first terminal 12 at both ends of a capacitor body 16. As shown, a floating electrode 18 is provided. FIG. 2 shows another conventional capacitor design example. In FIG. 2, instead of the floating electrodes, the electrodes are alternately arranged. FIG. 3 shows a comparison between the series design example and the standard design example. In particular, FIG. 3 shows the average breakdown voltage (n = 50) for 27 lot case size 1812 MLCC, 47 nF ± 10% standard design example and the same number of case size 1812, 22 nF ± 10% independent floating electrode series design example. Show. In either case, the effective firing thickness to separate the electrodes is 0.0023 inches, 58 μm, the total thickness is 0.051 ± 0.003 inches (1.30 ± 0.08 mm) in the standard design example, and For a series capacitor, it is 0.068 ± 0.003 inches (1.73 ± 0.08 mm). For these 1812 case size capacitors, the length and width dimensions are 0.177 ± 0.010 inch (4.50 ± 0.25 mm) and 0.126 ± 0.008 inch (3.20 ± 0.20 mm, respectively). )Met. 4A-4B and FIGS. 5A-5B show cross sections of an 1812 standard design example and an independent electrode series design example, respectively.

図6は、3つの異なるキャパシタ設計例を示す表である。第1実施例は、比較を目的とした標準設計例である。第2実施例は、上下シールドを使用した本発明の一実施態様である。第3実施例は、上下シールドだけでなく、側部シールドを使用した本発明の別な実施態様である。   FIG. 6 is a table showing three different capacitor design examples. The first embodiment is a standard design example for the purpose of comparison. The second embodiment is an embodiment of the present invention using upper and lower shields. The third embodiment is another embodiment of the present invention using not only the upper and lower shields but also the side shields.

図6に示すように、標準設計例では、キャパシタの焼成有効厚さは0.0020インチ、即ち51μmである。標準設計例は、26個の能動電極からなる。上下シールド設計例でも、キャパシタの焼成有効厚さは0.0020インチ、即ち51μmである。上下および側部シールド設計例の場合、キャパシタの焼成有効厚さは0.0020インチ、即ち51μmである。上下および側部シールド設計例は、28個の能動電極からなる。   As shown in FIG. 6, in the standard design example, the effective firing thickness of the capacitor is 0.0020 inches, that is, 51 μm. The standard design example consists of 26 active electrodes. Even in the upper and lower shield design examples, the effective firing thickness of the capacitor is 0.0020 inches, that is 51 μm. For the top and bottom and side shield design examples, the effective firing thickness of the capacitor is 0.0020 inches, or 51 μm. The top and bottom and side shield design examples consist of 28 active electrodes.

図6には、各種の設計例に対処できる電極レイアウトも示す。標準設計によれば、第1電極20を設け、これに対して第2電極22を互い違いに設ける。第3電極24については、第1電極20と位置を合わせ、また第4電極26については、第2電極22と位置を合わせる。電極を互い違いに配置するこの交互パターンが、第2電極から最後から一つ手前の電極N−1、そして最後の電極30まで続く。   FIG. 6 also shows electrode layouts that can cope with various design examples. According to the standard design, the first electrodes 20 are provided, while the second electrodes 22 are provided alternately. The third electrode 24 is aligned with the first electrode 20, and the fourth electrode 26 is aligned with the second electrode 22. This alternating pattern of staggering electrodes continues from the second electrode to the last electrode N-1, and the last electrode 30 from the last.

上下シールド設計例では、第1電極層は、第1上部シールド32および第2上部シールド34、そして第1下部シールド36および第2下部シールド38を有する。特に留意すべきは、第1上部シールド32と第2下部シールド38のみが能動であり、他のシールドについては別に設ける必要はないことである。第1上部シールド32および第2下部シールド38は逆極性の端子からの弧絡の発生を防止するために必要であり、そしてシールド34、36は製造上の都合から配置する。   In the upper and lower shield design example, the first electrode layer has a first upper shield 32 and a second upper shield 34, and a first lower shield 36 and a second lower shield 38. Of particular note is that only the first upper shield 32 and the second lower shield 38 are active, and other shields need not be provided separately. The first upper shield 32 and the second lower shield 38 are necessary to prevent the occurrence of arcing from the terminal of opposite polarity, and the shields 34 and 36 are arranged for manufacturing convenience.

上下シールドおよび側部シールド実施態様では、第1上部シールド32および第2上部シールド34だけでなく第1下部シールド36および第2下部シールド38を設ける。各能動電極について、側部シールド40、42、44、46、48、50、52、54、56、58、60、62、64、66、68、および70が存在する。側部シールド40、42、52、54、56、58、68、および70は逆極性の端子から発生する弧絡から内側能動電極を保護するために必要であるが、他の側部シールドについては、パーツ内の電極位置合わせを試験するために設ける。   In the upper and lower shield and side shield embodiments, not only the first upper shield 32 and the second upper shield 34 but also the first lower shield 36 and the second lower shield 38 are provided. For each active electrode, there are side shields 40, 42, 44, 46, 48, 50, 52, 54, 56, 58, 60, 62, 64, 66, 68, and 70. Side shields 40, 42, 52, 54, 56, 58, 68, and 70 are necessary to protect the inner active electrode from arcing generated from terminals of opposite polarity, but for other side shields , Provided to test the electrode alignment within the part.

図6の設計例については、さらに、図8A〜図10Bに示す。図8Aは実施例1(標準設計例)の横断面を示す側面図であり、そして図8Bは実施例1の横断面を示す端面図である。図8Aに示す積層セラミックキャパシタコンポーネント48は、積層セラミックキャパシタコンポーネント16の対向端部に第1端子12および第2端子14がある。セラミックキャパシタ本体の内部能動電極は交互に配設し、第1内部能動電極20が、セラミックキャパシタ本体の対向端部の端子に向かって内向きにセラミックキャパシタ本体の一端から延長するように構成する。次の内部能動電極22については、セラミック本体の対向端部の端子に向かって内向きにセラミックキャパシタ本体の対向端部から延長するように構成する。図8Bの横断面を示す端面図は、電極を示している。   The design example of FIG. 6 is further illustrated in FIGS. 8A to 10B. 8A is a side view showing a cross section of the first embodiment (standard design example), and FIG. 8B is an end view showing the cross section of the first embodiment. The multilayer ceramic capacitor component 48 shown in FIG. 8A has a first terminal 12 and a second terminal 14 at opposite ends of the multilayer ceramic capacitor component 16. The internal active electrodes of the ceramic capacitor body are alternately arranged, and the first internal active electrodes 20 are configured to extend from one end of the ceramic capacitor body inward toward the terminal at the opposite end of the ceramic capacitor body. The next internal active electrode 22 is configured to extend from the opposing end of the ceramic capacitor body inward toward the terminal at the opposing end of the ceramic body. The end view showing the cross section of FIG. 8B shows the electrodes.

図9Aは実施例2(上下シールド)の横断面を示す側面図であり、そして図9Bは実施例2の横断面を示す端面図である。図9Aにおいて、積層セラミックキャパシタコンポーネントは50で示す。なお、セラミックキャパシタ本体内に内部電極シールドが存在するため、端子と内部電極との間に耐弧絡性を確保できる。図示の内部電極シールドは、上部内部電極シールド32および対向する下部内部電極シールド38を有する。上部内部電極シールド32および対向する下部内部電極シールド38は、積層セラミックキャパシタ本体16の対向側に存在する。各内部電極シールド32、38は、対応する端子12、14に向かって、あるいはこれを超えて内向きに延長し、これによってシールド作用を確保する。既に説明したように、別に構造体34、36を設けてあるが、これらは、端子の極性による実際のシールド作用を与えるものではないため、設ける必要はない。いずれも、製造上の都合により設けるものである。   9A is a side view showing a cross section of the second embodiment (upper and lower shields), and FIG. 9B is an end view showing the cross section of the second embodiment. In FIG. 9A, the multilayer ceramic capacitor component is indicated by 50. Since the internal electrode shield exists in the ceramic capacitor body, it is possible to ensure arc resistance between the terminal and the internal electrode. The illustrated internal electrode shield has an upper internal electrode shield 32 and an opposed lower internal electrode shield 38. The upper internal electrode shield 32 and the opposed lower internal electrode shield 38 are present on the opposite side of the multilayer ceramic capacitor body 16. Each internal electrode shield 32, 38 extends inward toward or beyond the corresponding terminal 12, 14, thereby ensuring a shielding action. As already described, the structures 34 and 36 are provided separately, but these do not need to be provided because they do not provide an actual shielding action depending on the polarity of the terminals. Both are provided for manufacturing reasons.

図10Aは実施例3(上下シールドおよび側部シールド)の横断面を示す側面図であり、そして図10Bは実施例3の横断面を示す端面図である。図10Aの積層セラミックキャパシタ60は上部シールド32およびこれに対向する下部シールド38だけでなく、側部シールドを有する。側部シールドの最良の形態は、キャパシタの横断面図である図10Bに示してある。この実施例における側部シールドは、横断面の深さに依存する。なお、側部シールドは40、42、48、および50で示す。   10A is a side view showing a cross section of Example 3 (upper and lower shields and side shields), and FIG. 10B is an end view showing the cross section of Example 3. FIG. The multilayer ceramic capacitor 60 of FIG. 10A has not only the upper shield 32 and the lower shield 38 opposed to the upper shield 32 but also a side shield. The best form of the side shield is shown in FIG. 10B, which is a cross-sectional view of the capacitor. The side shield in this embodiment depends on the depth of the cross section. Side shields are indicated by 40, 42, 48, and 50.

図7は、標準設計例と本発明の2つの設計例との比較を示す表であり、図6のキャパシタ設計例の平均キャパシタンスおよび寸法を示す表である。   FIG. 7 is a table showing a comparison between the standard design example and the two design examples of the present invention, and is a table showing the average capacitance and dimensions of the capacitor design example of FIG.

図11に、実施例1、2、および3の破壊電圧を示す。なお、図11に示すように、上下シールド実施態様(実施例2)は、標準設計例(実施例1)と比較して、破壊電圧が高い。上下シールドおよび側部シールド実施態様(実施例3)は、破壊電圧がさらに高い。即ち、本発明は、1,000V、1,500V、2,000V、2,500V以上の、場合によっては3,000V以上の破壊電圧をもつ積層セラミックキャパシタを製造するために使用できる。   FIG. 11 shows breakdown voltages of Examples 1, 2, and 3. As shown in FIG. 11, the upper and lower shield embodiments (Example 2) have a higher breakdown voltage than the standard design example (Example 1). The upper and lower shield and side shield embodiments (Example 3) have a higher breakdown voltage. That is, the present invention can be used to manufacture a multilayer ceramic capacitor having a breakdown voltage of 1,000 V, 1,500 V, 2,000 V, 2,500 V or more, and in some cases 3,000 V or more.

以上、改良高電圧キャパシタについて説明してきた。本発明は、以上説明してきた具体的な実施態様に制限を受けるものではない。例えば、本発明は、使用する誘電体のタイプ、使用する導体のタイプ、サイズ、寸法、パッケージ化方法などにおいて広いオプションをもつものである。   The improved high voltage capacitor has been described above. The present invention is not limited to the specific embodiments described above. For example, the present invention has a wide range of options in the type of dielectric used, the type of conductor used, size, dimensions, packaging methods, and the like.

10:キャパシタ、
12:第1端子、
14:第2端子、
16:キャパシタ本体、
20:第1電極、
22:第2電極、
24:第3電極、
26:第4電極、
30:最後の電極、
32:第1シールド、
34:第2シールド、
40、42、44、46、48、50、52、54、56、58、60、62、64、6
6、68、70:側部シールド。
10: capacitor,
12: 1st terminal,
14: second terminal,
16: Capacitor body,
20: first electrode,
22: second electrode,
24: third electrode,
26: Fourth electrode,
30: last electrode,
32: First shield,
34: Second shield,
40, 42, 44, 46, 48, 50, 52, 54, 56, 58, 60, 62, 64, 6
6, 68, 70: Side shield.

Claims (9)

  1. 積層セラミックコンポーネントの製造方法において、
    複数の電極層及び誘電体層でセラミックキャパシタ本体を形成し、
    前記セラミックキャパシタ本体の対向端部に第1及び第2外部端子を取り付け、
    破壊電圧の高電圧化を補うために前記セラミックキャパシタ本体をコーティングし、
    複数の前記電極層が、複数の能動電極の複数層及び複数のシールド電極の複数層を構成して、そして、
    前記セラミックキャパシタ本体の一端から内向きに延長する複数の第一の能動電極、および、前記セラミックキャパシタ本体の対向端部から内向きに延長して内側に複数の第二の能動電極があり、前記第一の能動電極と前記第二の能動電極とを互いに交互に配置した前記能動電極の複数層を構成し、
    前記シールド電極の複数層が、上部内部電極シールド及びそれに対向する下部内部電極シールドを有し、
    前記上部内部電極シールド及び対向する前記下部内部電極シールドが前記能動電極に対面して存在し、且つ、それぞれの前記電極シールドが、シールド作用を提供するために、対応する前記外部端子に向かって内向きに延長して、
    付加的なシールド作用を提供するために、複数の前記能動電極の複数層が、複数の前記能動電極に対向する両側部に複数の側部シールドの複数層をさらに構成することを特徴とする製造方法。
    In the method of manufacturing a multilayer ceramic component,
    Forming a ceramic capacitor body with a plurality of electrode layers and dielectric layers;
    First and second external terminals are attached to opposite ends of the ceramic capacitor body,
    Coating the ceramic capacitor body to compensate for the higher breakdown voltage,
    A plurality of electrode layers comprising a plurality of active electrode layers and a plurality of shield electrode layers; and
    A plurality of first active electrodes extending inwardly from one end of the ceramic capacitor body, and a plurality of second active electrodes extending inwardly from opposite ends of the ceramic capacitor body, Configuring a plurality of layers of the active electrode in which the first active electrode and the second active electrode are alternately arranged;
    The plurality of layers of the shield electrode has an upper internal electrode shield and a lower internal electrode shield opposite to the upper internal electrode shield,
    The upper internal electrode shield and the opposed lower internal electrode shield are present facing the active electrode, and each of the electrode shields is inward toward the corresponding external terminal to provide a shielding action. Extend in the direction
    To provide an additional shielding action, the plurality of active electrode layers further comprise a plurality of side shield layers on opposite sides of the plurality of active electrodes. Method.
  2. 前記コーティングが、前記セラミックキャパシタ本体の外表面にポリイミドを埋設する請求項1に記載の製造方法。
    The manufacturing method according to claim 1, wherein the coating embeds polyimide on an outer surface of the ceramic capacitor body.
  3. 前記コーティングが、回転塗布である請求項1に記載の製造方法。
    The manufacturing method according to claim 1, wherein the coating is spin coating.
  4. 積層セラミックコンポーネントの製造方法において、
    複数の電極層及び誘電体層でセラミックキャパシタ本体を形成し、
    前記セラミックキャパシタ本体の対向端部に第1及び第2外部端子を取り付け、
    前記セラミックキャパシタ本体をコーティングして、
    複数の前記電極層が、複数の能動電極の複数層及び複数のシールド電極の複数層を構成して、そして、
    前記セラミックキャパシタ本体の一端から内向きに延長する複数の第一の能動電極、および、前記セラミックキャパシタ本体の対向端部から内向きに延長して内側に複数の第二の能動電極があり、前記第一の能動電極と前記第二の能動電極とを互いに交互に配置した前記能動電極の複数層を構成し、
    シールド作用を提供するために、複数の前記能動電極の複数層が、複数の前記能動電極に対向する両側部に複数の側部シールドの複数層をさらに構成することを特徴とする製造方法。
    In the method of manufacturing a multilayer ceramic component,
    Forming a ceramic capacitor body with a plurality of electrode layers and dielectric layers;
    First and second external terminals are attached to opposite ends of the ceramic capacitor body,
    Coating the ceramic capacitor body;
    A plurality of electrode layers comprising a plurality of active electrode layers and a plurality of shield electrode layers; and
    A plurality of first active electrodes extending inwardly from one end of the ceramic capacitor body, and a plurality of second active electrodes extending inwardly from opposite ends of the ceramic capacitor body, Configuring a plurality of layers of the active electrode in which the first active electrode and the second active electrode are alternately arranged;
    In order to provide a shielding action, a plurality of layers of the plurality of active electrodes further comprises a plurality of layers of the side shields on both sides facing the plurality of active electrodes.
  5. 前記コーティングが、前記セラミックキャパシタ本体の外表面にポリイミドを埋設する請求項4に記載の製造方法。
    The manufacturing method according to claim 4, wherein the coating embeds polyimide on an outer surface of the ceramic capacitor body.
  6. 前記コーティングが、回転塗布である請求項4に記載の製造方法。
    The manufacturing method according to claim 4, wherein the coating is spin coating.
  7. 積層セラミックコンポーネントの製造方法において、
    複数の電極層及び誘電体層でセラミックキャパシタ本体を形成し、
    前記セラミックキャパシタ本体の対向端部に第1及び第2外部端子を取り付け、
    破壊電圧の高電圧化を補うために前記セラミックキャパシタ本体をコーティングして、
    複数の前記電極層が、複数の能動電極の複数層及び複数のシールド電極の複数層を構成して、そして、
    前記セラミックキャパシタ本体の一端から内向きに延長する複数の第一の能動電極、および、前記セラミックキャパシタ本体の対向端部から内向きに延長して内側に複数の第二の能動電極があり、前記第一の能動電極と前記第二の能動電極とを互いに交互に配置した前記能動電極の複数層を構成し、
    前記シールド電極の複数層が、上部内部電極シールド及びそれに対向する下部内部電極シールドを有し、
    前記上部内部電極シールド及び対向する前記下部内部電極シールドが、前記能動電極に対面して存在し、且つ、それぞれの前記電極シールドが、シールド作用を提供するために、対応する前記外部端子に向かって内向きに延長して、
    付加的なシールド作用を提供するために、前記複数の能動電極の複数層が、複数の側部シールドをさらに構成することを特徴とする製造方法。
    In the method of manufacturing a multilayer ceramic component,
    Forming a ceramic capacitor body with a plurality of electrode layers and dielectric layers;
    First and second external terminals are attached to opposite ends of the ceramic capacitor body,
    Coating the ceramic capacitor body to compensate for the higher breakdown voltage,
    A plurality of electrode layers comprising a plurality of active electrode layers and a plurality of shield electrode layers; and
    A plurality of first active electrodes extending inwardly from one end of the ceramic capacitor body, and a plurality of second active electrodes extending inwardly from opposite ends of the ceramic capacitor body, Configuring a plurality of layers of the active electrode in which the first active electrode and the second active electrode are alternately arranged;
    The plurality of layers of the shield electrode has an upper internal electrode shield and a lower internal electrode shield opposite to the upper internal electrode shield,
    The upper internal electrode shield and the opposed lower internal electrode shield are present facing the active electrode, and each of the electrode shields is directed toward the corresponding external terminal to provide a shielding action. Extend inward,
    In order to provide an additional shielding action, the plurality of active electrode layers further comprise a plurality of side shields.
  8. 積層セラミックコンポーネントの製造方法において、
    複数の電極層及び誘電体層でセラミックキャパシタ本体を形成し、
    前記セラミックキャパシタ本体の対向端部に第1及び第2外部端子を取り付け、
    破壊電圧の高電圧化を補うために前記セラミックキャパシタ本体をコーティングして、
    複数の前記電極層が、複数の能動電極及び複数のシールド電極を構成して、そして、
    前記セラミックキャパシタ本体の一端から内向きに延長する複数の第一の能動電極、および、前記セラミックキャパシタ本体の対向端部から内向きに延長した複数の第二の能動電極であり、前記第一の能動電極と前記第二の能動電極とを互いに交互に配置した前記能動電極を構成し、
    シールド作用を提供するために、前記複数の能動電極の複数層が、複数の側部シールドをさらに構成することを特徴とする製造方法。
    In the method of manufacturing a multilayer ceramic component,
    Forming a ceramic capacitor body with a plurality of electrode layers and dielectric layers;
    First and second external terminals are attached to opposite ends of the ceramic capacitor body,
    Coating the ceramic capacitor body to compensate for the higher breakdown voltage,
    A plurality of the electrode layers constitute a plurality of active electrodes and a plurality of shield electrodes; and
    A plurality of first active electrodes extending inwardly from one end of the ceramic capacitor body, and a plurality of second active electrodes extending inwardly from opposite ends of the ceramic capacitor body, Configuring the active electrode in which the active electrode and the second active electrode are alternately arranged;
    In order to provide a shielding effect, the plurality of active electrode layers further comprise a plurality of side shields.
  9. 積層セラミックコンポーネントの製造方法において、
    複数の電極層及び誘電体層でセラミックキャパシタ本体を形成し、
    前記セラミックキャパシタ本体の対向端部に第1及び第2外部端子を取り付け、
    破壊電圧の高電圧化を補うために前記セラミックキャパシタ本体をコーティングして、 そして、
    前記セラミックキャパシタ本体の一端から内向きに延長する複数の第一の能動電極、および、前記セラミックキャパシタ本体の対向端部から内向きに延長して内側に複数の第二の能動電極があり、前記第一の能動電極と前記第二の能動電極とを互いに交互に配置した複数の能動電極層を含む複数の電極層を構成し、
    付加的なシールド作用を提供するために、前記能動電極層が、複数の側部シールドをさらに構成することを特徴とする製造方法。
    In the method of manufacturing a multilayer ceramic component,
    Forming a ceramic capacitor body with a plurality of electrode layers and dielectric layers;
    First and second external terminals are attached to opposite ends of the ceramic capacitor body,
    Coating the ceramic capacitor body to compensate for the higher breakdown voltage, and
    A plurality of first active electrodes extending inwardly from one end of the ceramic capacitor body, and a plurality of second active electrodes extending inwardly from opposite ends of the ceramic capacitor body, A plurality of electrode layers including a plurality of active electrode layers in which the first active electrode and the second active electrode are alternately arranged;
    In order to provide an additional shielding action, the active electrode layer further comprises a plurality of side shields.
JP2012179900A 2006-02-22 2012-08-14 Improved high voltage capacitor Pending JP2012248882A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US11/359,711 2006-02-22
US11/359,711 US7336475B2 (en) 2006-02-22 2006-02-22 High voltage capacitors

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012060772 Division 2006-06-15

Publications (1)

Publication Number Publication Date
JP2012248882A true JP2012248882A (ja) 2012-12-13

Family

ID=38427954

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2008556297A Expired - Fee Related JP5043046B2 (ja) 2006-02-22 2006-06-15 Improved high voltage capacitor
JP2012060772A Pending JP2012142596A (ja) 2006-02-22 2012-03-16 Improved high voltage capacitor
JP2012179900A Pending JP2012248882A (ja) 2006-02-22 2012-08-14 Improved high voltage capacitor

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2008556297A Expired - Fee Related JP5043046B2 (ja) 2006-02-22 2006-06-15 Improved high voltage capacitor
JP2012060772A Pending JP2012142596A (ja) 2006-02-22 2012-03-16 Improved high voltage capacitor

Country Status (8)

Country Link
US (2) US7336475B2 (ja)
EP (1) EP1987524A4 (ja)
JP (3) JP5043046B2 (ja)
KR (1) KR100991311B1 (ja)
CN (2) CN102509611A (ja)
HK (1) HK1136084A1 (ja)
TW (1) TWI319884B (ja)
WO (1) WO2007117257A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8238075B2 (en) * 2006-02-22 2012-08-07 Vishay Sprague, Inc. High voltage capacitors
US7336475B2 (en) * 2006-02-22 2008-02-26 Vishay Vitramon, Inc. High voltage capacitors
DE102007044453A1 (de) * 2007-09-18 2009-03-26 Epcos Ag Electrical multilayer component
US7545626B1 (en) 2008-03-12 2009-06-09 Samsung Electro-Mechanics Co., Ltd. Multi-layer ceramic capacitor
EP2107578B1 (en) * 2008-03-31 2016-05-11 Samsung Electro-Mechanics Co., Ltd Multi-layer ceramic capacitor
US8125762B2 (en) * 2008-08-11 2012-02-28 Vishay Sprague, Inc. High voltage capacitors
US20100188799A1 (en) * 2009-01-28 2010-07-29 Avx Corporation Controlled esr low inductance capacitor
WO2011002982A2 (en) 2009-07-01 2011-01-06 Kemet Electronics Corporation High capacitance multilayer with high voltage capability
TWI478186B (zh) * 2009-08-11 2015-03-21 Hermes Epitek Corp 耐高壓電極結構及其製造方法
JP2011151224A (ja) * 2010-01-22 2011-08-04 Murata Mfg Co Ltd 積層セラミックコンデンサおよびその製造方法
JP5672162B2 (ja) * 2010-07-21 2015-02-18 株式会社村田製作所 電子部品
DE102011010611A1 (de) * 2011-02-08 2012-08-09 Epcos Ag Electric ceramic component with electrical shielding
TW201234394A (en) * 2011-02-09 2012-08-16 Yageo Corp Multi-layer varistor component
CN102543429A (zh) * 2012-03-01 2012-07-04 广东风华邦科电子有限公司 一种高压陶瓷电容器
KR101761936B1 (ko) * 2012-03-13 2017-07-26 삼성전기주식회사 적층 세라믹 전자 부품
US9087648B2 (en) 2012-03-26 2015-07-21 Kemet Electronics Corporation Asymmetric high voltage capacitor
DE102012104033A1 (de) * 2012-05-08 2013-11-14 Epcos Ag Ceramic multilayer capacitor
JP2014027255A (ja) 2012-06-22 2014-02-06 Murata Mfg Co Ltd セラミック電子部品及びセラミック電子装置
KR101452049B1 (ko) * 2012-11-09 2014-10-22 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 회로 기판 실장 구조 및 적층 세라믹 커패시터의 포장체
JP6459717B2 (ja) * 2015-03-31 2019-01-30 Tdk株式会社 積層セラミックコンデンサ
TWI580141B (zh) * 2016-04-27 2017-04-21 Inpaq Technology Co Ltd 積層式電子衝擊保護電磁干擾濾波元件及其製造方法
US10410794B2 (en) * 2016-07-11 2019-09-10 Kemet Electronics Corporation Multilayer ceramic structure
CN111801754A (zh) * 2018-03-06 2020-10-20 阿维科斯公司 具有超宽带性能的多层陶瓷电容器

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3683469A (en) * 1970-08-14 1972-08-15 Zenith Radio Corp Method of fabricating multilayer ceramic capacitors
FR2452169B1 (ja) * 1979-03-23 1981-10-02 Europ Composants Electron
US4731697A (en) * 1987-05-05 1988-03-15 Avx Corporation Arc resistant trimable ceramic capacitor
US4918570A (en) * 1988-12-20 1990-04-17 Murata Manufacturing Co., Ltd. Electronic component and its production method
JPH01281717A (en) * 1988-05-09 1989-11-13 Murata Mfg Co Ltd Cr compound parts
JP2874380B2 (ja) * 1991-03-28 1999-03-24 三菱マテリアル株式会社 チップ型積層セラミックコンデンサ
US5657199A (en) * 1992-10-21 1997-08-12 Devoe; Daniel F. Close physical mounting of leaded amplifier/receivers to through holes in monolithic, buried-substrate, multiple capacitors simultaneous with electrical connection to dual capacitors otherwise transpiring, particularly for hearing aid filters
JPH07169649A (ja) * 1993-12-16 1995-07-04 Tdk Corp 積層貫通型コンデンサアレイ
DE4425815C1 (de) * 1994-07-21 1995-08-17 Demetron Gmbh Precious metal-containing resinate paste for the production of ceramic multilayer capacitors
MY120414A (en) * 1995-10-03 2005-10-31 Tdk Corp Multilayer ceramic capacitor
JPH09180956A (ja) * 1995-10-03 1997-07-11 Tdk Corp 積層型セラミックコンデンサ
JPH09129476A (ja) * 1995-10-30 1997-05-16 Murata Mfg Co Ltd セラミック電子部品
JP2000106322A (ja) * 1998-09-29 2000-04-11 Kyocera Corp 積層セラミックコンデンサ
JP3463161B2 (ja) * 1998-10-26 2003-11-05 Tdk株式会社 積層セラミックチップコンデンサ
JP3548821B2 (ja) * 1999-05-10 2004-07-28 株式会社村田製作所 Multilayer capacitor, and electronic device and high-frequency circuit using the same
US6515842B1 (en) * 2000-03-30 2003-02-04 Avx Corporation Multiple array and method of making a multiple array
EP1195784A4 (en) * 2000-04-14 2006-12-27 Matsushita Electric Ind Co Ltd Laminated body, capacitor, electronic part, and method and device for manufacturing the laminated body, capacitor, and electronic part
JP2001358032A (ja) * 2000-06-12 2001-12-26 Matsushita Electric Ind Co Ltd Chip type electronic components
DE10120517B4 (de) * 2001-04-26 2013-06-06 Epcos Ag Electrical multilayer PTC thermistor and method for its production
US6760215B2 (en) * 2001-05-25 2004-07-06 Daniel F. Devoe Capacitor with high voltage breakdown threshold
US6627509B2 (en) * 2001-11-26 2003-09-30 Delaware Capital Formation, Inc. Surface flashover resistant capacitors and method for producing same
CN1459811A (zh) * 2002-05-22 2003-12-03 松下电器产业株式会社 陶瓷层压器件、通信设备和制造陶瓷层压器件的方法
JP2004111608A (ja) * 2002-09-18 2004-04-08 Murata Mfg Co Ltd 積層セラミックコンデンサ及びその製造方法
JP2004186344A (ja) * 2002-12-02 2004-07-02 Kyocera Corp セラミック積層体及びその製法
JP4093188B2 (ja) * 2003-05-27 2008-06-04 株式会社村田製作所 積層セラミック電子部品とその実装構造および実装方法
EP1496528B1 (en) * 2003-07-03 2012-09-05 Panasonic Corporation Differential oscillation circuit
US6842327B1 (en) * 2003-08-05 2005-01-11 Impinj, Inc. High-voltage CMOS-compatible capacitors
JP2005136132A (ja) * 2003-10-30 2005-05-26 Tdk Corp 積層コンデンサ
US6903918B1 (en) * 2004-04-20 2005-06-07 Texas Instruments Incorporated Shielded planar capacitor
US7206187B2 (en) * 2004-08-23 2007-04-17 Kyocera Corporation Ceramic electronic component and its manufacturing method
TWI399765B (zh) * 2005-01-31 2013-06-21 Tdk Corp 積層電子零件
US7336475B2 (en) * 2006-02-22 2008-02-26 Vishay Vitramon, Inc. High voltage capacitors

Also Published As

Publication number Publication date
US20070195484A1 (en) 2007-08-23
CN101523528A (zh) 2009-09-02
EP1987524A1 (en) 2008-11-05
JP5043046B2 (ja) 2012-10-10
JP2009527919A (ja) 2009-07-30
TW200733157A (en) 2007-09-01
HK1136084A1 (en) 2010-06-18
US7336475B2 (en) 2008-02-26
US20090052112A1 (en) 2009-02-26
EP1987524A4 (en) 2013-10-30
KR20080081928A (ko) 2008-09-10
US7715173B2 (en) 2010-05-11
TWI319884B (en) 2010-01-21
CN102509611A (zh) 2012-06-20
JP2012142596A (ja) 2012-07-26
CN101523528B (zh) 2011-12-07
KR100991311B1 (ko) 2010-11-01
WO2007117257A1 (en) 2007-10-18

Similar Documents

Publication Publication Date Title
CN108288543B (zh) 多层陶瓷电容器和具有该多层陶瓷电容器的板
JP3207426U (ja) 高電圧能力を有する高静電容量の多層
US9679697B2 (en) Method for manufacturing multilayer ceramic condenser
KR101452068B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터가 실장된 회로 기판
KR101514610B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR101659155B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
US10229790B2 (en) Composite electronic component and board having the same
CN108682556B (zh) 多层陶瓷电容器及具有该多层陶瓷电容器的板
JP2018139312A (ja) Multilayer ceramic capacitor and manufacturing method thereof
KR101808799B1 (ko) 적층형 소자 및 이를 구비하는 전자기기
US7495884B2 (en) Multilayer capacitor
US20130229748A1 (en) Multilayer ceramic electronic component and method of manufacturing the same
JP6371365B2 (ja) Multilayer ceramic capacitor
US7394643B2 (en) Laminated electronic component
KR102067173B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR20150073917A (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR101376925B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
JP6103744B2 (ja) 積層セラミックコンデンサ
US9326381B2 (en) Multilayer ceramic capacitor and board having the same mounted thereon
KR101514607B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR101681358B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR20150050326A (ko) 적층 세라믹 커패시터 및 그 실장 기판
JP2007042743A (ja) 積層電子部品
JP5420619B2 (ja) Multilayer ceramic capacitor and manufacturing method thereof
CN104658756B (zh) 多层陶瓷电子组件和其上安装有多层陶瓷电子组件的板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130723

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131224