JP3548821B2 - 積層コンデンサ、ならびにこれを用いた電子装置および高周波回路 - Google Patents
積層コンデンサ、ならびにこれを用いた電子装置および高周波回路 Download PDFInfo
- Publication number
- JP3548821B2 JP3548821B2 JP2000081428A JP2000081428A JP3548821B2 JP 3548821 B2 JP3548821 B2 JP 3548821B2 JP 2000081428 A JP2000081428 A JP 2000081428A JP 2000081428 A JP2000081428 A JP 2000081428A JP 3548821 B2 JP3548821 B2 JP 3548821B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- dimension
- multilayer capacitor
- width
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 title claims description 172
- 239000003989 dielectric material Substances 0.000 claims description 2
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 claims 1
- 229910052717 sulfur Inorganic materials 0.000 claims 1
- 239000011593 sulfur Substances 0.000 claims 1
- 230000004907 flux Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、積層コンデンサに関するもので、特に、高周波回路において有利に適用され得る積層コンデンサに関するものである。
【０００２】
この発明は、また、上述したような積層コンデンサを用いて構成される電子装置および高周波回路に関するものである。
【０００３】
【従来の技術】
この発明にとって興味ある従来の積層コンデンサとして、たとえば実開昭４９−１２７７３６号公報に記載されたものがある。ここに記載された積層コンデンサは、残留インダクタンスの低減化を図ることができる構造を有していて、高周波域での使用に適するような配慮がなされている。
【０００４】
すなわち、この積層コンデンサは、長さ方向寸法とこの長さ方向寸法より短い幅方向寸法および厚み方向寸法とによって規定される直方体状をなすコンデンサ本体を備え、このコンデンサ本体における幅方向寸法および厚み方向寸法によって規定される相対向する２つの端面の各々上には端面端子電極が設けられ、長さ方向寸法および厚み方向寸法によって規定される相対向する２つの側面の各々上には側面端子電極が設けられている。
【０００５】
また、コンデンサ本体の内部には、誘電体層を介して互いに対向する第１および第２の内部電極が形成され、これら第１および第２の内部電極のうち、第１の内部電極は、コンデンサ本体の２つの端面間を連結するように延び、その各端部において上述の端面端子電極に電気的に接続される。また、第２の内部電極は、コンデンサ本体の２つの側面間を連結するように延び、その各端部において上述の側面端子電極に電気的に接続される。
【０００６】
このように、上記公報に記載された積層コンデンサは、コンデンサ本体の２つの端面および２つの側面上にそれぞれ設けられる４つの端子電極を備えているため、従来の典型的な積層コンデンサである２つの端子電極を備えるものに比べて、残留インダクタンスを小さくすることができる。
【０００７】
【発明が解決しようとする課題】
しかしながら、上述のような４つの端子電極を備える積層コンデンサによれば、従来の典型的な２つの端子電極を備える積層コンデンサに比較すれば、なるほど残留インダクタンスを小さくすることができるが、このような積層コンデンサが用いられる電子回路のさらなる高周波化に対応するためには、より一層の残留インダクタンスすなわち等価直列インダクタンス（ＥＳＬ）の低減化が望まれるところである。
【０００８】
そこで、この発明の目的は、等価直列インダクタンス（ＥＳＬ）のさらなる低減化を可能にする積層コンデンサを提供しようとすることである。
【０００９】
この発明の他の目的は、上述したような積層コンデンサを用いて構成される電子装置および高周波回路を提供しようとすることである。
【００１０】
【課題を解決するための手段】
この発明に係る積層コンデンサは、従来の積層コンデンサの場合と同様、その外形が長さ方向寸法、幅方向寸法および厚み方向寸法によって規定され、長さ方向寸法および幅方向寸法によって規定される相対向する第１および第２の主面、長さ方向寸法および厚み方向寸法によって規定される相対向する第１および第２の側面、ならびに、幅方向寸法および厚み方向寸法によって規定される相対向する第１および第２の端面を有する、コンデンサ本体を備える。
【００１１】
このコンデンサ本体は、主面の方向に延びる複数の誘電体層、ならびにコンデンサユニットを形成するように特定の誘電体層を介して互いに対向する少なくとも１対の第１および第２の内部電極を備える。
【００１２】
第１の内部電極は、第１および第２の端面間を連結するように延び、かつ、第２の内部電極は、第１および第２の側面間を連結するように延びる。
【００１３】
また、第１および第２の端面上には、それぞれ、第１の内部電極の各端部に電気的に接続される第１および第２の端面端子電極が設けられ、かつ、第１および第２の側面上には、それぞれ、第２の内部電極の各端部に電気的に接続される第１および第２の側面端子電極が設けられる。
【００１４】
このような構成を備える積層コンデンサにおいて、前述した技術的課題を解決するため、コンデンサ本体の長さ方向寸法との比率を種々に変え、ＥＳＬを求めたところ、これら長さ方向寸法と幅方向寸法とを互いに等しくすることによりＥＳＬを最も小さくできることを見出し、この発明をなすに至ったものである。
【００１５】
なお、上述のように長さ方向寸法と幅方向寸法とを互いに等しくしたときにはＥＳＬを最も小さくできるものであるが、積層コンデンサを製造するにあたってコンデンサ本体を得ようとする場合、ばらつきなく、その長さ方向寸法と幅方向寸法とが互いに等しいものを常に安定して得ることは比較的困難である。したがって、「長さ方向寸法と幅方向寸法とが互いに等しい」と言うときは、いわゆる実質的に等しいという意味であり、上述の製造誤差が原因となって長さ方向寸法と幅方向寸法とがわずかに異なる場合も含むものと解釈すべきである。
【００１６】
この発明では、長さ方向寸法と幅方向寸法とが互いに実質的に等しいという特徴に加えて、さらに、ＥＳＬを安定して小さくできる、積層コンデンサの各部の寸法についての適正範囲が提供される。
【００１７】
まず、第１および第２の内部電極の各幅はそれぞれ一様でありかつ互いに等しい寸法を有している。
【００１８】
また、コンデンサ本体の長さ方向寸法および幅方向寸法は、１．５〜４．０ｍｍの範囲内に選ばれる。
【００１９】
また、この発明では、コンデンサ本体の長さ方向寸法および幅方向寸法をａとし、第１の内部電極の幅および第２の内部電極の幅をｂとしたとき、これらａおよびｂは、０．４５≦ｂ／ａ≦０．９０となるように選ばれ、より好ましくは、０．５０≦ｂ／ａ≦０．８５となるように選ばれる。
また、この発明に係る積層コンデンサは、その１次共振周波数が１ＧＨｚ以上であり、かつ２次共振周波数が１次共振周波数の１．５倍以上である。
また、この発明に係る積層コンデンサは、第１の内部電極から第１および第２の側面端子電極の方へ電流が流れるように、または、第２の内部電極から第１および第２の端面端子電極の方へ電流が流れるように用いられる。
【００２０】
この発明において、誘電体層を構成する誘電体の比誘電率は５０以下であることが好ましい。
【００２１】
また、この発明に係る積層コンデンサにおいて高容量を取得するためには、第１および第２の内部電極を複数対設けるようにすればよい。
【００２２】
また、第１および第２の内部電極は、コンデンサ本体の第１および第２の主面のいずれか側に片寄った位置に配置されてもよい。
【００２３】
上述の場合、この積層コンデンサとこれを実装する配線基板とをもって電子装置を構成しようとするとき、第１および第２の内部電極が片寄った位置側にあるコンデンサ本体の第１および第２の主面のいずれかが配線基板に対向するように位置されることが好ましい。
【００２４】
また、この発明に係る積層コンデンサは、その１次共振周波数が１ＧＨｚ以上であり、かつ２次共振周波数が１次共振周波数の１．５倍以上であることが好ましい。
【００２５】
上述のような積層コンデンサは、高周波回路において、たとえば、デカップリングコンデンサ、インピーダンスマッチング用コンデンサ、ＤＣカット用コンデンサ、またはローパス／ハイパスフィルタ用コンデンサとして有利に用いることができる。
【００２６】
この発明は、また、上述のような積層コンデンサと、コンデンサ本体の第１または第２の主面に対向するように位置されかつ積層コンデンサを実装する配線基板とを備える、電子装置にも向けられる。
【００２７】
また、この発明は、上述のような積層コンデンサを備える、高周波回路にも向けられる。
【００２８】
【発明の実施の形態】
図１は、この発明の一実施形態による積層コンデンサ１の外観を示す斜視図である。図２は、図１に示した積層コンデンサ１の内部構造を特定の断面をもって示す平面図であり、図２において、（１）と（２）とは互いに異なる断面を表わしている。
【００２９】
積層コンデンサ１は、長さ方向寸法Ｌ、幅方向寸法Ｗ、および厚み方向寸法Ｔによって外形が規定されるコンデンサ本体２を備えている。コンデンサ本体２は、長さ方向寸法Ｌおよび幅方向寸法Ｗによって規定される相対向する第１および第２の主面３および４、長さ方向寸法Ｌおよび厚み方向寸法Ｔによって規定される相対向する第１および第２の側面５および６、ならびに、幅方向寸法Ｗおよび厚み方向寸法Ｔによって規定される相対向する第１および第２の端面７および８を有している。
【００３０】
また、コンデンサ本体２は、主面３および４の方向に延びる複数の誘電体層９、ならびにコンデンサユニットを形成するように特定の誘電体層９を介して互いに対向する第１および第２の内部電極１０および１１を備えている。第１および第２の内部電極１０および１１は、単に１対だけ設けられていても、後述する他の実施形態から明らかなように、複数対設けられていてもよい。
【００３１】
図２（１）は、第１の内部電極１０が通る断面を示し、また、図２（２）は、第２の内部電極１１が通る断面を示している。
【００３２】
図２（１）に示すように、第１の内部電極１０は、コンデンサ本体２の第１および第２の端面７および８間を連結するように延びている。また、図２（２）に示すように、第２の内部電極１１は、コンデンサ本体２の第１および第２の側面５および６間を連結するように延びている。
【００３３】
また、この実施形態では、第１および第２の内部電極１０および１１の各幅はそれぞれ一様でありかつ互いに等しい寸法を有している。
【００３４】
また、コンデンサ本体２の第１および第２の端面７および８上には、それぞれ、第１の内部電極１０の各端部に電気的に接続される第１および第２の端面端子電極１２および１３が設けられ、第１および第２の側面５および６上には、それぞれ、第２の内部電極１１の各端部に電気的に接続される第１および第２の側面端子電極１４および１５が設けられる。
【００３５】
このような積層コンデンサ１において、コンデンサ本体２の幅方向寸法Ｗは、長さ方向寸法Ｌの０．９〜１．１倍の範囲内に選ばれる。このような長さ方向寸法Ｌと幅方向寸法Ｗとの好ましい比率は、以下の実験に基づいて求められたものである。
【００３６】
表１に示すように、コンデンサ本体の長さ方向寸法ＬすなわちＬ寸法を２．０ｍｍに固定しながら、幅方向寸法ＷすなわちＷ寸法を種々に変え、それによって、ＬとＷの比を異ならせた試料１〜７に係る積層コンデンサを製造し、各積層コンデンサのＥＳＬを求めた。
【００３７】
【表１】
【００３８】
この実験において、内部電極の幅は１．０ｍｍに固定した。また、１対の第１および第２の内部電極を形成し、これら内部電極間の誘電体層の厚みを１００μｍとした。また、誘電体層を構成する誘電体として、比誘電率が２５のものを用いた。
【００３９】
表１を参照して、試料４のように、ＬとＷの比が１：１であるとき、ＥＳＬを最も小さくすることができる。なお、試料３、４および５のように、ＬとＷの比が１：１からわずかにずれても、１：０．９から１：１．１の範囲内にあれば、ＥＳＬは比較的低い値で安定している。
【００４０】
このことから、ＥＳＬを低く安定させるためには、コンデンサ本体の幅方向寸法Ｗは、長さ方向寸法Ｌと等しく選ばれることが好ましいことがわかる。
【００４１】
上述のように、幅方向寸法Ｗを長さ方向寸法Ｌと等しく選ぶことによってＥＳＬを小さくできるのは、次の理由によるものと考えられる。
【００４２】
図２を参照して、第１および第２の内部電極１０および１１の各々には、互いに他の内部電極と重なり合う部分と重なり合わない部分とがある。内部電極１０および１１が重なり合う部分においては、異なる方向の電流（実線と点線の矢印で示す。）が流れるため、これら電流によって誘起される磁束が互いに相殺され、ＥＳＬを小さくすることができる。他方、内部電極１０および１１の各々の互いに重なり合わない部分においては、電流が一方向にしか流れないため、上述した重なり合う部分に比べると、ＥＳＬを大きくするように作用する。
【００４３】
しかしながら、コンデンサ本体２の長さ方向寸法Ｌと幅方向寸法Ｗとが互いに等しい場合には、内部電極１０および１１における重なり合わない４つの領域は、互いに寸法が同一になるため、これら４つの重なり合わない領域に関連してそれぞれ流れる電流の経路長を互いに等しくすることができる。そのため、これら重なり合わない領域に関連して流れる電流によって誘起される磁束を全体として見たときには、互いに相殺するように作用し、ＥＳＬの増大をそれほど招かないようにすることができる。
【００４４】
これに対して、コンデンサ本体の長さ方向寸法と幅方向寸法とが比較的大きく異なる場合には、内部電極における重なり合わない４つの領域の寸法が互いに大きく異なるため、これら４つの重なり合わない領域に関連してそれぞれ流れる電流の経路長に不均一を生じる。そのため、磁束の十分な相殺効果が得られず、ＥＳＬの増大を招くものと考えられる。
【００４５】
なお、上述したように、内部電極１０および１１における重なり合わない４つの領域の寸法を互いに等しくして、ＥＳＬの増大を招かないようにするためには、図２に示すように、第１および第２の内部電極１０および１１の各幅がそれぞれ一様でありかつ互いに等しい寸法を有していることが好ましい。
【００４６】
次に、図２に示した積層コンデンサ１のように、コンデンサ本体の長さ方向寸法Ｌと幅方向寸法Ｗとを互いに等しくしながら、これらＬＷ寸法を１．０ｍｍ□から５．０ｍｍ□までの範囲で変え、それに応じて、第１および第２の内部電極の各幅を０．４ｍｍ〜２．５ｍｍの範囲で変えて得られた種々の積層コンデンサについて、ＥＳＬを求める実験を実施した。この実験結果が以下の表２に示されている。なお、この実験において、その他の条件については前述した実験と同様とした。
【００４７】
【表２】
【００４８】
表２を参照して、試料１２〜１５のように、ＬＷ寸法が１．５ｍｍ□から４．０ｍｍ□の範囲内にある場合において、ＥＳＬが安定して低くなっている。
【００４９】
これに関連して、一般に、ＬＷ寸法を大きくすると、内部電極の幅を広くでき、内部電極と端子電極とが接続される箇所の電流集中の度合いを弱めることができる。そのため、ＬＷ寸法を大きくすることにより、ＥＳＬを小さくすることができる。
【００５０】
しかしながら、試料１６および１７のように、ＬＷ寸法を４．０ｍｍ□より大きくすると、ＥＳＬが極端に高くなってしまう。これは、内部電極における重なり合わない部分の寸法が大きくなるためであると考えられる。また、このようにＬＷ寸法が大きくなると、内部電極と端子電極との間で生じ得る浮遊容量を無視できなくなる問題も生じる。
【００５１】
他方、試料１１のように、ＬＷ寸法が１．５ｍｍ□より小さくなると、内部電極の形成領域において各側０．３ｍｍのマージンをとるとすれば、内部電極の幅は０．４ｍｍにまで小さくなり、そのため、ＥＳＬが極端に高くなる。
【００５２】
以上のように、表２に示した実験結果によれば、ＬＷ寸法は、１．５ｍｍ□から４．０ｍｍ□の範囲内にあることが好ましく、また、内部電極の各幅の寸法は、０．９〜２．５ｍｍの範囲内に選ばれることが好ましい。
【００５３】
また、図３に示すように、コンデンサ本体２の長さ方向寸法および幅方向寸法をａとし、第１の内部電極１０の幅および第２の内部電極１１の幅をｂとしたとき、これらａとｂとの比率ｂ／ａに関して、好ましい範囲が存在する。
【００５４】
すなわち、ｂ／ａは、０．４５≦ｂ／ａ≦０．９０の範囲にあることが好ましく、０．５０≦ｂ／ａ≦０．８５の範囲にあることがより好ましい。このようなｂ／ａについての好ましい範囲は、以下のデータに基づいて求められたものである。
【００５５】
表３には、ａを１．０ｍｍ、２．０ｍｍ、３．０ｍｍおよび４．０ｍｍとした各場合において、ｂ／ａを０．３〜０．９の範囲で変えて得られた種々の積層コンデンサのＥＳＬが示されている。
【００５６】
【表３】
【００５７】
また、表４には、表１においてＥＳＬを示した各積層コンデンサについての１次共振周波数、２次共振周波数および２次共振周波数／１次共振周波数の比率が示されている。
【００５８】
【表４】
【００５９】
表３に示すように、ｂ／ａが小さくなるに従って、ＥＳＬがより高くなる傾向があり、特に、ｂ／ａが０．４５を下回ると、ＥＳＬが急激に高くなる。
【００６０】
上述のように、ｂ／ａが小さくなると、第１および第２の内部電極１０および１１のそれぞれにおいて、第１および第２の内部電極１０および１１が互いに重なり合わない部分の面積が大きくなり、端面端子電極１２および１３ならびに側面端子電極１４および１５のそれぞれへの引出し部分での電流集中の度合いが高くなる。前述したように、ｂ／ａが小さくなるに従って、ＥＳＬが高くなるのは、このような電流集中の度合いが高くなることによるものと考えられる。
【００６１】
このことから、ｂ／ａは０．４５以上であることが好ましく、より安定して低ＥＳＬ化を図るためには、ｂ／ａが０．５０以上であることが好ましい。
【００６２】
他方、表４において、ｂ／ａが大きくなるに従って、１次共振と２次共振とのそれぞれの共振周波数がより近くなる現象が見られる。なお、１次共振は、積層コンデンサ１本来の容量とＥＳＬとによる共振であり、２次共振は、第１の内部電極１０とこれに接続されない側面端子電極１４および１５との間に発生する浮遊容量および第２の内部電極１１とこれに接続されない端面端子電極１２および１３との間に発生する浮遊容量によって生じる共振である。
【００６３】
特に、ｂ／ａが０．９を超えるとき、たとえばｂ／ａが０．９５である場合であって、ａが２．０ｍｍ、３．０ｍｍおよび４．０ｍｍの各場合には、１次共振と２次共振とがほぼ重なってしまう。これは、ａが比較的大きい場合において、ｂが大きくなることによって、前述した浮遊容量が大きくなり、２次共振周波数が低周波数側へ移動することにより生じるものである。
【００６４】
このように、２次共振点が１次共振点に近づくと、積層コンデンサ１の周波数特性が悪くなり、低周波数側にシフトするため、コンデンサとして使用可能な周波数域が下がってしまい、高周波用途に適さなくなってしまう。
【００６５】
上述のことから、使用周波数域が１ＧＨｚ以上、特に５ＧＨｚ以上の使用周波数域の高周波回路においては、２次共振周波数が１次共振周波数の１．５倍以上であることが好ましいと言える。このことを満たすためには、ｂ／ａは０．９以下とするのが好ましく、より確実に満たすためには、０．８５以下とするのが好ましい。
【００６６】
以上のことから、ＥＳＬを安定して低くするとともに、高周波用途に適したものとするためには、ｂ／ａは、０．４５≦ｂ／ａ≦０．９０の範囲であることが好ましく、０．５０≦ｂ／ａ≦０．８５の範囲とすることがより好ましい。
【００６７】
上述のように、積層コンデンサ１は、使用周波数域が１ＧＨｚ以上、特に好ましくは、５ＧＨｚ以上といった高周波用途に有利に向けられる。
【００６８】
このような周波数域において、従来の最も典型的な２端子コンデンサが使用されると、ＥＳＬが高く、共振点が低周波数側に位置するため、コンデンサとして機能し得ず、たとえ機能し得るとしても、機能し得るコンデンサは、容量が極めて小さいものに限られる。このことから、容量が大きくかつ低ＥＳＬのコンデンサが求められており、この実施形態に係る積層コンデンサ１は、この要望を満たすものである。
【００６９】
積層コンデンサ１は、高周波回路において、たとえば、デカップリングコンデンサ、インピーダンスマッチング用コンデンサ、ＤＣカット用コンデンサ、またはローパス／ハイパスフィルタ用コンデンサとして有利に用いられる。
【００７０】
また、使用周波数域が１ＧＨｚ以上の高周波回路は、たとえば、携帯電話あるいはその基地局などにおいて用いられ、使用周波数域が５ＧＨｚ以上の高周波回路は、たとえば、無ＬＡＮ（５〜３０ＧＨｚ）、衛星通信（１０〜２０ＧＨｚ）、ＥＴＣ（５ＧＨｚ〜）などにおいて用いられている。図４は、その具体例を示すもので、ここに示した高周波回路は、衛星通信用携帯電話（使用周波数１２ＧＨｚ）の受信側の増幅器の回路である。
【００７１】
図４を参照して、入力端子１６から出力端子１７へ至る信号の直流成分をカットするため、ＤＣカット用コンデンサ１８および１９が接続されている。また、この信号ラインに関連して、インピーダンスマッチングのためのコンデンサ２０および２１が接続されている。また、トランジスタ２２のソース−ドレイン間には、直流電圧Ｖｃｃが印加されている。
【００７２】
上述した高周波回路において、ＤＣカット用コンデンサ１８および１９ならびにインピーダンスマッチング用コンデンサ２０および２１として、この発明の実施形態による積層コンデンサ１を有利に用いることができる。特に、ＤＣカット用コンデンサ１８および１９にあっては、より優れた周波数特性が要求されるので、このようなＤＣカット用コンデンサ１８および１９として、前述したように、２次共振周波数が１次共振周波数の１．５倍以上といった特性を有するものを用いることが望ましい。
【００７３】
また、積層コンデンサ１において、誘電体層９を構成する誘電体の比誘電率は５０以下であることが好ましい。このような比誘電率の好ましい条件は、以下の実験に基づいて求められたものである。
【００７４】
図３に示したａを２．０ｍｍとし、ｂを１．７ｍｍとした積層コンデンサ１において、誘電体層９を構成する誘電体の比誘電率εを、表５に示すように、１０〜１００の範囲で変えながら、同一容量を得るように設計したときの１次共振周波数、２次共振周波数および２次共振周波数／１次共振周波数の比率をそれぞれ求めた。
【００７５】
【表５】
【００７６】
表５に示すように、比誘電率εが大きくなるに従って、１次共振周波数に２次共振周波数がより近づく現象が見られる。
【００７７】
εが５０を超え、たとえば１００になると、２次共振周波数／１次共振周波数の比率が１．０８となり、前述した高周波用途に向けられる場合の好ましい条件の下限である１．５を下回る。このことから、高周波用途において積層コンデンサ１をより安定して使用できるようにするためには、比誘電率εは５０以下とすることが好ましい。
【００７８】
図５には、積層コンデンサ１と、この積層コンデンサ１のコンデンサ本体２のたとえば第２の主面４に対向するように位置されかつ積層コンデンサ１を実装する配線基板２３とを備える、電子装置の一部が示されている。
【００７９】
たとえば、図５に示したように、積層コンデンサを配線基板上に実装するとき、積層コンデンサとしては、図６に示した積層コンデンサ１ａのように、第１および第２の内部電極１０および１１が、コンデンサ本体２のたとえば第２の主面４側に片寄った位置に配置されているものを用い、この第１および第２の内部電極１０および１１が片寄った位置側にある第２の主面４に対向するように配線基板２３を位置させた状態で、配線基板２３上に積層コンデンサ１ａを実装するようにすることが好ましい。
【００８０】
図６に示した実装構造によれば、内部電極１０および１１を配線基板２３により近接させて配置することができるため、端子電極１２〜１５を通して流れる電流の距離を、図５に示した積層コンデンサ１の場合に比べて短くすることができ、それによって、ＥＳＬをより小さくすることができる。
【００８１】
図７は、この発明のさらに他の実施形態による積層コンデンサ１ｂを図解的に示す断面図である。
【００８２】
図７に示した積層コンデンサ１ｂにおいては、３対の第１および第２の内部電極１０および１１が互いに対向するように設けられている。
【００８３】
図７に示した積層コンデンサ１ｂのように、第１の内部電極１０と第２の内部電極１１との対向する部分の数が複数とされることによって、複数のコンデンサユニットを形成するようにされ、これら複数のコンデンサユニットが図示した端子電極１４および１５ならびに図示しない端子電極１２および１３（図２参照）によって並列接続されることによって、より大きな静電容量を得ることができる。
【００８４】
以上、この発明を図示した実施形態に関連して説明したが、この発明の範囲内において、その他、種々の変形例が可能である。
【００８５】
【発明の効果】
以上のように、この発明によれば、第１の内部電極がコンデンサ本体の幅方向寸法および厚み方向寸法によって規定される相対向する第１および第２の端面間を連結するように延び、かつ、この第１の内部電極に対して誘電体層を介して対向する第２の内部電極が、コンデンサ本体の長さ方向寸法および厚み方向寸法によって規定される相対向する第１および第２の側面間を連結するように延び、第１および第２の端面上には、それぞれ、第１の内部電極の各端部に電気的に接続される第１および第２の端面端子電極が設けられ、第１および第２の側面上には、それぞれ、第２の内部電極の各端部に電気的に接続される第１および第２の側面端子電極が設けられている、積層コンデンサにおいて、コンデンサ本体の幅方向寸法が長さ方向寸法と実質的に等しくされているので、積層コンデンサに流れる電流によって誘起される磁束を効果的に相殺できるようになり、積層コンデンサのＥＳＬを小さくすることができる。
【００８６】
そのため、積層コンデンサの共振周波数を高めることができ、積層コンデンサのコンデンサとして機能する周波数域を高周波化でき、このような積層コンデンサが適用される電子回路の高周波化に十分対応することができるようになる。
【００８８】
また、この発明によれば、コンデンサ本体の長さ方向寸法と幅方向寸法とが互いに等しいか実質的に等しくされるとともに、２つの端面および２つの側面の各々上に端子電極が設けられ、各端子電極はいずれかの内部電極の端部に接続された構造を有しているので、コンデンサ本体の長さ方向および幅方向に関する方向性を実質的になくすことができる。したがって、積層コンデンサの取り扱いや端子電極の形成のための工程を能率的に進めることができる。
【００８９】
また、この発明によれば、第１および第２の内部電極の各幅がそれぞれ一様でありかつ互いに等しい寸法を有しているので、内部電極において他の内部電極と重なり合わない４つの領域を互いに実質的に等しい寸法とすることができる。したがって、これら重なり合わない部分において流れる電流によって誘起される磁束を全体として互いに相殺するように作用させることができるので、ＥＳＬのさらなる低減化を図ることができる。
【００９０】
また、上述のように、内部電極の各幅がそれぞれ一様であるとき、すなわち内部電極が周縁部において角を形成しないときには、各内部電極の特定の部分で電界集中が生じにくくなるので、積層コンデンサの耐電圧を向上させることができる。
【００９１】
また、この発明によれば、コンデンサ本体の長さ方向寸法および幅方向寸法を１．５〜４．０ｍｍの範囲内に選んでいるので、上述したようなＥＳＬの低減効果をより確実に達成することができる。
【００９２】
また、この発明によれば、コンデンサ本体の長さ方向寸法および幅方向寸法をａとし、第１の内部電極の幅および第２の内部電極の幅をｂとしたとき、０．４５≦ｂ／ａ≦０．９０となるように選ばれるので、ＥＳＬをより安定して低くすることができるとともに、浮遊容量による２次共振と本来の１次共振とのそれぞれの共振周波数が近づくことによって引き起こされる周波数特性の低下をより確実に防止することができる。この場合、より好ましくは、０．５０≦ｂ／ａ≦０．８５となるように選ばれる。
【００９３】
また、この発明において、誘電体層を構成する誘電体の比誘電率を５０以下とすることにより、１次共振周波数に対して２次共振周波数が近くなる現象を生じにくくすることができ、高周波用途に適した積層コンデンサとすることができる。
【００９４】
また、この発明において、複数の第１および第２の内部電極を備えるようにすれば、より大きい静電容量を与える積層コンデンサとすることができる。
【００９５】
また、第１および第２の内部電極が、コンデンサ本体の第１および第２の主面のいずれか側に片寄った位置に配置されているとき、この片寄った位置側にある第１および第２の主面のいずれかに対向するように配線基板を位置させることにより、端子電極を通して流れる電流の距離をより短くすることができ、それによる低ＥＳＬ化を図ることもできる。
【００９６】
また、この発明に係る積層コンデンサの１次共振周波数が１ＧＨｚ以上であり、かつ２次共振周波数が１次共振周波数の１．５倍以上であるので、２次共振が１次共振に影響を及ぼし、周波数特性を低下させ、１次共振点が低周波側にシフトすることを確実に防止できるため、高周波用途に適したコンデンサとすることができる。したがって、このような積層コンデンサは、高周波回路において、たとえば、デカップリングコンデンサ、インピーダンスマッチング用コンデンサ、ＤＣカット用コンデンサ、またはローパス／ハイパスフィルタ用コンデンサとして有利に用いることができる。
【図面の簡単な説明】
【図１】この発明の一実施形態による積層コンデンサ１の外観を示す斜視図である。
【図２】図１に示した積層コンデンサ１の内部構造を示す平面図であり、（１）は第１の内部電極１０が通る断面をもって示し、（２）は第２の内部電極１１が通る断面をもって示している。
【図３】図１に示した積層コンデンサ１に備えるコンデンサ本体２を示す平面図であり、コンデンサ本体２の長さ方向寸法および幅方向寸法としてのａと、内部電極１０および１１の幅ｂとの関係を説明するためのものである。
【図４】図１に示した積層コンデンサ１が有利に適用される高周波回路の一例としての、衛星通信用携帯電話の受信側の増幅器の回路を示す図である。
【図５】図１に示した積層コンデンサ１の配線基板２３への実装構造を説明するための正面図である。
【図６】この発明の他の実施形態による積層コンデンサ１ａの配線基板２３への実装構造を説明するための正面図である。
【図７】この発明のさらに他の実施形態による積層コンデンサ１ｂの内部構造を示す正面図である。
【符号の説明】
１，１ａ，１ｂ 積層コンデンサ
２ コンデンサ本体
３ 第１の主面
４ 第２の主面
５ 第１の側面
６ 第２の側面
７ 第１の端面
８ 第２の端面
９ 誘電体層
１０ 第１の内部電極
１１ 第２の内部電極
１２ 第１の端面端子電極
１３ 第２の端面端子電極
１４ 第１の側面端子電極
１５ 第２の側面端子電極
１８，１９ ＤＣカット用コンデンサ
２０，２１ インピーダンスマッチング用コンデンサ
２３ 配線基板
【発明の属する技術分野】
この発明は、積層コンデンサに関するもので、特に、高周波回路において有利に適用され得る積層コンデンサに関するものである。
【０００２】
この発明は、また、上述したような積層コンデンサを用いて構成される電子装置および高周波回路に関するものである。
【０００３】
【従来の技術】
この発明にとって興味ある従来の積層コンデンサとして、たとえば実開昭４９−１２７７３６号公報に記載されたものがある。ここに記載された積層コンデンサは、残留インダクタンスの低減化を図ることができる構造を有していて、高周波域での使用に適するような配慮がなされている。
【０００４】
すなわち、この積層コンデンサは、長さ方向寸法とこの長さ方向寸法より短い幅方向寸法および厚み方向寸法とによって規定される直方体状をなすコンデンサ本体を備え、このコンデンサ本体における幅方向寸法および厚み方向寸法によって規定される相対向する２つの端面の各々上には端面端子電極が設けられ、長さ方向寸法および厚み方向寸法によって規定される相対向する２つの側面の各々上には側面端子電極が設けられている。
【０００５】
また、コンデンサ本体の内部には、誘電体層を介して互いに対向する第１および第２の内部電極が形成され、これら第１および第２の内部電極のうち、第１の内部電極は、コンデンサ本体の２つの端面間を連結するように延び、その各端部において上述の端面端子電極に電気的に接続される。また、第２の内部電極は、コンデンサ本体の２つの側面間を連結するように延び、その各端部において上述の側面端子電極に電気的に接続される。
【０００６】
このように、上記公報に記載された積層コンデンサは、コンデンサ本体の２つの端面および２つの側面上にそれぞれ設けられる４つの端子電極を備えているため、従来の典型的な積層コンデンサである２つの端子電極を備えるものに比べて、残留インダクタンスを小さくすることができる。
【０００７】
【発明が解決しようとする課題】
しかしながら、上述のような４つの端子電極を備える積層コンデンサによれば、従来の典型的な２つの端子電極を備える積層コンデンサに比較すれば、なるほど残留インダクタンスを小さくすることができるが、このような積層コンデンサが用いられる電子回路のさらなる高周波化に対応するためには、より一層の残留インダクタンスすなわち等価直列インダクタンス（ＥＳＬ）の低減化が望まれるところである。
【０００８】
そこで、この発明の目的は、等価直列インダクタンス（ＥＳＬ）のさらなる低減化を可能にする積層コンデンサを提供しようとすることである。
【０００９】
この発明の他の目的は、上述したような積層コンデンサを用いて構成される電子装置および高周波回路を提供しようとすることである。
【００１０】
【課題を解決するための手段】
この発明に係る積層コンデンサは、従来の積層コンデンサの場合と同様、その外形が長さ方向寸法、幅方向寸法および厚み方向寸法によって規定され、長さ方向寸法および幅方向寸法によって規定される相対向する第１および第２の主面、長さ方向寸法および厚み方向寸法によって規定される相対向する第１および第２の側面、ならびに、幅方向寸法および厚み方向寸法によって規定される相対向する第１および第２の端面を有する、コンデンサ本体を備える。
【００１１】
このコンデンサ本体は、主面の方向に延びる複数の誘電体層、ならびにコンデンサユニットを形成するように特定の誘電体層を介して互いに対向する少なくとも１対の第１および第２の内部電極を備える。
【００１２】
第１の内部電極は、第１および第２の端面間を連結するように延び、かつ、第２の内部電極は、第１および第２の側面間を連結するように延びる。
【００１３】
また、第１および第２の端面上には、それぞれ、第１の内部電極の各端部に電気的に接続される第１および第２の端面端子電極が設けられ、かつ、第１および第２の側面上には、それぞれ、第２の内部電極の各端部に電気的に接続される第１および第２の側面端子電極が設けられる。
【００１４】
このような構成を備える積層コンデンサにおいて、前述した技術的課題を解決するため、コンデンサ本体の長さ方向寸法との比率を種々に変え、ＥＳＬを求めたところ、これら長さ方向寸法と幅方向寸法とを互いに等しくすることによりＥＳＬを最も小さくできることを見出し、この発明をなすに至ったものである。
【００１５】
なお、上述のように長さ方向寸法と幅方向寸法とを互いに等しくしたときにはＥＳＬを最も小さくできるものであるが、積層コンデンサを製造するにあたってコンデンサ本体を得ようとする場合、ばらつきなく、その長さ方向寸法と幅方向寸法とが互いに等しいものを常に安定して得ることは比較的困難である。したがって、「長さ方向寸法と幅方向寸法とが互いに等しい」と言うときは、いわゆる実質的に等しいという意味であり、上述の製造誤差が原因となって長さ方向寸法と幅方向寸法とがわずかに異なる場合も含むものと解釈すべきである。
【００１６】
この発明では、長さ方向寸法と幅方向寸法とが互いに実質的に等しいという特徴に加えて、さらに、ＥＳＬを安定して小さくできる、積層コンデンサの各部の寸法についての適正範囲が提供される。
【００１７】
まず、第１および第２の内部電極の各幅はそれぞれ一様でありかつ互いに等しい寸法を有している。
【００１８】
また、コンデンサ本体の長さ方向寸法および幅方向寸法は、１．５〜４．０ｍｍの範囲内に選ばれる。
【００１９】
また、この発明では、コンデンサ本体の長さ方向寸法および幅方向寸法をａとし、第１の内部電極の幅および第２の内部電極の幅をｂとしたとき、これらａおよびｂは、０．４５≦ｂ／ａ≦０．９０となるように選ばれ、より好ましくは、０．５０≦ｂ／ａ≦０．８５となるように選ばれる。
また、この発明に係る積層コンデンサは、その１次共振周波数が１ＧＨｚ以上であり、かつ２次共振周波数が１次共振周波数の１．５倍以上である。
また、この発明に係る積層コンデンサは、第１の内部電極から第１および第２の側面端子電極の方へ電流が流れるように、または、第２の内部電極から第１および第２の端面端子電極の方へ電流が流れるように用いられる。
【００２０】
この発明において、誘電体層を構成する誘電体の比誘電率は５０以下であることが好ましい。
【００２１】
また、この発明に係る積層コンデンサにおいて高容量を取得するためには、第１および第２の内部電極を複数対設けるようにすればよい。
【００２２】
また、第１および第２の内部電極は、コンデンサ本体の第１および第２の主面のいずれか側に片寄った位置に配置されてもよい。
【００２３】
上述の場合、この積層コンデンサとこれを実装する配線基板とをもって電子装置を構成しようとするとき、第１および第２の内部電極が片寄った位置側にあるコンデンサ本体の第１および第２の主面のいずれかが配線基板に対向するように位置されることが好ましい。
【００２４】
また、この発明に係る積層コンデンサは、その１次共振周波数が１ＧＨｚ以上であり、かつ２次共振周波数が１次共振周波数の１．５倍以上であることが好ましい。
【００２５】
上述のような積層コンデンサは、高周波回路において、たとえば、デカップリングコンデンサ、インピーダンスマッチング用コンデンサ、ＤＣカット用コンデンサ、またはローパス／ハイパスフィルタ用コンデンサとして有利に用いることができる。
【００２６】
この発明は、また、上述のような積層コンデンサと、コンデンサ本体の第１または第２の主面に対向するように位置されかつ積層コンデンサを実装する配線基板とを備える、電子装置にも向けられる。
【００２７】
また、この発明は、上述のような積層コンデンサを備える、高周波回路にも向けられる。
【００２８】
【発明の実施の形態】
図１は、この発明の一実施形態による積層コンデンサ１の外観を示す斜視図である。図２は、図１に示した積層コンデンサ１の内部構造を特定の断面をもって示す平面図であり、図２において、（１）と（２）とは互いに異なる断面を表わしている。
【００２９】
積層コンデンサ１は、長さ方向寸法Ｌ、幅方向寸法Ｗ、および厚み方向寸法Ｔによって外形が規定されるコンデンサ本体２を備えている。コンデンサ本体２は、長さ方向寸法Ｌおよび幅方向寸法Ｗによって規定される相対向する第１および第２の主面３および４、長さ方向寸法Ｌおよび厚み方向寸法Ｔによって規定される相対向する第１および第２の側面５および６、ならびに、幅方向寸法Ｗおよび厚み方向寸法Ｔによって規定される相対向する第１および第２の端面７および８を有している。
【００３０】
また、コンデンサ本体２は、主面３および４の方向に延びる複数の誘電体層９、ならびにコンデンサユニットを形成するように特定の誘電体層９を介して互いに対向する第１および第２の内部電極１０および１１を備えている。第１および第２の内部電極１０および１１は、単に１対だけ設けられていても、後述する他の実施形態から明らかなように、複数対設けられていてもよい。
【００３１】
図２（１）は、第１の内部電極１０が通る断面を示し、また、図２（２）は、第２の内部電極１１が通る断面を示している。
【００３２】
図２（１）に示すように、第１の内部電極１０は、コンデンサ本体２の第１および第２の端面７および８間を連結するように延びている。また、図２（２）に示すように、第２の内部電極１１は、コンデンサ本体２の第１および第２の側面５および６間を連結するように延びている。
【００３３】
また、この実施形態では、第１および第２の内部電極１０および１１の各幅はそれぞれ一様でありかつ互いに等しい寸法を有している。
【００３４】
また、コンデンサ本体２の第１および第２の端面７および８上には、それぞれ、第１の内部電極１０の各端部に電気的に接続される第１および第２の端面端子電極１２および１３が設けられ、第１および第２の側面５および６上には、それぞれ、第２の内部電極１１の各端部に電気的に接続される第１および第２の側面端子電極１４および１５が設けられる。
【００３５】
このような積層コンデンサ１において、コンデンサ本体２の幅方向寸法Ｗは、長さ方向寸法Ｌの０．９〜１．１倍の範囲内に選ばれる。このような長さ方向寸法Ｌと幅方向寸法Ｗとの好ましい比率は、以下の実験に基づいて求められたものである。
【００３６】
表１に示すように、コンデンサ本体の長さ方向寸法ＬすなわちＬ寸法を２．０ｍｍに固定しながら、幅方向寸法ＷすなわちＷ寸法を種々に変え、それによって、ＬとＷの比を異ならせた試料１〜７に係る積層コンデンサを製造し、各積層コンデンサのＥＳＬを求めた。
【００３７】
【表１】
この実験において、内部電極の幅は１．０ｍｍに固定した。また、１対の第１および第２の内部電極を形成し、これら内部電極間の誘電体層の厚みを１００μｍとした。また、誘電体層を構成する誘電体として、比誘電率が２５のものを用いた。
【００３９】
表１を参照して、試料４のように、ＬとＷの比が１：１であるとき、ＥＳＬを最も小さくすることができる。なお、試料３、４および５のように、ＬとＷの比が１：１からわずかにずれても、１：０．９から１：１．１の範囲内にあれば、ＥＳＬは比較的低い値で安定している。
【００４０】
このことから、ＥＳＬを低く安定させるためには、コンデンサ本体の幅方向寸法Ｗは、長さ方向寸法Ｌと等しく選ばれることが好ましいことがわかる。
【００４１】
上述のように、幅方向寸法Ｗを長さ方向寸法Ｌと等しく選ぶことによってＥＳＬを小さくできるのは、次の理由によるものと考えられる。
【００４２】
図２を参照して、第１および第２の内部電極１０および１１の各々には、互いに他の内部電極と重なり合う部分と重なり合わない部分とがある。内部電極１０および１１が重なり合う部分においては、異なる方向の電流（実線と点線の矢印で示す。）が流れるため、これら電流によって誘起される磁束が互いに相殺され、ＥＳＬを小さくすることができる。他方、内部電極１０および１１の各々の互いに重なり合わない部分においては、電流が一方向にしか流れないため、上述した重なり合う部分に比べると、ＥＳＬを大きくするように作用する。
【００４３】
しかしながら、コンデンサ本体２の長さ方向寸法Ｌと幅方向寸法Ｗとが互いに等しい場合には、内部電極１０および１１における重なり合わない４つの領域は、互いに寸法が同一になるため、これら４つの重なり合わない領域に関連してそれぞれ流れる電流の経路長を互いに等しくすることができる。そのため、これら重なり合わない領域に関連して流れる電流によって誘起される磁束を全体として見たときには、互いに相殺するように作用し、ＥＳＬの増大をそれほど招かないようにすることができる。
【００４４】
これに対して、コンデンサ本体の長さ方向寸法と幅方向寸法とが比較的大きく異なる場合には、内部電極における重なり合わない４つの領域の寸法が互いに大きく異なるため、これら４つの重なり合わない領域に関連してそれぞれ流れる電流の経路長に不均一を生じる。そのため、磁束の十分な相殺効果が得られず、ＥＳＬの増大を招くものと考えられる。
【００４５】
なお、上述したように、内部電極１０および１１における重なり合わない４つの領域の寸法を互いに等しくして、ＥＳＬの増大を招かないようにするためには、図２に示すように、第１および第２の内部電極１０および１１の各幅がそれぞれ一様でありかつ互いに等しい寸法を有していることが好ましい。
【００４６】
次に、図２に示した積層コンデンサ１のように、コンデンサ本体の長さ方向寸法Ｌと幅方向寸法Ｗとを互いに等しくしながら、これらＬＷ寸法を１．０ｍｍ□から５．０ｍｍ□までの範囲で変え、それに応じて、第１および第２の内部電極の各幅を０．４ｍｍ〜２．５ｍｍの範囲で変えて得られた種々の積層コンデンサについて、ＥＳＬを求める実験を実施した。この実験結果が以下の表２に示されている。なお、この実験において、その他の条件については前述した実験と同様とした。
【００４７】
【表２】
表２を参照して、試料１２〜１５のように、ＬＷ寸法が１．５ｍｍ□から４．０ｍｍ□の範囲内にある場合において、ＥＳＬが安定して低くなっている。
【００４９】
これに関連して、一般に、ＬＷ寸法を大きくすると、内部電極の幅を広くでき、内部電極と端子電極とが接続される箇所の電流集中の度合いを弱めることができる。そのため、ＬＷ寸法を大きくすることにより、ＥＳＬを小さくすることができる。
【００５０】
しかしながら、試料１６および１７のように、ＬＷ寸法を４．０ｍｍ□より大きくすると、ＥＳＬが極端に高くなってしまう。これは、内部電極における重なり合わない部分の寸法が大きくなるためであると考えられる。また、このようにＬＷ寸法が大きくなると、内部電極と端子電極との間で生じ得る浮遊容量を無視できなくなる問題も生じる。
【００５１】
他方、試料１１のように、ＬＷ寸法が１．５ｍｍ□より小さくなると、内部電極の形成領域において各側０．３ｍｍのマージンをとるとすれば、内部電極の幅は０．４ｍｍにまで小さくなり、そのため、ＥＳＬが極端に高くなる。
【００５２】
以上のように、表２に示した実験結果によれば、ＬＷ寸法は、１．５ｍｍ□から４．０ｍｍ□の範囲内にあることが好ましく、また、内部電極の各幅の寸法は、０．９〜２．５ｍｍの範囲内に選ばれることが好ましい。
【００５３】
また、図３に示すように、コンデンサ本体２の長さ方向寸法および幅方向寸法をａとし、第１の内部電極１０の幅および第２の内部電極１１の幅をｂとしたとき、これらａとｂとの比率ｂ／ａに関して、好ましい範囲が存在する。
【００５４】
すなわち、ｂ／ａは、０．４５≦ｂ／ａ≦０．９０の範囲にあることが好ましく、０．５０≦ｂ／ａ≦０．８５の範囲にあることがより好ましい。このようなｂ／ａについての好ましい範囲は、以下のデータに基づいて求められたものである。
【００５５】
表３には、ａを１．０ｍｍ、２．０ｍｍ、３．０ｍｍおよび４．０ｍｍとした各場合において、ｂ／ａを０．３〜０．９の範囲で変えて得られた種々の積層コンデンサのＥＳＬが示されている。
【００５６】
【表３】
また、表４には、表１においてＥＳＬを示した各積層コンデンサについての１次共振周波数、２次共振周波数および２次共振周波数／１次共振周波数の比率が示されている。
【００５８】
【表４】
表３に示すように、ｂ／ａが小さくなるに従って、ＥＳＬがより高くなる傾向があり、特に、ｂ／ａが０．４５を下回ると、ＥＳＬが急激に高くなる。
【００６０】
上述のように、ｂ／ａが小さくなると、第１および第２の内部電極１０および１１のそれぞれにおいて、第１および第２の内部電極１０および１１が互いに重なり合わない部分の面積が大きくなり、端面端子電極１２および１３ならびに側面端子電極１４および１５のそれぞれへの引出し部分での電流集中の度合いが高くなる。前述したように、ｂ／ａが小さくなるに従って、ＥＳＬが高くなるのは、このような電流集中の度合いが高くなることによるものと考えられる。
【００６１】
このことから、ｂ／ａは０．４５以上であることが好ましく、より安定して低ＥＳＬ化を図るためには、ｂ／ａが０．５０以上であることが好ましい。
【００６２】
他方、表４において、ｂ／ａが大きくなるに従って、１次共振と２次共振とのそれぞれの共振周波数がより近くなる現象が見られる。なお、１次共振は、積層コンデンサ１本来の容量とＥＳＬとによる共振であり、２次共振は、第１の内部電極１０とこれに接続されない側面端子電極１４および１５との間に発生する浮遊容量および第２の内部電極１１とこれに接続されない端面端子電極１２および１３との間に発生する浮遊容量によって生じる共振である。
【００６３】
特に、ｂ／ａが０．９を超えるとき、たとえばｂ／ａが０．９５である場合であって、ａが２．０ｍｍ、３．０ｍｍおよび４．０ｍｍの各場合には、１次共振と２次共振とがほぼ重なってしまう。これは、ａが比較的大きい場合において、ｂが大きくなることによって、前述した浮遊容量が大きくなり、２次共振周波数が低周波数側へ移動することにより生じるものである。
【００６４】
このように、２次共振点が１次共振点に近づくと、積層コンデンサ１の周波数特性が悪くなり、低周波数側にシフトするため、コンデンサとして使用可能な周波数域が下がってしまい、高周波用途に適さなくなってしまう。
【００６５】
上述のことから、使用周波数域が１ＧＨｚ以上、特に５ＧＨｚ以上の使用周波数域の高周波回路においては、２次共振周波数が１次共振周波数の１．５倍以上であることが好ましいと言える。このことを満たすためには、ｂ／ａは０．９以下とするのが好ましく、より確実に満たすためには、０．８５以下とするのが好ましい。
【００６６】
以上のことから、ＥＳＬを安定して低くするとともに、高周波用途に適したものとするためには、ｂ／ａは、０．４５≦ｂ／ａ≦０．９０の範囲であることが好ましく、０．５０≦ｂ／ａ≦０．８５の範囲とすることがより好ましい。
【００６７】
上述のように、積層コンデンサ１は、使用周波数域が１ＧＨｚ以上、特に好ましくは、５ＧＨｚ以上といった高周波用途に有利に向けられる。
【００６８】
このような周波数域において、従来の最も典型的な２端子コンデンサが使用されると、ＥＳＬが高く、共振点が低周波数側に位置するため、コンデンサとして機能し得ず、たとえ機能し得るとしても、機能し得るコンデンサは、容量が極めて小さいものに限られる。このことから、容量が大きくかつ低ＥＳＬのコンデンサが求められており、この実施形態に係る積層コンデンサ１は、この要望を満たすものである。
【００６９】
積層コンデンサ１は、高周波回路において、たとえば、デカップリングコンデンサ、インピーダンスマッチング用コンデンサ、ＤＣカット用コンデンサ、またはローパス／ハイパスフィルタ用コンデンサとして有利に用いられる。
【００７０】
また、使用周波数域が１ＧＨｚ以上の高周波回路は、たとえば、携帯電話あるいはその基地局などにおいて用いられ、使用周波数域が５ＧＨｚ以上の高周波回路は、たとえば、無ＬＡＮ（５〜３０ＧＨｚ）、衛星通信（１０〜２０ＧＨｚ）、ＥＴＣ（５ＧＨｚ〜）などにおいて用いられている。図４は、その具体例を示すもので、ここに示した高周波回路は、衛星通信用携帯電話（使用周波数１２ＧＨｚ）の受信側の増幅器の回路である。
【００７１】
図４を参照して、入力端子１６から出力端子１７へ至る信号の直流成分をカットするため、ＤＣカット用コンデンサ１８および１９が接続されている。また、この信号ラインに関連して、インピーダンスマッチングのためのコンデンサ２０および２１が接続されている。また、トランジスタ２２のソース−ドレイン間には、直流電圧Ｖｃｃが印加されている。
【００７２】
上述した高周波回路において、ＤＣカット用コンデンサ１８および１９ならびにインピーダンスマッチング用コンデンサ２０および２１として、この発明の実施形態による積層コンデンサ１を有利に用いることができる。特に、ＤＣカット用コンデンサ１８および１９にあっては、より優れた周波数特性が要求されるので、このようなＤＣカット用コンデンサ１８および１９として、前述したように、２次共振周波数が１次共振周波数の１．５倍以上といった特性を有するものを用いることが望ましい。
【００７３】
また、積層コンデンサ１において、誘電体層９を構成する誘電体の比誘電率は５０以下であることが好ましい。このような比誘電率の好ましい条件は、以下の実験に基づいて求められたものである。
【００７４】
図３に示したａを２．０ｍｍとし、ｂを１．７ｍｍとした積層コンデンサ１において、誘電体層９を構成する誘電体の比誘電率εを、表５に示すように、１０〜１００の範囲で変えながら、同一容量を得るように設計したときの１次共振周波数、２次共振周波数および２次共振周波数／１次共振周波数の比率をそれぞれ求めた。
【００７５】
【表５】
表５に示すように、比誘電率εが大きくなるに従って、１次共振周波数に２次共振周波数がより近づく現象が見られる。
【００７７】
εが５０を超え、たとえば１００になると、２次共振周波数／１次共振周波数の比率が１．０８となり、前述した高周波用途に向けられる場合の好ましい条件の下限である１．５を下回る。このことから、高周波用途において積層コンデンサ１をより安定して使用できるようにするためには、比誘電率εは５０以下とすることが好ましい。
【００７８】
図５には、積層コンデンサ１と、この積層コンデンサ１のコンデンサ本体２のたとえば第２の主面４に対向するように位置されかつ積層コンデンサ１を実装する配線基板２３とを備える、電子装置の一部が示されている。
【００７９】
たとえば、図５に示したように、積層コンデンサを配線基板上に実装するとき、積層コンデンサとしては、図６に示した積層コンデンサ１ａのように、第１および第２の内部電極１０および１１が、コンデンサ本体２のたとえば第２の主面４側に片寄った位置に配置されているものを用い、この第１および第２の内部電極１０および１１が片寄った位置側にある第２の主面４に対向するように配線基板２３を位置させた状態で、配線基板２３上に積層コンデンサ１ａを実装するようにすることが好ましい。
【００８０】
図６に示した実装構造によれば、内部電極１０および１１を配線基板２３により近接させて配置することができるため、端子電極１２〜１５を通して流れる電流の距離を、図５に示した積層コンデンサ１の場合に比べて短くすることができ、それによって、ＥＳＬをより小さくすることができる。
【００８１】
図７は、この発明のさらに他の実施形態による積層コンデンサ１ｂを図解的に示す断面図である。
【００８２】
図７に示した積層コンデンサ１ｂにおいては、３対の第１および第２の内部電極１０および１１が互いに対向するように設けられている。
【００８３】
図７に示した積層コンデンサ１ｂのように、第１の内部電極１０と第２の内部電極１１との対向する部分の数が複数とされることによって、複数のコンデンサユニットを形成するようにされ、これら複数のコンデンサユニットが図示した端子電極１４および１５ならびに図示しない端子電極１２および１３（図２参照）によって並列接続されることによって、より大きな静電容量を得ることができる。
【００８４】
以上、この発明を図示した実施形態に関連して説明したが、この発明の範囲内において、その他、種々の変形例が可能である。
【００８５】
【発明の効果】
以上のように、この発明によれば、第１の内部電極がコンデンサ本体の幅方向寸法および厚み方向寸法によって規定される相対向する第１および第２の端面間を連結するように延び、かつ、この第１の内部電極に対して誘電体層を介して対向する第２の内部電極が、コンデンサ本体の長さ方向寸法および厚み方向寸法によって規定される相対向する第１および第２の側面間を連結するように延び、第１および第２の端面上には、それぞれ、第１の内部電極の各端部に電気的に接続される第１および第２の端面端子電極が設けられ、第１および第２の側面上には、それぞれ、第２の内部電極の各端部に電気的に接続される第１および第２の側面端子電極が設けられている、積層コンデンサにおいて、コンデンサ本体の幅方向寸法が長さ方向寸法と実質的に等しくされているので、積層コンデンサに流れる電流によって誘起される磁束を効果的に相殺できるようになり、積層コンデンサのＥＳＬを小さくすることができる。
【００８６】
そのため、積層コンデンサの共振周波数を高めることができ、積層コンデンサのコンデンサとして機能する周波数域を高周波化でき、このような積層コンデンサが適用される電子回路の高周波化に十分対応することができるようになる。
【００８８】
また、この発明によれば、コンデンサ本体の長さ方向寸法と幅方向寸法とが互いに等しいか実質的に等しくされるとともに、２つの端面および２つの側面の各々上に端子電極が設けられ、各端子電極はいずれかの内部電極の端部に接続された構造を有しているので、コンデンサ本体の長さ方向および幅方向に関する方向性を実質的になくすことができる。したがって、積層コンデンサの取り扱いや端子電極の形成のための工程を能率的に進めることができる。
【００８９】
また、この発明によれば、第１および第２の内部電極の各幅がそれぞれ一様でありかつ互いに等しい寸法を有しているので、内部電極において他の内部電極と重なり合わない４つの領域を互いに実質的に等しい寸法とすることができる。したがって、これら重なり合わない部分において流れる電流によって誘起される磁束を全体として互いに相殺するように作用させることができるので、ＥＳＬのさらなる低減化を図ることができる。
【００９０】
また、上述のように、内部電極の各幅がそれぞれ一様であるとき、すなわち内部電極が周縁部において角を形成しないときには、各内部電極の特定の部分で電界集中が生じにくくなるので、積層コンデンサの耐電圧を向上させることができる。
【００９１】
また、この発明によれば、コンデンサ本体の長さ方向寸法および幅方向寸法を１．５〜４．０ｍｍの範囲内に選んでいるので、上述したようなＥＳＬの低減効果をより確実に達成することができる。
【００９２】
また、この発明によれば、コンデンサ本体の長さ方向寸法および幅方向寸法をａとし、第１の内部電極の幅および第２の内部電極の幅をｂとしたとき、０．４５≦ｂ／ａ≦０．９０となるように選ばれるので、ＥＳＬをより安定して低くすることができるとともに、浮遊容量による２次共振と本来の１次共振とのそれぞれの共振周波数が近づくことによって引き起こされる周波数特性の低下をより確実に防止することができる。この場合、より好ましくは、０．５０≦ｂ／ａ≦０．８５となるように選ばれる。
【００９３】
また、この発明において、誘電体層を構成する誘電体の比誘電率を５０以下とすることにより、１次共振周波数に対して２次共振周波数が近くなる現象を生じにくくすることができ、高周波用途に適した積層コンデンサとすることができる。
【００９４】
また、この発明において、複数の第１および第２の内部電極を備えるようにすれば、より大きい静電容量を与える積層コンデンサとすることができる。
【００９５】
また、第１および第２の内部電極が、コンデンサ本体の第１および第２の主面のいずれか側に片寄った位置に配置されているとき、この片寄った位置側にある第１および第２の主面のいずれかに対向するように配線基板を位置させることにより、端子電極を通して流れる電流の距離をより短くすることができ、それによる低ＥＳＬ化を図ることもできる。
【００９６】
また、この発明に係る積層コンデンサの１次共振周波数が１ＧＨｚ以上であり、かつ２次共振周波数が１次共振周波数の１．５倍以上であるので、２次共振が１次共振に影響を及ぼし、周波数特性を低下させ、１次共振点が低周波側にシフトすることを確実に防止できるため、高周波用途に適したコンデンサとすることができる。したがって、このような積層コンデンサは、高周波回路において、たとえば、デカップリングコンデンサ、インピーダンスマッチング用コンデンサ、ＤＣカット用コンデンサ、またはローパス／ハイパスフィルタ用コンデンサとして有利に用いることができる。
【図面の簡単な説明】
【図１】この発明の一実施形態による積層コンデンサ１の外観を示す斜視図である。
【図２】図１に示した積層コンデンサ１の内部構造を示す平面図であり、（１）は第１の内部電極１０が通る断面をもって示し、（２）は第２の内部電極１１が通る断面をもって示している。
【図３】図１に示した積層コンデンサ１に備えるコンデンサ本体２を示す平面図であり、コンデンサ本体２の長さ方向寸法および幅方向寸法としてのａと、内部電極１０および１１の幅ｂとの関係を説明するためのものである。
【図４】図１に示した積層コンデンサ１が有利に適用される高周波回路の一例としての、衛星通信用携帯電話の受信側の増幅器の回路を示す図である。
【図５】図１に示した積層コンデンサ１の配線基板２３への実装構造を説明するための正面図である。
【図６】この発明の他の実施形態による積層コンデンサ１ａの配線基板２３への実装構造を説明するための正面図である。
【図７】この発明のさらに他の実施形態による積層コンデンサ１ｂの内部構造を示す正面図である。
【符号の説明】
１，１ａ，１ｂ 積層コンデンサ
２ コンデンサ本体
３ 第１の主面
４ 第２の主面
５ 第１の側面
６ 第２の側面
７ 第１の端面
８ 第２の端面
９ 誘電体層
１０ 第１の内部電極
１１ 第２の内部電極
１２ 第１の端面端子電極
１３ 第２の端面端子電極
１４ 第１の側面端子電極
１５ 第２の側面端子電極
１８，１９ ＤＣカット用コンデンサ
２０，２１ インピーダンスマッチング用コンデンサ
２３ 配線基板
Claims (9)
- その外形が長さ方向寸法、幅方向寸法および厚み方向寸法によって規定され、前記長さ方向寸法および前記幅方向寸法によって規定される相対向する第１および第２の主面、前記長さ方向寸法および前記厚み方向寸法によって規定される相対向する第１および第２の側面、ならびに、前記幅方向寸法および前記厚み方向寸法によって規定される相対向する第１および第２の端面を有する、コンデンサ本体を備え、
前記コンデンサ本体は、前記主面の方向に延びる複数の誘電体層、ならびにコンデンサユニットを形成するように特定の前記誘電体層を介して互いに対向する少なくとも１対の第１および第２の内部電極を備え、
前記第１の内部電極は、前記第１および第２の端面間を連結するように延び、かつ、前記第２の内部電極は、前記第１および第２の側面間を連結するように延び、
前記第１および第２の端面上には、それぞれ、前記第１の内部電極の各端部に電気的に接続される第１および第２の端面端子電極が設けられ、
前記第１および第２の側面上には、それぞれ、前記第２の内部電極の各端部に電気的に接続される第１および第２の側面端子電極が設けられ、
前記コンデンサ本体の前記幅方向寸法は、前記長さ方向寸法と実質的に等しく、
前記第１および第２の内部電極の各幅はそれぞれ一様でありかつ互いに等しい寸法を有し、
前記コンデンサ本体の前記長さ方向寸法および前記幅方向寸法は、１．５〜４．０ｍｍの範囲内に選ばれ、
前記長さ方向寸法および前記幅方向寸法をａとし、前記第１の内部電極の幅および前記第２の内部電極の幅をｂとしたとき、前記ａおよび前記ｂは、
０．４５≦ｂ／ａ≦０．９０
となるように選ばれ、
当該積層コンデンサの１次共振周波数が１ＧＨｚ以上であり、かつ２次共振周波数が１次共振周波数の１．５倍以上であり、
前記第１の内部電極から前記第１および第２の側面端子電極の方へ電流が流れるように、または、前記第２の内部電極から前記第１および第２の端面端子電極の方へ電流が流れるように用いられる、
積層コンデンサ。 - 前記ａおよび前記ｂは、
０．５０≦ｂ／ａ≦０．８５
となるように選ばれる、請求項１に記載の積層コンデンサ。 - 前記誘電体層を構成する誘電体の比誘電率は５０以下である、請求項１または２に記載の積層コンデンサ。
- 複数対の前記第１および第２の内部電極を備える、請求項１ないし３のいずれかに記載の積層コンデンサ。
- 前記第１および第２の内部電極は、前記コンデンサ本体の前記第１および第２の主面のいずれか側に片寄った位置に配置されている、請求項１ないし４のいずれかに記載の積層コンデンサ。
- 請求項１ないし５のいずれかに記載の積層コンデンサと、前記第１または第２の主面に対向するように位置されかつ前記積層コンデンサを実装する配線基板とを備える、電子装置。
- 請求項５に記載の積層コンデンサと、前記第１および第２の内部電極が片寄った位置側にある前記コンデンサ本体の前記第１および第２の主面のいずれかに対向するように位置されかつ前記積層コンデンサを実装する配線基板とを備える、電子装置。
- 請求項１ないし５のいずれかに記載の積層コンデンサを備える、高周波回路。
- 請求項１ないし５のいずれかに記載の積層コンデンサを、デカップリングコンデンサ、インピーダンスマッチング用コンデンサ、ＤＣカット用コンデンサ、またはローパス／ハイパスフィルタ用コンデンサとして用いている、高周波回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000081428A JP3548821B2 (ja) | 1999-05-10 | 2000-03-23 | 積層コンデンサ、ならびにこれを用いた電子装置および高周波回路 |
| US09/561,369 US6331930B1 (en) | 1999-05-10 | 2000-04-28 | Multilayer capacitor, electronic device and high frequency circuit using the same |
| DE10022678A DE10022678A1 (de) | 1999-05-10 | 2000-05-10 | Mehrschichtkondensator und ein Elektronikbauteil und eine Hochfrequenzschaltung, die denselben verwenden |
| KR1020000024925A KR100364011B1 (ko) | 1999-05-10 | 2000-05-10 | 다층 커패시터 및 전자 장치 및 그것을 이용한 고주파 회로 |
| TW089106280A TW513732B (en) | 1999-05-10 | 2000-06-08 | Multilayered capacitor and electronic device and high frequency circuit using the same |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12790999 | 1999-05-10 | ||
| JP11-127909 | 1999-05-10 | ||
| JP2000081428A JP3548821B2 (ja) | 1999-05-10 | 2000-03-23 | 積層コンデンサ、ならびにこれを用いた電子装置および高周波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001028318A JP2001028318A (ja) | 2001-01-30 |
| JP3548821B2 true JP3548821B2 (ja) | 2004-07-28 |
Family
ID=26463736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000081428A Expired - Lifetime JP3548821B2 (ja) | 1999-05-10 | 2000-03-23 | 積層コンデンサ、ならびにこれを用いた電子装置および高周波回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6331930B1 (ja) |
| JP (1) | JP3548821B2 (ja) |
| KR (1) | KR100364011B1 (ja) |
| DE (1) | DE10022678A1 (ja) |
| TW (1) | TW513732B (ja) |
Families Citing this family (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7336468B2 (en) | 1997-04-08 | 2008-02-26 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| US7321485B2 (en) | 1997-04-08 | 2008-01-22 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| US7301748B2 (en) | 1997-04-08 | 2007-11-27 | Anthony Anthony A | Universal energy conditioning interposer with circuit architecture |
| US9054094B2 (en) | 1997-04-08 | 2015-06-09 | X2Y Attenuators, Llc | Energy conditioning circuit arrangement for integrated circuit |
| DE10147898A1 (de) * | 2001-09-28 | 2003-04-30 | Epcos Ag | Elektrochemisches Bauelement mit mehreren Kontaktflächen |
| JP4187184B2 (ja) * | 2002-02-28 | 2008-11-26 | Ｔｄｋ株式会社 | 電子部品 |
| US6819543B2 (en) * | 2002-12-31 | 2004-11-16 | Intel Corporation | Multilayer capacitor with multiple plates per layer |
| US7427904B2 (en) * | 2003-09-12 | 2008-09-23 | Avaya Inc. | Ultra-high-frequency notch filter having an inductance set by selecting a conductor width |
| JP2005136132A (ja) * | 2003-10-30 | 2005-05-26 | Tdk Corp | 積層コンデンサ |
| US7675729B2 (en) | 2003-12-22 | 2010-03-09 | X2Y Attenuators, Llc | Internally shielded energy conditioner |
| JP4086812B2 (ja) * | 2004-05-31 | 2008-05-14 | Ｔｄｋ株式会社 | 積層コンデンサ |
| JP3747940B2 (ja) | 2004-06-03 | 2006-02-22 | 株式会社村田製作所 | 積層コンデンサおよびその製造方法 |
| JP2006013380A (ja) * | 2004-06-29 | 2006-01-12 | Tdk Corp | 積層コンデンサ |
| JP4091054B2 (ja) | 2004-07-20 | 2008-05-28 | 三星電機株式会社 | 積層型セラミックキャパシタ |
| JP4961818B2 (ja) * | 2004-12-24 | 2012-06-27 | 株式会社村田製作所 | 積層コンデンサ |
| KR100674841B1 (ko) | 2005-01-20 | 2007-01-26 | 삼성전기주식회사 | 적층형 칩 커패시터 |
| KR20070107746A (ko) | 2005-03-01 | 2007-11-07 | 엑스2와이 어테뉴에이터스, 엘.엘.씨 | 내부 중첩된 조절기 |
| US7817397B2 (en) | 2005-03-01 | 2010-10-19 | X2Y Attenuators, Llc | Energy conditioner with tied through electrodes |
| JP2007096272A (ja) * | 2005-09-02 | 2007-04-12 | Sanyo Electric Co Ltd | 電気素子および電気回路 |
| US8027146B2 (en) * | 2005-12-26 | 2011-09-27 | Sanyo Electric Co., Ltd. | Electric circuit device enabling impedance reduction |
| JP4912110B2 (ja) * | 2005-12-26 | 2012-04-11 | 三洋電機株式会社 | 電気回路装置およびそれに用いる基板 |
| JP4716951B2 (ja) * | 2005-12-27 | 2011-07-06 | 三洋電機株式会社 | 電気回路装置 |
| US8238075B2 (en) * | 2006-02-22 | 2012-08-07 | Vishay Sprague, Inc. | High voltage capacitors |
| US7336475B2 (en) * | 2006-02-22 | 2008-02-26 | Vishay Vitramon, Inc. | High voltage capacitors |
| CN101395683A (zh) | 2006-03-07 | 2009-03-25 | X2Y衰减器有限公司 | 能量调节装置结构 |
| US7816997B2 (en) * | 2006-09-28 | 2010-10-19 | Infineon Technologies Ag | Antenna multiplexer with a Pi-network circuit and use of a Pi-network |
| US20090097187A1 (en) * | 2007-10-10 | 2009-04-16 | Intel Corporation | Multi-layer ceramic capacitor with low self-inductance |
| JP4743222B2 (ja) * | 2008-04-25 | 2011-08-10 | ソニー株式会社 | 可変容量素子及び、電子機器 |
| JP5077140B2 (ja) * | 2008-08-18 | 2012-11-21 | Ｔｄｋ株式会社 | 積層コンデンサ |
| US8094460B2 (en) * | 2009-01-12 | 2012-01-10 | Alcatel Lucent | Orientation-tolerant land pattern and method of manufacturing the same |
| WO2010137379A1 (ja) * | 2009-05-26 | 2010-12-02 | 株式会社村田製作所 | ３端子コンデンサ及び３端子コンデンサ実装構造 |
| US8198547B2 (en) | 2009-07-23 | 2012-06-12 | Lexmark International, Inc. | Z-directed pass-through components for printed circuit boards |
| KR101079408B1 (ko) * | 2009-12-24 | 2011-11-02 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
| JP5353911B2 (ja) * | 2011-01-28 | 2013-11-27 | 株式会社村田製作所 | 電子部品及び基板モジュール |
| CN102789896A (zh) * | 2011-05-16 | 2012-11-21 | 吴江华诚复合材料科技有限公司 | 一种多层电容器及利用其的电子元件及高频电路 |
| US8943684B2 (en) | 2011-08-31 | 2015-02-03 | Lexmark International, Inc. | Continuous extrusion process for manufacturing a Z-directed component for a printed circuit board |
| US20130341078A1 (en) | 2012-06-20 | 2013-12-26 | Keith Bryan Hardin | Z-directed printed circuit board components having a removable end portion and methods therefor |
| US8822838B2 (en) * | 2012-03-29 | 2014-09-02 | Lexmark International, Inc. | Z-directed printed circuit board components having conductive channels for reducing radiated emissions |
| JP5853976B2 (ja) * | 2012-06-12 | 2016-02-09 | 株式会社村田製作所 | 積層コンデンサ |
| JP6111768B2 (ja) * | 2013-03-20 | 2017-04-12 | 株式会社村田製作所 | 貫通型コンデンサ |
| KR101412940B1 (ko) | 2013-03-29 | 2014-06-26 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판 |
| KR101489815B1 (ko) * | 2013-07-11 | 2015-02-04 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| KR101701022B1 (ko) * | 2015-01-20 | 2017-01-31 | 삼성전기주식회사 | 적층 세라믹 전자부품, 그 제조방법 및 전자부품이 실장된 회로기판 |
| JP6694235B2 (ja) * | 2015-01-29 | 2020-05-13 | Tdk株式会社 | 電子部品 |
| JP2016149479A (ja) * | 2015-02-13 | 2016-08-18 | 株式会社村田製作所 | 積層コンデンサ |
| TW201927091A (zh) * | 2017-12-08 | 2019-07-01 | 和碩聯合科技股份有限公司 | 表面黏著元件 |
| KR20190116140A (ko) * | 2019-07-24 | 2019-10-14 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3308359A (en) | 1965-03-12 | 1967-03-07 | Bruce R Hayworth | Low-inductance capacitor |
| FR1464631A (fr) | 1965-07-27 | 1967-01-06 | Thomson Houston Comp Francaise | Perfectionnements à la fabrication de condensateurs |
| US3612963A (en) | 1970-03-11 | 1971-10-12 | Union Carbide Corp | Multilayer ceramic capacitor and process |
| US3822397A (en) | 1973-05-07 | 1974-07-02 | Sprague Electric Co | A capacitor package with a split metal-plate terminal cover |
| US3971970A (en) | 1974-11-27 | 1976-07-27 | P. R. Mallory & Co., Inc. | Electrical component with low impedance at high frequency |
| DE2545672C3 (de) | 1975-10-11 | 1978-05-03 | Draloric Electronic Gmbh, 8500 Nuernberg | Mehrschichtkondensator und Verfahren zu dessen Herstellung |
| US4074340A (en) | 1976-10-18 | 1978-02-14 | Vitramon, Incorporated | Trimmable monolithic capacitors |
| US4295183A (en) | 1979-06-29 | 1981-10-13 | International Business Machines Corporation | Thin film metal package for LSI chips |
| US4274124A (en) | 1979-12-26 | 1981-06-16 | International Business Machines Corporation | Thick film capacitor having very low internal inductance |
| US4328530A (en) | 1980-06-30 | 1982-05-04 | International Business Machines Corporation | Multiple layer, ceramic carrier for high switching speed VLSI chips |
| US4346429A (en) | 1980-07-09 | 1982-08-24 | Union Carbide Corporation | Multilayer ceramic capacitor with foil terminal |
| FR2507379A1 (fr) | 1981-06-05 | 1982-12-10 | Europ Composants Electron | Bloc de condensateurs en serie et multiplicateur de tension utilisant un tel bloc de condensateurs |
| US4419714A (en) | 1982-04-02 | 1983-12-06 | International Business Machines Corporation | Low inductance ceramic capacitor and method for its making |
| US4430690A (en) | 1982-10-07 | 1984-02-07 | International Business Machines Corporation | Low inductance MLC capacitor with metal impregnation and solder bar contact |
| DE3669614D1 (de) | 1985-01-17 | 1990-04-19 | Eurofarad | Keramischer hochfrequenzmehrschichtkondensator mit hoher kapazitaet. |
| US4706162A (en) | 1985-01-22 | 1987-11-10 | Rogers Corporation | Multilayer capacitor elements |
| US4814940A (en) | 1987-05-28 | 1989-03-21 | International Business Machines Corporation | Low inductance capacitor |
| US4830723A (en) | 1988-06-22 | 1989-05-16 | Avx Corporation | Method of encapsulating conductors |
| US4831494A (en) | 1988-06-27 | 1989-05-16 | International Business Machines Corporation | Multilayer capacitor |
| US4853826A (en) | 1988-08-01 | 1989-08-01 | Rogers Corporation | Low inductance decoupling capacitor |
| US4852227A (en) | 1988-11-25 | 1989-08-01 | Sprague Electric Company | Method for making a multilayer ceramic capacitor with buried electrodes and terminations at a castellated edge |
| US4862318A (en) | 1989-04-04 | 1989-08-29 | Avx Corporation | Method of forming thin film terminations of low inductance ceramic capacitors and resultant article |
| JPH0442910A (ja) | 1990-06-06 | 1992-02-13 | Marcon Electron Co Ltd | 積層セラミックコンデンサ |
| JP2878919B2 (ja) | 1991-12-30 | 1999-04-05 | 韓國電子通信研究院 | 高周波ノイズ除去用チップ型キャパシター |
| US5517385A (en) | 1992-11-19 | 1996-05-14 | International Business Machines Corporation | Decoupling capacitor structure |
| JPH06260364A (ja) | 1993-03-08 | 1994-09-16 | Masusaku Okumura | チップ部品 |
| FR2707123B1 (fr) | 1993-06-29 | 1995-09-01 | Europ Composants Electron | Condensateur céramique multicouches quadripole. |
| JPH08172026A (ja) | 1994-12-19 | 1996-07-02 | Sumitomo Metal Ind Ltd | コンデンサ |
| US5880925A (en) | 1997-06-27 | 1999-03-09 | Avx Corporation | Surface mount multilayer capacitor |
-
2000
- 2000-03-23 JP JP2000081428A patent/JP3548821B2/ja not_active Expired - Lifetime
- 2000-04-28 US US09/561,369 patent/US6331930B1/en not_active Expired - Lifetime
- 2000-05-10 KR KR1020000024925A patent/KR100364011B1/ko active IP Right Grant
- 2000-05-10 DE DE10022678A patent/DE10022678A1/de not_active Ceased
- 2000-06-08 TW TW089106280A patent/TW513732B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100364011B1 (ko) | 2002-12-11 |
| KR20000077216A (ko) | 2000-12-26 |
| DE10022678A1 (de) | 2001-06-28 |
| TW513732B (en) | 2002-12-11 |
| US6331930B1 (en) | 2001-12-18 |
| JP2001028318A (ja) | 2001-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3548821B2 (ja) | 積層コンデンサ、ならびにこれを用いた電子装置および高周波回路 | |
| JP4864271B2 (ja) | 積層コンデンサ | |
| JP3127792B2 (ja) | Ｌｃ共振器およびｌｃフィルタ | |
| US7251115B2 (en) | Multilayer capacitor | |
| US7164184B2 (en) | Multilayer capacitor | |
| JP5386586B2 (ja) | コモンモードフィルタ | |
| JP2000323354A (ja) | 積層コンデンサ | |
| US9203371B2 (en) | Electrical double filter structure | |
| JP2004253425A (ja) | 積層コンデンサ | |
| US20020063613A1 (en) | Multilayer filter | |
| KR101386540B1 (ko) | 적층 콘덴서 | |
| JP2000208361A (ja) | 積層コンデンサ | |
| US8519815B1 (en) | Multi-layered circuit structure | |
| KR101051620B1 (ko) | 적층 콘덴서 | |
| US9209772B2 (en) | Electrical filter structure | |
| KR101983139B1 (ko) | 적층형 인덕터 및 적층형 인덕터 어레이 | |
| JP2004015706A (ja) | 伝送線路型ノイズフィルタ | |
| JP3067612B2 (ja) | 積層型バンドパスフィルタ | |
| KR102494322B1 (ko) | 코일 부품 | |
| JP3135443B2 (ja) | 積層セラミックコンデンサー | |
| EP3333862B1 (en) | Multilayer capacitors | |
| JP3727542B2 (ja) | 積層貫通型コンデンサ | |
| JP2004320556A (ja) | 受動部品 | |
| JPH06251945A (ja) | 積層型素子 | |
| KR20000040049A (ko) | 적층형 칩 인덕터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040316 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040329 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3548821 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100430 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110430 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120430 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |