KR101412940B1 - 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판 - Google Patents

적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판 Download PDF

Info

Publication number
KR101412940B1
KR101412940B1 KR1020130034272A KR20130034272A KR101412940B1 KR 101412940 B1 KR101412940 B1 KR 101412940B1 KR 1020130034272 A KR1020130034272 A KR 1020130034272A KR 20130034272 A KR20130034272 A KR 20130034272A KR 101412940 B1 KR101412940 B1 KR 101412940B1
Authority
KR
South Korea
Prior art keywords
cover layer
lower cover
thickness
layer
ceramic body
Prior art date
Application number
KR1020130034272A
Other languages
English (en)
Inventor
안영규
박상수
박민철
이병화
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130034272A priority Critical patent/KR101412940B1/ko
Priority to US13/866,786 priority patent/US9570237B2/en
Priority to JP2013088212A priority patent/JP5676678B2/ja
Priority to TW102114148A priority patent/TWI500056B/zh
Priority to CN201610908749.5A priority patent/CN107705987B/zh
Priority to CN201310187505.9A priority patent/CN104078236B/zh
Application granted granted Critical
Publication of KR101412940B1 publication Critical patent/KR101412940B1/ko
Priority to US15/042,563 priority patent/US9646770B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor

Abstract

본 발명은, 복수의 유전체층이 적층된 세라믹 본체; 상기 유전체층을 사이에 두고 상기 세라믹 본체의 양 단면을 통해 번갈아 노출되도록 형성된 복수의 제1 및 제2 내부 전극을 포함하여 용량이 형성된 액티브층; 상기 액티브층의 상부에 형성된 상부 커버층; 상기 액티브층의 하부에 형성되며, 상기 상부 커버층에 비해 두꺼운 두께를 갖는 하부 커버층; 상기 하부 커버층의 내부에 상기 하부 커버층의 양 단면을 통해 번갈아 노출되도록 마련되는 제1 및 제2 더미 전극 단; 및 상기 세라믹 본체의 양 단면을 각각 덮도록 형성되는 제1 및 제2 외부 전극; 을 포함하며, 상기 제1 및 제2 더미 전극 단은 상기 유전체층을 사이에 두고 상기 하부 커버층의 동일 단면을 통해 노출되는 복수의 제1 및 제2 더미 패턴을 각각 포함하며, 상기 제1 및 제2 내부 전극의 간격을 Ta로, 상기 제1 및 제2 더미 전극 단의 간격을 Tb로 규정할 때, Ta≥Tb인 적층 세라믹 커패시터를 제공한다.

Description

적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판{MULTI-LAYERED CERAMIC CAPACITOR AND MOUNTING CIRCUIT OF MULTI-LAYERED CERAMIC CAPACITOR}
본 발명은 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판에 관한 것이다.
적층 칩 전자 부품의 하나인 적층 세라믹 커패시터는 액정 표시 장치(LCD: Liquid Crystal Display) 및 플라즈마 표시 장치 패널(PDP: Plasma Display Panel) 등의 영상 기기, 컴퓨터, 개인 휴대용 단말기(PDA: Personal Digital Assistants) 및 휴대폰 등 여러 전자 제품의 인쇄회로기판에 장착되어 전기를 충전시키거나 또는 방전시키는 역할을 하는 칩 형태의 콘덴서이다.
이러한 적층 세라믹 커패시터(MLCC: Multi-Layered Ceramic Capacitor)는 소형이면서 고용량이 보장되고 실장이 용이하다는 장점으로 인하여 다양한 전자 장치의 부품으로 사용될 수 있다.
상기 적층 세라믹 커패시터는 복수의 유전체층과, 상기 유전체층 사이에 서로 다른 극성의 내부 전극이 번갈아 적층된 구조를 가질 수 있다.
이러한 유전체층은 압전성 및 전왜성을 갖기 때문에, 적층 세라믹 커패시터에 직류 또는 교류 전압이 인가될 때 상기 내부 전극들 사이에 압전 현상이 발생하여 진동이 나타날 수 있다.
이러한 진동은 적층 세라믹 커패시터의 외부 전극을 통해 상기 적층 세라믹 커패시터가 실장된 인쇄회로기판으로 전달되어 상기 인쇄회로기판 전체가 음향 반사면이 되면서 잡음이 되는 진동음을 발생시키게 된다.
상기 진동음은 사람에게 불쾌감을 주는 20 내지 20,000 Hz 영역의 가청 주파수에 해당 될 수 있으며, 이렇게 사람에게 불쾌감을 주는 진동음을 어쿠스틱 노이즈(acoustic noise)라고 한다.
상기 어쿠스틱 노이즈를 감소하기 위해 적층 세라믹 커패시터의 하부 커버층의 두께를 증가시킨 형태의 제품이 연구되고 있다.
그러나, 적층 세라믹 커패시터의 하부 커버층을 증가시키게 되면 소성 수축 거동 차이에 의해 내부 전극을 포함하는 액티브층과 하부 커버층의 경계면 사이에 디라미네이션이 발생하는 문제점이 있을 수 있다.
상기 디라미네이션을 방지하기 위해 하부 커버층의 내부에 동일 방향으로 노출되는 구조의 더미 전극 단을 형성한 구조의 적층 세라믹 커패시터가 개시되어 있다.
그러나, 이러한 더미 전극 단을 갖는 적층 세라믹 커패시터는 액티브층의 내부 전극들이 오버랩되는 영역과 더미 전극 단의 길이 방향 마진부 사이의 단차가 커져 상기 길이 방향 마진부에 디라미네이션이 발생하는 문제점이 있을 수 있다.
하기 특허문헌 1은 적층 세라믹 커패시터의 하부 커버층의 두께를 증가시킨 내용을 기재하고 있으나, 하부 커버층이 더미 전극을 포함하는 구조에 대해서 개시하지 않는다.
일본특허공개공보 평6-215978호
당 기술 분야에서는, 하부 커버층에 더미 전극을 형성하되, 압전 현상에 의한 진동으로 발생되는 소음을 감소시키면서, 액티브층과 하부 커버층의 경계면 사이 및 하부 커버층의 길이 방향 마진부에 디라미네이션이 발생하는 것을 방지할 수 있는 새로운 방안이 요구되어 왔다.
본 발명의 일 측면은, 복수의 유전체층이 적층된 세라믹 본체; 상기 유전체층을 사이에 두고 상기 세라믹 본체의 양 단면을 통해 번갈아 노출되도록 형성된 복수의 제1 및 제2 내부 전극을 포함하여 용량이 형성된 액티브층; 상기 액티브층의 상부에 형성된 상부 커버층; 상기 액티브층의 하부에 형성되며, 상기 상부 커버층에 비해 두꺼운 두께를 갖는 하부 커버층; 상기 하부 커버층의 내부에 상기 하부 커버층의 양 단면을 통해 번갈아 노출되도록 마련되는 제1 및 제2 더미 전극 단; 및 상기 세라믹 본체의 양 단면을 각각 덮도록 형성되는 제1 및 제2 외부 전극; 을 포함하며, 상기 제1 및 제2 더미 전극 단은 상기 유전체층을 사이에 두고 상기 하부 커버층의 동일한 단면을 통해 노출되는 복수의 제1 및 제2 더미 패턴을 각각 포함하며, 상기 제1 및 제2 내부 전극의 간격을 Ta로, 상기 제1 및 제2 더미 전극 단의 간격을 Tb로 규정할 때, Tb≥Ta인 적층 세라믹 커패시터를 제공한다.
본 발명의 일 실시 예에서, 상기 세라믹 본체의 전체 두께의 1/2를 A로, 상기 하부 커버층의 두께를 B로, 상기 액티브층의 전체 두께의 1/2를 C로, 상기 상부 커버층의 두께를 D로 규정할 때, 상기 액티브층의 중심부가 상기 세라믹 본체의 중심부로부터 벗어난 비율, (B+C)/A는 1.063≤(B+C)/A≤1.745의 범위를 만족할 수 있다.
본 발명의 일 실시 예에서, 상기 상부 커버층의 두께(D)와 상기 하부 커버층의 두께(B) 사이의 비율, D/B는 0.021≤D/B≤0.422의 범위를 만족할 수 있다.
본 발명의 일 실시 예에서, 상기 세라믹 본체의 전체 두께의 1/2(A)에 대한 상기 하부 커버층의 두께(B)의 비율, B/A는 0.329≤B/A≤1.522의 범위를 만족할 수 있다.
본 발명의 일 실시 예에서, 상기 하부 커버층의 두께(B)에 대한 상기 액티브층의 전체 두께의 1/2(C)의 비율, C/B는 0.146≤C/B≤2.458의 범위를 만족할 수 있다.
본 발명의 일 실시 예에서, 전압 인가시 상기 액티브층의 중심부에서 발생하는 변형율과 상기 하부 커버층에서 발생하는 변형율의 차이에 의해, 상기 세라믹 본체의 양 단면에 형성된 변곡점이 상기 세라믹 본체의 전체 두께의 중심부 이하에서 형성될 수 있다.
본 발명의 다른 측면은, 상부에 제1 및 제2 전극 패드를 갖는 인쇄회로기판; 및 상기 인쇄회로기판 위에 설치된 적층 세라믹 커패시터; 를 포함하며, 상기 적층 세라믹 커패시터는, 복수의 유전체층이 적층된 세라믹 본체와, 상기 유전체층을 사이에 두고 상기 세라믹 본체의 양 단면을 통해 번갈아 노출되도록 형성된 복수의 제1 및 제2 내부 전극을 포함하는 액티브층과, 상기 액티브층의 상부에 형성된 상부 커버층과, 상기 액티브층의 하부에 상기 상부 커버층에 비해 두껍게 형성된 하부 커버층과, 상기 하부 커버층의 내부에 상기 하부 커버층의 양 단면을 통해 번갈아 노출되도록 마련되는 제1 및 제2 더미 전극 단과, 상기 세라믹 본체의 양 단면에서 상하 면에 까지 상기 제1 및 제2 내부 전극 및 상기 제1 및 제2 더미 전극 단의 노출된 부분과 전기적으로 연결되고 상기 제1 및 제2 전극 패드와 솔더링으로 연결되도록 형성되는 제1 및 제2 외부 전극을 포함하며, 상기 제1 및 제2 더미 전극 단은 상기 유전체층을 사이에 두고 상기 하부 커버층의 동일한 단면을 통해 노출되는 복수의 제1 및 제2 더미 패턴을 각각 포함하며, 상기 제1 및 제2 내부 전극의 간격을 Ta로, 상기 제1 및 제2 더미 전극 단의 간격을 Tb로 규정할 때, Tb≥Ta인 적층 세라믹 커패시터의 실장 기판을 제공한다.
본 발명의 일 실시 예에서, 전압 인가시 상기 적층 세라믹 커패시터의 상기 액티브층의 중심부에서 발생하는 변형율과 상기 하부 커버층에서 발생하는 변형율의 차이에 의해, 상기 세라믹 본체의 양 단면에 형성된 변곡점이 상기 솔더링의 높이 이하에서 형성될 수 있다.
본 발명의 일 실시 형태에 따르면, 하부 커버층이 상부 커버층에 비해 두꺼운 두께를 갖도록 함으로서 적층 세라믹 커패시터에 발생되는 진동을 감소시켜 인쇄회로기판으로 전달되어 발생되는 어쿠스틱 노이즈를 감소시킬 수 있는 효과가 있다.
또한, 하부 커버층의 내부에 양 단면을 통해 번갈아 노출되도록 제1 및 제2 더미 전극 단을 형성하여 액티브층과 하부 커버층의 경계면 사이에 디라미네이션이 발생하는 것을 방지할 수 있는 효과가 있다.
또한, 상기 제1 및 제2 더미 전극 단은 복수 개가 동일 방향으로 노출되는 제1 및 제2 더미 패턴을 각각 포함하도록 하고, 제1 및 제2 내부 전극의 간격을 제1 및 제2 더미 전극 단의 간격과 같거나 이 보다 좁게 하여 하부 커버층에 형성되는 길이 방향 마진부에 디라미네이션이 발생하는 것을 방지할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터의 일부를 절개하여 개략적으로 도시한 사시도이다.
도 2는 도 1의 적층 세라믹 커패시터를 길이 방향으로 절단하여 도시한 단면도이다.
도 3은 적층 세라믹 커패시터에 포함되는 구성 요소들의 치수 관계를 설명하기 위해 도 1의 적층 세라믹 커패시터를 길이 방향으로 절단하여 개략적으로 도시한 단면도이다.
도 4는 도 1의 적층 세라믹 커패시터가 인쇄회로기판에 실장된 모습을 도시한 사시도이다.
도 5는 도 4의 적층 세라믹 커패시터 및 인쇄회로기판을 길이 방향으로 절단하여 도시한 단면도이다.
도 6은 도 4의 적층 세라믹 커패시터가 인쇄회로기판에 실장된 상태에서 전압이 인가되어 적층 세라믹 커패시터가 변형되는 모습을 개략적으로 도시한 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다.
그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다.
또한, 본 발명의 실시 형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.
도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
또한, 각 실시 예의 도면에 나타난 동일한 사상의 범위 내의 기능이 동일한 구성 요소는 동일한 참조 부호를 사용하여 설명한다.
본 발명의 실시 예들을 명확하게 설명하기 위해 육면체의 방향을 정의하면, 도면 상에 표시된 L, W 및 T는 각각 길이 방향, 폭 방향 및 두께 방향을 나타낸다. 여기서, 두께 방향은 유전체층이 적층된 적층 방향과 동일한 개념으로 사용될 수 있다.
또한, 본 실시 형태에서는 설명의 편의를 위해 세라믹 본체의 길이 방향으로 제1 및 제2 외부 전극이 형성되는 면을 양 단면으로 설정하고, 이와 수직으로 교차되는 면을 양 측면으로 설정하여 함께 설명하기로 한다.
적층 세라믹 커패시터
도 1은 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터의 일부를 절개하여 개략적으로 도시한 사시도이고, 도 2는 도 1의 적층 세라믹 커패시터를 길이 방향으로 절단하여 도시한 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시 형태에 따른 적층 세라믹 커패시터(100)는, 세라믹 본체(110), 제1 및 제2 내부 전극(121, 122)을 갖는 액티브층(115), 상부 및 하부 커버층(112, 113), 세라믹 본체(110)의 양 단면을 각각 덮도록 형성된 제1 및 제2 외부 전극(131, 132) 및 하부 커버층(113)의 내부에 구비된 제1 및 제2 더미 전극 단을 포함한다.
세라믹 본체(110)는 복수의 유전체층(111)을 적층한 다음 소성하여 형성되며, 이러한 세라믹 본체(110)의 형상, 치수 및 유전체층(111)의 적층 수가 본 실시 형태에 도시된 것으로 한정되는 것은 아니다.
또한, 세라믹 본체(110)를 형성하는 복수의 유전체층(111)은 소결된 상태로서, 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)를 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.
이러한 세라믹 본체(110)는 커패시터의 용량 형성에 기여하는 부분으로서의 액티브층(115)과, 상하 마진부로서 액티브층(115)의 상하부에 각각 형성된 상부 및 하부 커버층(112, 113)으로 구성될 수 있다.
액티브층(115)은 유전체층(111)을 사이에 두고 복수의 제1 및 제2 내부 전극(131, 132)을 반복적으로 적층하여 형성될 수 있다.
이때, 유전체층(111)의 두께는 적층 세라믹 커패시터(100)의 용량 설계에 맞추어 임의로 변경할 수 있으며, 바람직하게 1 층의 두께는 소성 후 0.01 내지 1.00 ㎛이 되도록 구성할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
또한, 유전체층(111)은 고유전률을 갖는 세라믹 분말, 예를 들어 티탄산바륨(BaTiO3)계 또는 티탄산스트론튬(SrTiO3)계 분말을 포함할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
상부 및 하부 커버층(112, 113)은 내부 전극을 포함하지 않는 것을 제외하고는 유전체층(111)과 동일한 재질 및 구성을 가질 수 있다.
상부 및 하부 커버층(112, 113)은 단일 유전체층 또는 2 개 이상의 유전체층을 액티브층(115)의 상하면에 각각 두께 방향으로 적층하여 형성할 수 있으며, 기본적으로 물리적 또는 화학적 스트레스에 의한 제1 및 제2 내부 전극(121, 122)의 손상을 방지하는 역할을 수행할 수 있다.
제1 및 제2 내부 전극(121, 122)은 서로 다른 극성을 갖는 전극으로서, 유전체층(111)에 소정의 두께로 도전성 금속을 포함하는 도전성 페이스트를 인쇄하여 유전체층(111)의 적층 방향을 따라 양 단면을 통해 번갈아 노출되도록 형성될 수 있으며, 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 절연될 수 있다.
제1 및 제2 내부 전극(121, 122)은 세라믹 본체(110)의 양 단면을 통해 번갈아 노출된 부분을 통해 제1 및 제2 외부 전극(131, 132)과 각각 전기적으로 연결될 수 있다.
따라서, 제1 및 제2 외부 전극(131, 132)에 전압을 인가하면 서로 대향하는 제1 및 제2 내부 전극(121, 122) 사이에 전하가 축적되고, 이때 적층 세라믹 커패시터(100)의 정전 용량은 액티브층(115)에서 제1 및 제2 내부 전극(121, 122)의 서로 중첩되는 영역의 면적과 비례하게 된다.
이러한 제1 및 제2 내부 전극(121, 122)의 두께는 용도에 따라 결정될 수 있는데, 예를 들어 세라믹 본체(110)의 크기를 고려하여 0.2 내지 1.0 ㎛의 범위 내에 있도록 결정될 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
또한, 제1 및 제2 내부 전극(121, 122)을 형성하는 도전성 페이스트에 포함되는 도전성 금속은 니켈(Ni), 구리(Cu), 팔라듐(Pd) 또는 이들의 합금일 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
또한, 상기 도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
제1 및 제2 외부 전극(131, 132)은 도전성 금속을 포함하는 도전성 페이스트에 의해 형성될 수 있으며, 상기 도전성 금속은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 금(Au) 또는 이들의 합금일 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
한편, 하부 커버층(113)은 상부 커버층(112) 보다 유전체층의 적층 수를 더 늘림으로써 상부 커버층(112)에 비해 두꺼운 두께를 갖도록 형성될 수 있다.
이때, 하부 커버층(113)의 두께가 두꺼워짐으로 인해서 소성 수축 거동 차이에 의해 액티브층(115)과 하부 커버층(113)의 경계면 사이에 디라미네이션이 발생할 수 있다.
본 실시 형태에서는 하부 커버층(113)의 내부에 유전체층을 사이에 두고 하부 커버층(113)의 양 단면을 통해 번갈아 노출되도록 복수의 제1 및 제2 더미 전극 단이 마련될 수 있다.
또한, 본 실시 형태에서는 2개의 제1 및 제2 더미 전극 단이 두께 방향을 따라 서로 대응되게 반복하여 형성된 것으로 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니며, 상기 제1 및 제2 더미 전극 단은 필요시 1쌍을 서로 대응되게 형성하거나 또는 3개 이상의 제1 및 제2 더미 전극 단을 두께 방향을 따라 서로 대응되게 반복하여 형성할 수 있는 등 본 발명이 이에 한정되는 것은 아니다.
본 발명은 이러한 적층 세라믹 커패시터(100)의 구성에 따라, 소성 수축 거동 차이에 의해 액티브층(115)과 하부 커버층(113)의 경계면 사이에 디라미네이션이 발생하는 것을 방지할 수 있다.
이때, 상기 제1 및 제2 더미 전극 단은 동일 방향의 하부 커버층(113)의 단면을 통해 노출되는 적어도 2 개 이상의 제1 및 제2 더미 패턴(123, 124)을 각각 포함할 수 있다.
제1 및 제2 더미 패턴(123, 124)은 제1 및 제2 내부 전극(121, 122)과 동일 성분의 도전성 페이스트를 하부 커버층(113)을 형성하는 유전체층(111)에 소정의 두께로 인쇄하여 형성될 수 있으며, 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 절연될 수 있다. 다만, 상하로 인접한 2 개 이상의 더미 패턴이 동일 방향으로 노출된다는 점에서 제1 및 제2 내부 전극(121, 122)과 상이한 구성을 갖는다.
본 실시 형태에서는 상기 각각의 제1 및 제2 더미 전극 단이 각각 동일 방향으로 노출되는 제1 및 제2 더미 패턴(123, 124)을 각각 3 개씩 포함하는 것으로 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니며, 제1 또는 제2 더미 패턴(123, 124)은 필요시 하나의 제1 또는 제2 더미 전극 단에 2 개씩 또는 4 개 이상씩 서로 인접하게 적층되어 동일 방향으로 노출되도록 형성될 수 있다.
본 발명은 이러한 적층 세라믹 커패시터(100)의 구성에 따라, 액티브층(115)과 하부 커버층(113)의 길이 방향 마진부 사이의 단차가 감소되어 제1 및 제2 더미 패턴(123, 124)의 길이 방향 마진부에 디라미네이션이 발생하는 것을 방지할 수 있다.
또한, 하부 커버층(113)의 길이 방향 마진부의 디라미네이션 발생 방지 효과는 제1 및 제2 내부 전극(121, 122)의 간격(Ta)이 제1 및 제2 더미 전극 단의 간격과 같거나 이에 비해 작을 때 더 효과적일 수 있으며 이렇게 제1 및 제2 내부 전극(121, 122)과 제1 및 제2 더미 전극 단의 간격 크기를 한정하면 적층 세라믹 커패시터(100)에 신뢰성 불량이 발생하는 것 또한 방지할 수 있다.
이하, 본 실시 형태에 따른 적층 세라믹 커패시터에 포함되는 구성 요소들의 치수와 어쿠스틱 노이즈에 대한 관계를 설명한다.
도 3을 참조하여 세라믹 본체(110)의 전체 두께의 1/2를 A로, 하부 커버층(113)의 두께를 B로, 액티브층(115)의 전체 두께의 1/2를 C로, 상부 커버층(112)의 두께를 D로 규정한다.
여기서, 세라믹 본체(110)의 전체 두께는 세라믹 본체(110)의 상면(ST)에서 하면(SB)까지의 거리를 의미하고, 액티브층(115)의 전체 두께는 액티브층(115)의 최상부에 형성된 제2 내부 전극(122)의 상면(ST)에서 액티브층(115)의 최하부에 형성된 제1 내부 전극(121)의 하면(SB)까지의 거리를 의미한다.
또한, 하부 커버층(113)의 두께(B)는 액티브층(115)의 두께 방향의 최하부에 형성된 제1 내부 전극(122)의 하면에서 세라믹 본체(110)의 하면(SB)까지의 거리를 의미하고, 상부 커버층(112)의 두께(D)는 액티브층(115)의 두께 방향의 최상부에 형성된 제2 내부 전극(122)의 상면에서 세라믹 본체(110)의 상면(ST)까지의 거리를 의미한다.
적층 칩 커패시터(100)의 양 단면에 형성된 제1 및 제2 외부 전극(131, 132)에 극성이 다른 전압이 인가되면, 유전체층(111)의 역압전성 효과(Inverse piezoelectric effect)에 의해 세라믹 본체(110)는 두께 방향으로 팽창 및 수축을 하게 되고, 세라믹 본체(110)의 양 단면은 포아송 효과(Poisson effect)에 의해 세라믹 본체(110)의 두께 방향의 팽창 및 수축과는 반대로 수축 및 팽창을 하게 된다.
여기서, 액티브층(115)의 중심부는 제1 및 제2 외부 전극(131, 132)이 형성된 길이 방향의 양 단부에서 수축 및 팽창이 크게 발생하는 부분으로, 이 부분에 솔더가 접합될 경우 상기 솔더를 통해 세라믹 본체(110)의 길이 방향의 양 단부의 수축 및 팽창 거동이 인쇄회로기판으로 대부분 전달되므로 어쿠스틱 노이즈 발생이 크게 증가하게 된다.
즉, 본 실시 형태에서는 어쿠스틱 노이즈를 감소시키기 위해, 전압이 인가되어 액티브층(115)의 중심부(CLA)에서 발생하는 변형율과 하부 커버층(113)에서의 발생하는 변형율의 차이에 의해 세라믹 본체(110)의 양 단면에 형성된 변곡점(PI: point of inflection)이 세라믹 본체(110)의 두께의 중심부(CLC) 이하에서 형성될 수 있다.
이때, 어쿠스틱 노이즈를 더 감소시키기 위해, 액티브층(115)의 중심부(CLA)가 세라믹 본체(110)의 중심부(CLC)로부터 벗어난 비율, (B+C)/A는 1.063≤(B+C)/A≤1.745의 범위를 만족하는 것이 바람직하다.
또한, 상부 커버층(112)의 두께(D)와 하부 커버층(113)의 두께(B) 사이의 비율, D/B는 0.021≤D/B≤0.422의 범위를 만족할 수 있다.
또한, 세라믹 본체(110)의 두께의 1/2(A)에 대한 하부 커버층(113)의 두께(B)의 비율, B/A는 0.329≤B/A≤1.522의 범위를 만족할 수 있다.
또한, 하부 커버층(113)의 두께(B)에 대한 액티브층(115)의 두께의 1/2(C)의 비율, C/B는 0.146≤C/B≤2.458의 범위를 만족할 수 있다.
실험 예
본 발명의 실시 예와 비교 예에 따른 적층 세라믹 커패시터는 하기와 같이 제작되었다.
티탄산바륨(BaTiO3) 등의 파우더를 포함하여 형성된 슬러리를 캐리어 필름(carrier film) 상에 도포 및 건조하여 1.8 ㎛의 두께로 제조된 복수 개의 세라믹 그린 시트를 마련한다.
다음으로, 상기 세라믹 그린 시트 상에 스크린을 이용하여 니켈 내부 전극용 도전성 페이스트를 도포하여 세라믹 그린 시트의 양 단면을 통해 번갈아 노출되도록 제1 및 제2 내부 전극(121, 122)을 형성한다.
상기 세라믹 그린 시트는 약 370 층으로 적층하여 적층체를 형성하되, 제1 및 제2 내부 전극(121, 122)이 형성되지 않은 세라믹 그린 시트를 제1 및 제2 내부 전극(121, 122)이 형성된 세라믹 그린 시트의 하부에서 상부보다 더 많이 적층 하였다.
이때, 하부에 형성된 세라믹 그린 시트에는 적어도 2 개 이상이 동일 방향으로 노출되도록 제1 및 제2 내부 전극(121, 122)과 동일한 형성 방법으로 제1 및 제2 더미 패턴(123, 124)을 형성하여 세라믹 그린 시트의 양 단면을 통해 번갈아 노출되도록 제1 및 제2 더미 전극 단을 형성한다.
이와 같이 형성된 적층체를 약 85 ℃에서 약 1,000 kgf/cm2 의 압력 조건으로 등압 압축성형(isostatic pressing) 하였다.
이후, 압착이 완료된 적층체를 개별 칩의 형태로 절단하였고, 절단된 칩은 대기 분위기에서 약 230 ℃, 약 60 시간 유지하여 탈바인더를 진행하였다.
다음으로, 약 1,200 ℃에서 제1 및 제2 내부 전극(121, 122) 및 제1 및 제2 더미 패턴(123, 124)이 산화되지 않도록 Ni/NiO 평형 산소 분압 보다 낮은 10-11 내지 10-10 atm의 산소 분압하 환원분위기에서 소성하여 세라믹 본체(110)를 마련하였다.
소성 후 세라믹 본체(110)의 사이즈는 길이×폭(L×W)은 약 1.64 mm ×0.88 mm(L×W, 1608 사이즈)이었다. 다음으로, 세라믹 본체(110)의 양 단면에 제1 및 제2 외부 전극(131, 132)을 각각 형성하는 공정을 거쳐 적층 세라믹 커패시터(100)로 제작하였다.
여기서, 제작 공차는 길이×폭(L×W)으로 ±0.1 mm 내의 범위로 정하였고, 이를 만족하면 실험하여 어쿠스틱 노이즈 측정을 실시하였다.
Figure 112013027467497-pat00001
여기서, *는 비교 예, AN은 어쿠스틱 노이즈(acoustic noise)
상기 표 1의 데이터는 도 3과 같이 적층 세라믹 커패시터(100)의 세라믹 본체(110)의 폭 방향(W)의 중심부에서 길이 방향(L) 및 두께 방향(T)으로 절개한 단면을 주사전자현미경(SEM, Scanning Electron Microscope)으로 찍은 사진을 기준으로 각각의 치수를 측정하였다.
여기서 A, B, C 및 D는 상기에서 설명한 바와 같이, 세라믹 본체(110)의 전체 두께의 1/2을 A로, 하부 커버층(113)의 두께를 B로, 액티브층(115)의 전체 두께의 1/2을 C로, 상부 커버층(112)의 두께를 D로 규정하였다.
어쿠스틱 노이즈를 측정하기 위해, 어쿠스틱 노이즈 측정용 기판당 1개의 샘플(적층 세라믹 커패시터)을 상하 방향으로 구분하여 인쇄 회로 기판에 실장한 후 그 기판을 측정용 지그(Jig)에 장착하였다.
그리고, DC 파워 서플라이(Power supply) 및 신호 발생기(Function generator)를 이용하여 측정 지그에 장착된 샘플의 양 단자에 DC 전압 및 전압 변동을 인가하였다. 상기 인쇄 회로 기판의 바로 위에 설치된 마이크를 통해 어쿠스틱 노이즈를 측정하였다.
상기 표 1에서, 샘플 1 내지 3은 하부 커버층(113)의 두께(B)와 상부 커버층(112)의 두께(D)가 거의 유사한 커버 대칭 구조를 갖는 비교 예이고, 샘플 4 내지 13은 상부 커버층(112)의 두께(D)가 하부 커버층(113)의 두께(B)보다 두꺼운 구조를 갖는 비교 예이다.
그리고, 샘플 14, 15 및 35 내지 37은 하부 커버층(113)의 두께(B)가 상부 커버층(112)의 두께(D)보다 두꺼운 구조를 갖는 비교 예이고, 샘플 16 내지 34는 본 발명의 실시 형태에 따른 실시 예이다.
여기서, (B+C)/A 값이 거의 1인 경우는 액티브층(115)의 중심부가 세라믹 본체(110)의 중심부로부터 크게 벗어나지 않음을 의미한다. 하부 커버층(113)의 두께(B)와 상부 커버층(112)의 두께(D)가 거의 유사한 커버 대칭 구조를 갖는 샘플 1 내지 3의 (B+C)/A 값은 거의 1이다.
(B+C)/A 값이 1보다 크면 액티브층(115)의 중심부가 세라믹 본체(110)의 중심부로부터 상부 방향으로 벗어났음을 의미하고, (B+C)/A 값이 1 보다 작으면 액티브층(115)의 중심부가 세라믹 본체(110)의 중심부로부터 하부 방향으로 벗어났음을 의미할 수 있다.
상기 표 1을 참조하면, 액티브층(115)의 중심부가 세라믹 본체(110)의 중심부로부터 벗어난 비율, (B+C)/A는 1.063≤(B+C)/A≤1.745의 범위를 만족하는 실시 예인 샘플 16 내지 34에서 어쿠스틱 노이즈가 20 dB 미만으로 현저히 줄어드는 것을 확인할 수 있다.
또한, 액티브층(115)의 중심부가 세라믹 본체(110)의 중심부로부터 벗어난 비율, (B+C)/A가 1.063 미만인 샘플 1 내지 15는 액티브층(115)의 중심부가 세라믹 본체(110)의 중심부로부터 거의 벗어나지 않았거나, 액티브층(115)의 중심부가 세라믹 본체(110)의 중심부로부터 하부 방향으로 벗어난 구조를 갖는다.
상기 (B+C)/A가 1.063 미만인 샘플 1 내지 15는 어쿠스틱 노이즈가 25 내지 32.5 dB로서 본 발명에 따른 실시 예에 비해 어쿠스틱 노이즈 감소 효과가 없음을 알 수 있다.
또한, 액티브층(115)의 중심부가 세라믹 본체(110)의 중심부로부터 벗어난 비율, (B+C)/A가 1.745를 초과하는 샘플 35 내지 37의 경우에는 목표 용량 대비 정전 용량이 낮아서 용량 불량이 발생하였다.
상기 표 1에서, 용량 구현율(즉, 목표 용량 대비 정전 용량의 비율)이 "NG"로 표시된 것은 목표 용량치를 100 %라고 할 때, 목표 용량 대비 정전 용량 값이 80 % 미만인 경우를 의미한다.
또한, 상부 커버층(112)의 두께(D)와 하부 커버층(113)의 두께(B)의 비율(D/B)이 0.021≤D/B≤0.422의 범위를 만족하는 실시 예들은 어쿠스틱 노이즈가 현저히 줄어드는 것을 알 수 있다.
반면에, 상부 커버층(112)의 두께(D)와 하부 커버층(113)의 두께(B)의 비율(D/B)이 0.422를 초과하는 비교 예들은 어쿠스틱 노이즈 감소 효과가 없음을 알 수 있다.
상부 커버층(112)의 두께(D)와 하부 커버층(113)의 두께(B)의 비율(D/B)이 0.021 미만의 경우에는 상부 커버층(112)의 두께(D)에 비해 하부 커버층(113)의 두께(B)가 지나치게 커서 크랙 또는 디라미네이션 발생할 수 있으며, 또한 목표 용량 대비 정전 용량이 낮아서 용량 불량이 발생할 수 있다.
한편, 실시 예 중에서 세라믹 본체(110)의 두께(A)에 대한 하부 커버층(113)의 두께(B)의 비율(B/A) 및 하부 커버층(113)의 두께(B)에 대한 액티브층(115)의 두께(C)의 비율(C/B) 각각이 0.329≤B/A≤1.522 및 0.146≤C/B≤2.458의 범위를 만족하는 실시 예인 샘플 19 내지 34는 어쿠스틱 노이즈가 18 dB 미만으로 줄어드는 것을 알 수 있다.
반면에, 세라믹 본체(110)의 두께(A)에 대한 하부 커버층(113)의 두께(B)의 비율(B/A)이 1.522를 초과하거나 하부 커버층(113)의 두께(B)에 대한 액티브층(115)의 두께(C)의 비율(C/B)이 0.146 미만인 샘플 35 내지 37의 경우에는 목표 용량 대비 정전 용량이 낮아서 용량 불량이 발생하는 문제점이 있었다.
하기 표 2는 하부 커버층(113)에 형성된 제1 및 제2 더미 전극 단의 적용 여부 및 상기 제1 및 제2 더미 전극 단에서 동일 방향의 제1 또는 제2 더미 패턴(123, 124)의 개수에 따른 디라미네이션의 발생 여부를 나타낸 것이다.
Figure 112013027467497-pat00002
여기서 A, B, C 및 D는 상기에서 설명한 바와 같이, 세라믹 본체(110)의 전체 두께의 1/2을 A로, 하부 커버층(113)의 두께를 B로, 액티브층(115)의 전체 두께의 1/2을 C로, 상부 커버층(112)의 두께를 D로 규정하였다.
상기 표 2에서, 샘플 1은 하부 커버층(113)에 더미 패턴이 형성되지 않은 비교 예를 나타낸다. 상기 샘플 1의 경우 적층 세라믹 커패시터의 A 내지 D의 수치 관계가 본 실시 형태의 바람직한 범위 이내에 있어서 어쿠스틱 노이즈의 감소 효과는 있으나 액티브층(115)과 하부 커버층(113)의 경계면 사이에서 디라미네이션이 발생하는 문제점이 있음을 알 수 있다.
샘플 2는 하부 커버층(113)에 더미 패턴이 형성되나, 상기 더미 패턴단은 모두 하부 커버층(113)의 동일한 방향의 일 단면으로만 노출되는 구조를 갖는 비교 예를 나타낸다. 상기 샘플 2의 경우 적층 세라믹 커패시터의 A 내지 D의 수치 관계가 본 실시 형태의 바람직한 범위 이내에 있어서 어쿠스틱 노이즈의 감소 효과는 있으나 액티브층(115)과 더미 패턴이 노출되는 방향과 반대 편의 길이 방향 마진부와의 단차가 커져서 더미 패턴의 길이 방향 마진부에 디라미네이션이 발생하는 문제점이 있음을 알 수 있다.
샘플 3 내지 8은 본 발명의 실시 예로서, 하부 커버층(113)에 제1 및 제2 더미 전극 단이 형성되며, 상기 제1 및 제2 더미 전극 단은 하부 커버층(113)의 양 단면을 통해 번갈아 노출되며, 상기 각각의 제1 및 제2 더미 전극 단은 동일한 방향의 일 단면으로 노출되는 적어도 2 개 이상의 제1 및 제2 더미 패턴(123, 124)을 각각 포함하여 구성될 수 있으며, 이러한 구조의 경우 세라믹 본체(110)의 길이 방향 마진부에 디라미네이션이 발생하지 않음을 알 수 있다.
따라서, 액티브층(115)과 하부 커버층(113)의 경계면 사이 및 하부 커버층(113)의 길이 방향 마진부에 디라미네이션이 발생하지 않도록 하기 위해서는, 하부 커버층(113)의 내부에 하부 커버층(113)의 양 단면을 통해 번갈아 노출되는 제1 및 제2 더미 전극 단을 형성하며, 상기 제1 및 제2 더미 전극 단은 동일 방향으로 노출되는 복수의 제1 및 제2 더미 패턴(123, 124)을 각각 포함하는 구조가 바람직함을 알 수 있다.
적층 세라믹 커패시터의 실장 기판
도 4 및 도 5를 참조하면, 본 실시 형태에 따른 적층 세라믹 커패시터(100)의 실장 기판(200)은 적층 세라믹 커패시터(100)가 수평하게 실장되는 인쇄회로기판(210)과, 인쇄회로기판(210)의 상면에 서로 이격되게 형성된 제1 및 제2 전극 패드(221, 222)를 포함한다.
이때, 적층 세라믹 커패시터(100)는 하부 커버층(113)이 하측에 배치되며 제1 및 제2 외부 전극(131, 132)이 각각 제1 및 제2 전극 패드(221, 222) 위에 접촉되게 위치한 상태에서 솔더링(230)에 의해 인쇄회로기판(210)과 전기적으로 연결될 수 있다.
위와 같이 적층 세라믹 커패시터(100)가 인쇄회로기판(210)에 실장된 상태에서 전압을 인가하면 어쿠스틱 노이즈가 발생할 수 있다.
이때, 제1 및 제2 전극 패드(221, 222)의 크기는 적층 세라믹 커패시터(100)의 제1 및 제2 외부 전극(131, 132)과 제1 및 제2 전극 패드(221, 222)를 연결하는 솔더링(230)의 양을 결정하는 지표가 될 수 있으며, 이러한 솔더링(230)의 양에 따라 어쿠스틱 노이즈의 크기가 조절될 수 있다.
도 6을 참조하면, 적층 세라믹 커패시터(100)가 인쇄회로기판(210)에 실장된 상태에서 적층 세라믹 커패시터(100)의 양 단면에 형성된 제1 및 제2 외부 전극(131, 132)에 극성이 다른 전압이 인가되면, 유전체층(111)의 역압전성 효과(Inverse piezoelectric effect)에 의해 세라믹 본체(110)는 두께 방향으로 팽창 및 수축을 하게 되고, 제1 및 제2 외부 전극(131, 132)이 형성된 세라믹 본체(110)의 양 단면은 포아송 효과(Poisson effect)에 의해 세라믹 본체(110)의 두께 방향의 팽창 및 수축과는 반대로 수축 및 팽창을 하게 된다.
여기서, 액티브층(115)의 중심부는 제1 및 제2 외부 전극(131, 132)이 형성된 길이 방향의 양 단부에서 수축 및 팽창이 크게 발생하는 부분으로, 이 부분에 솔더가 접합될 경우 상기 솔더를 통해 세라믹 본체(110)의 길이 방향의 양 단부의 수축 및 팽창 거동이 인쇄회로기판으로 대부분 전달되므로 어쿠스틱 노이즈 발생이 크게 증가하게 된다.
적층 세라믹 커패시터(100)의 길이 방향의 양 단면이 최대로 팽창되면, 솔더링(230)의 상부는 팽창에 의해 외부로 밀려나는 힘(①)이 생기고, 액티브층(115)의 수축에 의해 하부 커버층(113)은 상측으로 휘어지게 되고 이로 인해 적층 세라믹 커패시터(100)의 길이 방향의 양 단면의 하부는 수축하게 되며 그 부분과 연결된 솔더링(230)의 하부 또한 수축되는 힘(②)을 받게 된다.
따라서, 본 실시 형태에서와 같이, 전압이 인가되어 액티브층(115)의 중심부(CLA)에서 발생하는 변형율과 하부 커버층(113)에서의 발생하는 변형율의 차이에 의해 세라믹 본체(110)의 양 단면에 형성된 변곡점이 솔더링(230)의 높이 이하에서 형성되면 어쿠스틱 노이즈를 더 감소시킬 수 있게 된다.
이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고, 청구 범위에 기재된 본 발명의 기술적 사항을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게는 자명할 것이다.
100 ; 적층 세라믹 커패시터 110 ; 세라믹 본체
111 ; 유전체층 112 ; 상부 커버층
113 ; 하부 커버층 115 ; 액티브층
121, 122 ; 제1 및 제2 내부 전극 123, 124 ; 제1 및 제2 더미 패턴
131, 132 ; 제1 및 제2 외부 전극 200 ; 실장 기판
210 ; 인쇄회로기판 221, 222 ; 제1 및 제2 전극 패드
230 ; 솔더링

Claims (12)

  1. 복수의 유전체층이 적층된 세라믹 본체;
    상기 유전체층을 사이에 두고 상기 세라믹 본체의 양 단면을 통해 번갈아 노출되도록 형성된 복수의 제1 및 제2 내부 전극을 포함하여 용량이 형성된 액티브층;
    상기 액티브층의 상부에 형성된 상부 커버층;
    상기 액티브층의 하부에 형성되며, 상기 상부 커버층에 비해 두꺼운 두께를 갖는 하부 커버층;
    상기 하부 커버층의 내부에 상기 하부 커버층의 양 단면을 통해 번갈아 노출되도록 마련되는 제1 및 제2 더미 전극 단; 및
    상기 세라믹 본체의 양 단면을 각각 덮도록 형성되는 제1 및 제2 외부 전극; 을 포함하며,
    상기 제1 및 제2 더미 전극 단은 상기 유전체층을 사이에 두고 상기 하부 커버층의 동일한 단면을 통해 노출되는 복수의 제1 및 제2 더미 패턴을 각각 포함하며,
    상기 제1 및 제2 내부 전극의 간격을 Ta로, 상기 제1 및 제2 더미 전극 단의 간격을 Tb로 규정할 때, Tb≥Ta인 적층 세라믹 커패시터.
  2. 제1항에 있어서,
    상기 세라믹 본체의 전체 두께의 1/2를 A로, 상기 하부 커버층의 두께를 B로, 상기 액티브층의 전체 두께의 1/2를 C로, 상기 상부 커버층의 두께를 D로 규정할 때,
    상기 액티브층의 중심부가 상기 세라믹 본체의 중심부로부터 벗어난 비율, (B+C)/A는 1.063≤(B+C)/A≤1.745의 범위를 만족하는 것을 특징으로 하는 적층 세라믹 커패시터.
  3. 제1항에 있어서,
    상기 상부 커버층의 두께(D)와 상기 하부 커버층의 두께(B) 사이의 비율, D/B는 0.021≤D/B≤0.422의 범위를 만족하는 것을 특징으로 하는 적층 세라믹 커패시터.
  4. 제1항에 있어서,
    상기 세라믹 본체의 전체 두께의 1/2(A)에 대한 상기 하부 커버층의 두께(B)의 비율, B/A는 0.329≤B/A≤1.522의 범위를 만족하는 것을 특징으로 하는 적층 세라믹 커패시터.
  5. 제1항에 있어서,
    상기 하부 커버층의 두께(B)에 대한 상기 액티브층의 전체 두께의 1/2(C)의 비율, C/B는 0.146≤C/B≤2.458의 범위를 만족하는 것을 특징으로 하는 적층 세라믹 커패시터.
  6. 제1항에 있어서,
    전압 인가시 상기 액티브층의 중심부에서 발생하는 변형율과 상기 하부 커버층에서 발생하는 변형율의 차이에 의해, 상기 세라믹 본체의 양 단면에 형성된 변곡점이 상기 세라믹 본체의 전체 두께의 중심부 이하에서 형성되는 것을 특징으로 하는 적층 세라믹 커패시터.
  7. 상부에 제1 및 제2 전극 패드를 갖는 인쇄회로기판; 및
    상기 인쇄회로기판 위에 설치된 적층 세라믹 커패시터; 를 포함하며,
    상기 적층 세라믹 커패시터는, 복수의 유전체층이 적층된 세라믹 본체와, 상기 유전체층을 사이에 두고 상기 세라믹 본체의 양 단면을 통해 번갈아 노출되도록 형성된 복수의 제1 및 제2 내부 전극을 포함하는 액티브층과, 상기 액티브층의 상부에 형성된 상부 커버층과, 상기 액티브층의 하부에 상기 상부 커버층에 비해 두껍게 형성된 하부 커버층과, 상기 하부 커버층의 내부에 상기 하부 커버층의 양 단면을 통해 번갈아 노출되도록 마련되는 제1 및 제2 더미 전극 단과, 상기 세라믹 본체의 양 단면에서 상하 면에 까지 상기 제1 및 제2 내부 전극 및 상기 제1 및 제2 더미 전극 단의 노출된 부분과 각각 전기적으로 연결되고 상기 제1 및 제2 전극 패드와 각각 솔더링으로 연결되도록 형성되는 제1 및 제2 외부 전극을 포함하며, 상기 제1 및 제2 더미 전극 단은 상기 유전체층을 사이에 두고 상기 하부 커버층의 동일한 단면을 통해 노출되는 복수의 제1 및 제2 더미 패턴을 각각 포함하며, 상기 제1 및 제2 내부 전극의 간격을 Ta로, 상기 제1 및 제2 더미 전극 단의 간격을 Tb로 규정할 때, Tb≥Ta인 적층 세라믹 커패시터의 실장 기판.
  8. 제7항에 있어서,
    상기 적층 세라믹 커패시터는, 상기 세라믹 본체의 전체 두께의 1/2를 A로, 상기 하부 커버층의 두께를 B로, 상기 액티브층의 전체 두께의 1/2를 C로, 상기 상부 커버층의 두께를 D로 규정할 때, 상기 액티브층의 중심부가 상기 세라믹 본체의 중심부로부터 벗어난 비율, (B+C)/A가 1.063≤(B+C)/A≤1.745의 범위를 만족하는 것을 특징으로 하는 적층 세라믹 커패시터의 실장 기판.
  9. 제7항에 있어서,
    상기 적층 세라믹 커패시터는, 상기 상부 커버층의 두께(D)와 상기 하부 커버층의 두께(B) 사이의 비율, D/B가 0.021≤D/B≤0.422의 범위를 만족하는 것을 특징으로 하는 적층 세라믹 커패시터의 실장 기판.
  10. 제7항에 있어서,
    상기 적층 세라믹 커패시터는, 상기 세라믹 본체의 전체 두께의 1/2(A)에 대한 상기 하부 커버층의 두께(B)의 비율, B/A가 0.329≤B/A≤1.522의 범위를 만족하는 것을 특징으로 하는 적층 세라믹 커패시터의 실장 기판.
  11. 제7항에 있어서,
    상기 적층 세라믹 커패시터는, 상기 하부 커버층의 두께(B)에 대한 상기 액티브층의 전체 두께의 1/2(C)의 비율, C/B가 0.146≤C/B≤2.458의 범위를 만족하는 것을 특징으로 하는 적층 세라믹 커패시터의 실장 기판.
  12. 제7항에 있어서,
    전압 인가시 상기 적층 세라믹 커패시터의 상기 액티브층의 중심부에서 발생하는 변형율과 상기 하부 커버층에서 발생하는 변형율의 차이에 의해, 상기 세라믹 본체의 양 단면에 형성된 변곡점이 상기 솔더링의 높이 이하에서 형성되는 것을 특징으로 하는 적층 세라믹 커패시터의 실장 기판.
KR1020130034272A 2013-03-29 2013-03-29 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판 KR101412940B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020130034272A KR101412940B1 (ko) 2013-03-29 2013-03-29 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
US13/866,786 US9570237B2 (en) 2013-03-29 2013-04-19 Multilayer ceramic capacitor and mounting board for multilayer ceramic capacitor
JP2013088212A JP5676678B2 (ja) 2013-03-29 2013-04-19 積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板
TW102114148A TWI500056B (zh) 2013-03-29 2013-04-22 多層陶瓷電容器及用於多層陶瓷電容器的安裝板件
CN201610908749.5A CN107705987B (zh) 2013-03-29 2013-05-20 多层陶瓷电容器和用于多层陶瓷电容器的安装板
CN201310187505.9A CN104078236B (zh) 2013-03-29 2013-05-20 多层陶瓷电容器和用于多层陶瓷电容器的安装板
US15/042,563 US9646770B2 (en) 2013-03-29 2016-02-12 Multilayer ceramic capacitor and mounting board for multilayer ceramic capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130034272A KR101412940B1 (ko) 2013-03-29 2013-03-29 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판

Publications (1)

Publication Number Publication Date
KR101412940B1 true KR101412940B1 (ko) 2014-06-26

Family

ID=51134647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130034272A KR101412940B1 (ko) 2013-03-29 2013-03-29 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판

Country Status (5)

Country Link
US (2) US9570237B2 (ko)
JP (1) JP5676678B2 (ko)
KR (1) KR101412940B1 (ko)
CN (2) CN104078236B (ko)
TW (1) TWI500056B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170119232A (ko) 2016-04-18 2017-10-26 삼성전기주식회사 커패시터
KR20200052593A (ko) * 2018-11-07 2020-05-15 삼성전기주식회사 적층 세라믹 전자부품

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101452054B1 (ko) * 2012-12-03 2014-10-22 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101630029B1 (ko) * 2014-03-07 2016-06-13 삼성전기주식회사 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판
KR102089694B1 (ko) * 2014-04-30 2020-03-16 삼성전기주식회사 적층 세라믹 전자부품
JP2016001695A (ja) * 2014-06-12 2016-01-07 株式会社村田製作所 積層コンデンサ、これを含む積層コンデンサ連および積層コンデンサ実装体
KR101630051B1 (ko) * 2014-07-29 2016-06-13 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP6265114B2 (ja) * 2014-11-28 2018-01-24 株式会社村田製作所 積層コンデンサおよびその製造方法
JP6550737B2 (ja) * 2014-12-09 2019-07-31 Tdk株式会社 積層セラミックコンデンサ
US10840008B2 (en) * 2015-01-15 2020-11-17 Murata Manufacturing Co., Ltd. Electronic component and electronic component-mounted structure
JP6520610B2 (ja) * 2015-09-25 2019-05-29 Tdk株式会社 電子部品
KR102029529B1 (ko) * 2016-12-19 2019-10-07 삼성전기주식회사 적층 세라믹 커패시터
KR20180124456A (ko) * 2017-05-12 2018-11-21 삼성전기주식회사 적층 커패시터 및 그 실장 기판
KR102426211B1 (ko) * 2017-10-02 2022-07-28 삼성전기주식회사 적층형 전자 부품 및 그 실장 기판
KR102436222B1 (ko) * 2017-11-10 2022-08-25 삼성전기주식회사 기판 내장용 적층 세라믹 전자 부품, 그 제조 방법 및 적층 세라믹 전자 부품 내장형 인쇄회로기판
JP2019161212A (ja) * 2018-03-09 2019-09-19 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層型キャパシタ
JP7437871B2 (ja) * 2018-08-23 2024-02-26 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
US10755856B2 (en) * 2018-10-10 2020-08-25 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component
CN110323061A (zh) * 2019-07-10 2019-10-11 南方科技大学 具有多种烧制模式的三维模组
KR20220081632A (ko) * 2020-12-09 2022-06-16 삼성전기주식회사 적층형 전자 부품
KR20220084603A (ko) * 2020-12-14 2022-06-21 삼성전기주식회사 적층형 커패시터 및 그 실장 기판

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100364011B1 (ko) 1999-05-10 2002-12-11 가부시키가이샤 무라타 세이사쿠쇼 다층 커패시터 및 전자 장치 및 그것을 이용한 고주파 회로
KR20060084770A (ko) * 2005-01-20 2006-07-25 삼성전기주식회사 적층형 칩 커패시터
JP2007042743A (ja) 2005-08-01 2007-02-15 Tdk Corp 積層電子部品
KR20120086660A (ko) * 2011-01-26 2012-08-03 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 전자부품

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06215978A (ja) 1993-01-21 1994-08-05 Murata Mfg Co Ltd 積層型コンデンサ
JPH08130160A (ja) * 1994-10-31 1996-05-21 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JP2001015384A (ja) 1999-06-30 2001-01-19 Tokin Corp 積層セラミックコンデンサ
JP3528749B2 (ja) * 2000-03-17 2004-05-24 株式会社村田製作所 積層セラミックコンデンサ
JP2004193352A (ja) 2002-12-11 2004-07-08 Taiyo Yuden Co Ltd 積層コンデンサ及び積層コンデンサ実装体
KR101058697B1 (ko) 2010-12-21 2011-08-22 삼성전기주식회사 적층 세라믹 커패시터의 회로 기판 실장 구조, 실장 방법과 이를 위한 회로 기판의 랜드 패턴, 수평 방향으로 테이핑한 적층 세라믹 커패시터의 포장체 및 수평 방향 정렬방법
KR101187939B1 (ko) * 2011-03-09 2012-10-08 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
JP5276137B2 (ja) 2011-04-13 2013-08-28 太陽誘電株式会社 積層型コンデンサ
JP5375877B2 (ja) 2011-05-25 2013-12-25 Ｔｄｋ株式会社 積層コンデンサ及び積層コンデンサの製造方法
KR101309326B1 (ko) * 2012-05-30 2013-09-16 삼성전기주식회사 적층 칩 전자부품, 그 실장 기판 및 포장체

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100364011B1 (ko) 1999-05-10 2002-12-11 가부시키가이샤 무라타 세이사쿠쇼 다층 커패시터 및 전자 장치 및 그것을 이용한 고주파 회로
KR20060084770A (ko) * 2005-01-20 2006-07-25 삼성전기주식회사 적층형 칩 커패시터
JP2007042743A (ja) 2005-08-01 2007-02-15 Tdk Corp 積層電子部品
KR20120086660A (ko) * 2011-01-26 2012-08-03 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 전자부품

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170119232A (ko) 2016-04-18 2017-10-26 삼성전기주식회사 커패시터
KR20200052593A (ko) * 2018-11-07 2020-05-15 삼성전기주식회사 적층 세라믹 전자부품
KR102127804B1 (ko) * 2018-11-07 2020-06-29 삼성전기주식회사 적층 세라믹 전자부품
US11127531B2 (en) 2018-11-07 2021-09-21 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component having dummy electrodes in cover layer of body thereof

Also Published As

Publication number Publication date
CN104078236B (zh) 2017-09-01
TWI500056B (zh) 2015-09-11
US9570237B2 (en) 2017-02-14
JP2014199895A (ja) 2014-10-23
CN107705987A (zh) 2018-02-16
US20160163462A1 (en) 2016-06-09
TW201438041A (zh) 2014-10-01
CN104078236A (zh) 2014-10-01
US9646770B2 (en) 2017-05-09
CN107705987B (zh) 2019-06-28
JP5676678B2 (ja) 2015-02-25
US20140290998A1 (en) 2014-10-02

Similar Documents

Publication Publication Date Title
KR101412940B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
JP6673573B2 (ja) 積層セラミックキャパシタ、積層セラミックキャパシタの回路基板実装構造及び積層セラミックキャパシタの包装体
KR101452068B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터가 실장된 회로 기판
KR101452054B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR101462746B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
KR101499723B1 (ko) 적층 세라믹 커패시터의 실장 기판
KR102086480B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
KR101452057B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
JP5718389B2 (ja) 積層セラミックキャパシタ及びその実装基板
KR20150011263A (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR20140080019A (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
KR101376843B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 회로 기판 실장 구조
KR101452065B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
KR20140145829A (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
KR20190072317A (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
KR101462759B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
KR20150069889A (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
KR101512601B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 6