JP2001015384A - 積層セラミックコンデンサ - Google Patents
積層セラミックコンデンサInfo
- Publication number
- JP2001015384A JP2001015384A JP11185801A JP18580199A JP2001015384A JP 2001015384 A JP2001015384 A JP 2001015384A JP 11185801 A JP11185801 A JP 11185801A JP 18580199 A JP18580199 A JP 18580199A JP 2001015384 A JP2001015384 A JP 2001015384A
- Authority
- JP
- Japan
- Prior art keywords
- multilayer
- capacitor
- multilayer ceramic
- ceramic capacitor
- internal electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【課題】 実装面積を低減することができる積層セラミ
ックコンデンサを提供すること。 【解決手段】 誘電体層１ａ〜１ｆと低抵抗導体からな
る内部電極層２ａ〜２ｃ，１１ａ〜１１ｅとを交互に複
数層積み重ねて形成する積層体に外部電極６ａ，６ｂを
設けてなり、容量の異なる２つ以上の積層コンデンサ部
３，４を有し、厚み方向に対して隣り合う前記積層コン
デンサ部３，４の一方の前記積層コンデンサ部３の積層
間隔が前記他方の積層コンデンサ部４の積層間隔が同じ
かそれよりも広い間隔で形成されている。
ックコンデンサを提供すること。 【解決手段】 誘電体層１ａ〜１ｆと低抵抗導体からな
る内部電極層２ａ〜２ｃ，１１ａ〜１１ｅとを交互に複
数層積み重ねて形成する積層体に外部電極６ａ，６ｂを
設けてなり、容量の異なる２つ以上の積層コンデンサ部
３，４を有し、厚み方向に対して隣り合う前記積層コン
デンサ部３，４の一方の前記積層コンデンサ部３の積層
間隔が前記他方の積層コンデンサ部４の積層間隔が同じ
かそれよりも広い間隔で形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、電子機器の受動部
品として用いられる積層セラミックコンデンサに関す
る。
品として用いられる積層セラミックコンデンサに関す
る。
【０００２】
【従来の技術】従来、携帯電話機やノートパソコン等の
電子機器から発生する放射雑音を低減する手段として
は、回路基板上のＬＳＩの動作に必要な電流を供給する
コンデンサとして、電流供給ライン経路の増加に伴うカ
ップリングで発生する雑音を抑制するためにカップリン
グを緩衝するデカップリング・コンデンサが用いられて
いる。
電子機器から発生する放射雑音を低減する手段として
は、回路基板上のＬＳＩの動作に必要な電流を供給する
コンデンサとして、電流供給ライン経路の増加に伴うカ
ップリングで発生する雑音を抑制するためにカップリン
グを緩衝するデカップリング・コンデンサが用いられて
いる。
【０００３】デッカプリング・コンデンサの入れ方とし
て、消費電流や駆動電流がほとんど変化しないＴＴＬ
ＩＣの場合、ＴＴＬ ＩＣ１個当たり２．２μＦを２〜
３個入れていた。また、回路構成としては、電荷供給の
コンデンサとして、大容量で高周波帯域で周波数特性が
悪いタンタルコンデンサと低容量で高周波特性の良い積
層セラミックコンデンサの組み合わせが一般的である。
て、消費電流や駆動電流がほとんど変化しないＴＴＬ
ＩＣの場合、ＴＴＬ ＩＣ１個当たり２．２μＦを２〜
３個入れていた。また、回路構成としては、電荷供給の
コンデンサとして、大容量で高周波帯域で周波数特性が
悪いタンタルコンデンサと低容量で高周波特性の良い積
層セラミックコンデンサの組み合わせが一般的である。
【０００４】
【発明が解決しようとする課題】しかしながら、動作周
波数が高いＬＳＩの場合、このＬＳＩから離れた位置に
実装されたり、静電容量が少ない場合、遠くのデカップ
リング・コンデンサから電荷供給されるため、電流ライ
ンが長くなりデカップリング効果が得られなくなる。
波数が高いＬＳＩの場合、このＬＳＩから離れた位置に
実装されたり、静電容量が少ない場合、遠くのデカップ
リング・コンデンサから電荷供給されるため、電流ライ
ンが長くなりデカップリング効果が得られなくなる。
【０００５】また、隣接したコンデンサの距離と、その
ラインを流れる高周波電流の波長が一致し、共振現象を
引き起こし放射雑音が大きくなるという問題点があっ
た。
ラインを流れる高周波電流の波長が一致し、共振現象を
引き起こし放射雑音が大きくなるという問題点があっ
た。
【０００６】上述したことから、回路基板上に最低２個
のコンデンサを実装する必要があり、その実装も共振現
象を引き起こさない距離が必要であるため、実装時の部
品点数が多く、かつ実装面積が大きくなるという問題点
があった。
のコンデンサを実装する必要があり、その実装も共振現
象を引き起こさない距離が必要であるため、実装時の部
品点数が多く、かつ実装面積が大きくなるという問題点
があった。
【０００７】本発明の目的は、高周波特性が良く、大容
量と低容量の積層セラミックコンデンサ部を有した１チ
ップ部品とし、実装時の部品点数及び実装面積低減を図
るための積層セラミックコンデンサを提供する事にあ
る。
量と低容量の積層セラミックコンデンサ部を有した１チ
ップ部品とし、実装時の部品点数及び実装面積低減を図
るための積層セラミックコンデンサを提供する事にあ
る。
【０００８】
【課題を解決するための手段】本発明によれば、誘電体
セラミック層と低抵抗導体からなる内部電極層とを交互
に複数層積み重ねて形成する積層体に外部電極を設けて
なる積層セラミックコンデンサにおいて、容量の異なる
２つ以上の積層コンデンサ部を有し、厚み方向に対して
隣り合う前記積層コンデンサ部の一方の前記一方の積層
コンデンサ部の積層間隔が、前記他方の積層コンデンサ
部の積層間隔と同じかそれよりも広い間隔で形成されて
いることを特徴とする積層セラミックコンデンサが得ら
れる。
セラミック層と低抵抗導体からなる内部電極層とを交互
に複数層積み重ねて形成する積層体に外部電極を設けて
なる積層セラミックコンデンサにおいて、容量の異なる
２つ以上の積層コンデンサ部を有し、厚み方向に対して
隣り合う前記積層コンデンサ部の一方の前記一方の積層
コンデンサ部の積層間隔が、前記他方の積層コンデンサ
部の積層間隔と同じかそれよりも広い間隔で形成されて
いることを特徴とする積層セラミックコンデンサが得ら
れる。
【０００９】また、本発明によれば、誘電体セラミック
層と低抵抗金属からなる内部電極層とを交互に複数層積
み重ねて形成する積層体に外部電極を設けてなる積層セ
ラミックコンデンサにおいて、積層体の内部電極が積層
方向と直交する方向に分離され２つ以上の容量の異なっ
た積層コンデンサ部を有していることを特徴とする積層
セラミックコンデンサが得られる。
層と低抵抗金属からなる内部電極層とを交互に複数層積
み重ねて形成する積層体に外部電極を設けてなる積層セ
ラミックコンデンサにおいて、積層体の内部電極が積層
方向と直交する方向に分離され２つ以上の容量の異なっ
た積層コンデンサ部を有していることを特徴とする積層
セラミックコンデンサが得られる。
【００１０】
【作用】以上のように構成した積層セラミックコンデン
サによれば、高周波特性が良く、大容量と低容量の積層
セラミックコンデンサ部を有した１チップ部品とし、実
装時の部品点数及び実装面積低減を図るための積層セラ
ミックコンデンサである。
サによれば、高周波特性が良く、大容量と低容量の積層
セラミックコンデンサ部を有した１チップ部品とし、実
装時の部品点数及び実装面積低減を図るための積層セラ
ミックコンデンサである。
【００１１】
【発明の実施の形態】以下に、本発明の積層セラミック
コンデンサの一実施の形態について図１を参照して説明
する。
コンデンサの一実施の形態について図１を参照して説明
する。
【００１２】図１（ａ）は、本発明の一実施の形態に係
わる積層セラミックコンデンサの外観図を示している。
図１（ｂ）は図１（ａ）に示した積層セラミックコンデ
ンサの分解斜視図である。
わる積層セラミックコンデンサの外観図を示している。
図１（ｂ）は図１（ａ）に示した積層セラミックコンデ
ンサの分解斜視図である。
【００１３】積層セラミックコンデンサは、図１（ｂ）
に示したように誘電体セラミック層のような誘電体層
（誘電体シート）１ａ〜１ｃに低抵抗導体である内部電
極層（内部電極パターン）２ａ，２ｂ，２ｃを、低抵抗
導体である誘電体層１ｄ〜１ｆに内部電極層（内部電極
パターン）１１ａ〜１１ｅを印刷し、設計した容量にな
るように電極が逆極性になるように積層して、積層体を
作成し、脱バインダ、焼結を行い得られたセラミック焼
結体１０に一対の外部電極６ａ，６ｂによって電気的に
接続をしたものである。
に示したように誘電体セラミック層のような誘電体層
（誘電体シート）１ａ〜１ｃに低抵抗導体である内部電
極層（内部電極パターン）２ａ，２ｂ，２ｃを、低抵抗
導体である誘電体層１ｄ〜１ｆに内部電極層（内部電極
パターン）１１ａ〜１１ｅを印刷し、設計した容量にな
るように電極が逆極性になるように積層して、積層体を
作成し、脱バインダ、焼結を行い得られたセラミック焼
結体１０に一対の外部電極６ａ，６ｂによって電気的に
接続をしたものである。
【００１４】積層セラミックコンデンサは、容量の異な
る２つ以上の積層コンデンサ部３、４を有し、厚み方向
に対して隣り合う一方の積層コンデンサ部３の積層間隔
は、他方の積層コンデンサ部４の積層間隔が同じかそれ
よりも広い間隔で形成されている。
る２つ以上の積層コンデンサ部３、４を有し、厚み方向
に対して隣り合う一方の積層コンデンサ部３の積層間隔
は、他方の積層コンデンサ部４の積層間隔が同じかそれ
よりも広い間隔で形成されている。
【００１５】ここで異なる容量を有する積層コンデンサ
部を形成するため、図２（ｂ）に示した一方の積層コン
デンサ部３の電極間隔が、他方の積層コンデンサ部４の
電極間隔より広く、積層枚数は一方の積層コンデンサ部
４が、他方の積層コンデンサ部３と同じ枚数か、それ以
下の枚数とすると、積層コンデンサ部４の容量が積層コ
ンデンサ３より大きくなる。
部を形成するため、図２（ｂ）に示した一方の積層コン
デンサ部３の電極間隔が、他方の積層コンデンサ部４の
電極間隔より広く、積層枚数は一方の積層コンデンサ部
４が、他方の積層コンデンサ部３と同じ枚数か、それ以
下の枚数とすると、積層コンデンサ部４の容量が積層コ
ンデンサ３より大きくなる。
【００１６】図２（ａ）は積層コンデンサ部４の内部電
極層１１ａ，１１ｂ，１１ｃのパターンを示したもの
で、外部電極６ａ，６ｂと電気的に接続される部分につ
づら折れ部１２を形成した内部電極層１１ａ，１１ｂ，
１１ｃで、電気経路を長くすることによりインダクタン
ス成分を付加するものである。
極層１１ａ，１１ｂ，１１ｃのパターンを示したもの
で、外部電極６ａ，６ｂと電気的に接続される部分につ
づら折れ部１２を形成した内部電極層１１ａ，１１ｂ，
１１ｃで、電気経路を長くすることによりインダクタン
ス成分を付加するものである。
【００１７】図２（ｂ）は、図１（ａ）のＡ−Ａ′断面
図である。この積層セラミックコンデンサは、誘電体層
１ａ〜１ｆと内部電極層２ａ〜２ｃ及び１１ａ〜１１ｅ
を交互に積層した２つの積層コンデンサ部３，４が積層
体厚み方向に所定の容量部間隔７をおいて離されて、そ
の外側に設けた誘電体による２つの保護層５ａ，５ｂ
と、外部電極６ａ，６ｂから構成されている。
図である。この積層セラミックコンデンサは、誘電体層
１ａ〜１ｆと内部電極層２ａ〜２ｃ及び１１ａ〜１１ｅ
を交互に積層した２つの積層コンデンサ部３，４が積層
体厚み方向に所定の容量部間隔７をおいて離されて、そ
の外側に設けた誘電体による２つの保護層５ａ，５ｂ
と、外部電極６ａ，６ｂから構成されている。
【００１８】ここで、一方の積層コンデンサ部４は、他
方の積層コンデンサ部３に比べて、誘電体層の厚みが薄
く多層構造であるので、高容量を有する。また、２つの
コンデンサ部３，４の隣り合う内部電極の方向が同一方
向となっている。
方の積層コンデンサ部３に比べて、誘電体層の厚みが薄
く多層構造であるので、高容量を有する。また、２つの
コンデンサ部３，４の隣り合う内部電極の方向が同一方
向となっている。
【００１９】誘電体層１ａ〜１ｆは鉛リラクサ系及びチ
タバリ系、単体或いは複合系どちらでもよい。誘電率ε
は１００〜２００００とする。内部電極層２は点融点金
属であるＡｇ、Ａｇ−Ｐｄ，Ｎｉ、Ｃｕ等の誘電体材料
と同時焼成が可能なものを使用した。
タバリ系、単体或いは複合系どちらでもよい。誘電率ε
は１００〜２００００とする。内部電極層２は点融点金
属であるＡｇ、Ａｇ−Ｐｄ，Ｎｉ、Ｃｕ等の誘電体材料
と同時焼成が可能なものを使用した。
【００２０】次に、本発明の積層セラミックコンデンサ
の周波数−インピーダンス特性について説明する。図３
は、図１の積層構造を有する積層セラミックコンデンサ
の等価回路を示したものである。コンデンサの等価回路
は一般的に直列のＣ1 ，Ｌ1，Ｒ1 及びＣ2 ，Ｌ2 ，Ｒ2
で現され、積層セラミックコンデンサは外部電極６
ａ，６ｂで並列接続されるような形となる。
の周波数−インピーダンス特性について説明する。図３
は、図１の積層構造を有する積層セラミックコンデンサ
の等価回路を示したものである。コンデンサの等価回路
は一般的に直列のＣ1 ，Ｌ1，Ｒ1 及びＣ2 ，Ｌ2 ，Ｒ2
で現され、積層セラミックコンデンサは外部電極６
ａ，６ｂで並列接続されるような形となる。
【００２１】積層コンデンサ部３，４の等価回路定数は
以下のようになる。
以下のようになる。
【００２２】(1) 積層コンデンサ部３：Ｃ1 ＝10μＦ、
Ｌ1 ＝1.2 ｎＨ、Ｒ1 ＝10ｍΩ (2) 積層コンデンサ部４：Ｃ2 ＝0.1 μＦ、Ｌ2 ＝1.2
ｎＨ、Ｒ2 ＝75ｍΩ 図４（ａ）〜図４（ｃ）は、図３の等価回路定数になる
ように設計し、図１（ｂ）の積層構造を有する積層セラ
ミックコンデンサのコンデンサ部の容量部間隔を変化さ
せたときの周波数−インピーダンス特性を示す。
Ｌ1 ＝1.2 ｎＨ、Ｒ1 ＝10ｍΩ (2) 積層コンデンサ部４：Ｃ2 ＝0.1 μＦ、Ｌ2 ＝1.2
ｎＨ、Ｒ2 ＝75ｍΩ 図４（ａ）〜図４（ｃ）は、図３の等価回路定数になる
ように設計し、図１（ｂ）の積層構造を有する積層セラ
ミックコンデンサのコンデンサ部の容量部間隔を変化さ
せたときの周波数−インピーダンス特性を示す。
【００２３】図４（ａ）は、積層コンデンサ部の間隔が
０．１５ｍｍ未満の場合の周波数−インピーダンス特性
を示している。図４（ｂ）は積層コンデンサ部の間隔
が、０．１５ｍｍ以上、０．３ｍｍ未満の場合の周波数
−インピーダンス特性を示している。図４（ｃ）は積層
コンデンサ部の距離が、０．３ｍｍ以上の場合の周波数
−インピーダンス特性を示している。
０．１５ｍｍ未満の場合の周波数−インピーダンス特性
を示している。図４（ｂ）は積層コンデンサ部の間隔
が、０．１５ｍｍ以上、０．３ｍｍ未満の場合の周波数
−インピーダンス特性を示している。図４（ｃ）は積層
コンデンサ部の距離が、０．３ｍｍ以上の場合の周波数
−インピーダンス特性を示している。
【００２４】積層セラミックコンデンサの素子形状は長
さ３．２ｍｍ、幅が２．５ｍｍのものを使用し、誘電体
層１ａ〜１ｅと内部電極層２ａ，２ｂ，２ｃを交互に積
層した２つの積層コンデンサ部３，４の静電容量をそれ
ぞれ１０μＦと０．１μＦとなるように積層数及び誘電
体層厚みを設計した。このとき、２つの積層コンデンサ
部３，４の距離を変化させる。ここで、誘電体層の小部
の誘電体層厚みが２つの積層コンデンサ部３，４の距離
よりも大きくなっても良い。なお、積層セラミックコン
デンサの共振周波数およびインピーダンス値は、使用す
る材料の誘電率、抵抗率および積層構造によっても変化
する。
さ３．２ｍｍ、幅が２．５ｍｍのものを使用し、誘電体
層１ａ〜１ｅと内部電極層２ａ，２ｂ，２ｃを交互に積
層した２つの積層コンデンサ部３，４の静電容量をそれ
ぞれ１０μＦと０．１μＦとなるように積層数及び誘電
体層厚みを設計した。このとき、２つの積層コンデンサ
部３，４の距離を変化させる。ここで、誘電体層の小部
の誘電体層厚みが２つの積層コンデンサ部３，４の距離
よりも大きくなっても良い。なお、積層セラミックコン
デンサの共振周波数およびインピーダンス値は、使用す
る材料の誘電率、抵抗率および積層構造によっても変化
する。
【００２５】図４の結果より、２つの積層コンデンサ部
３，４の距離が狭い場合、周波数−インピーダンス特性
は、積層コンデンサ部の大部に支配され、１個の共振点
しか、観測されないが２つの隣り合う積層コンデンサ部
の厚み方向の距離が０．１５ｍｍ以上になると、それぞ
れの積層コンデンサ部の共振点が観測されるようにな
る。
３，４の距離が狭い場合、周波数−インピーダンス特性
は、積層コンデンサ部の大部に支配され、１個の共振点
しか、観測されないが２つの隣り合う積層コンデンサ部
の厚み方向の距離が０．１５ｍｍ以上になると、それぞ
れの積層コンデンサ部の共振点が観測されるようにな
る。
【００２６】次に、本発明の積層セラミックコンデンサ
の容量の大きな積層コンデンサの内部電極層１１ａ，１
１ｂ，１１ｃのパターンにつづら折れ部１２によるイン
ダクタンス部を形成した場合の周波数特性−インピーダ
ンス特性を図５に示す。
の容量の大きな積層コンデンサの内部電極層１１ａ，１
１ｂ，１１ｃのパターンにつづら折れ部１２によるイン
ダクタンス部を形成した場合の周波数特性−インピーダ
ンス特性を図５に示す。
【００２７】図５は図１（ａ）及び図１（ｂ）に示した
積層セラミックコンデンサの周波数−インピーダンス特
性を示す図であり、点線部は、積層コンデンサ部の距離
が、０．３ｍｍ以上の場合の周波数−インピーダンス特
性を示す図であり、実線部は大きい容量部の内部電極層
の抵抗値を大きくした場合の周波数−インピーダンス特
性を示す図である。
積層セラミックコンデンサの周波数−インピーダンス特
性を示す図であり、点線部は、積層コンデンサ部の距離
が、０．３ｍｍ以上の場合の周波数−インピーダンス特
性を示す図であり、実線部は大きい容量部の内部電極層
の抵抗値を大きくした場合の周波数−インピーダンス特
性を示す図である。
【００２８】インダクタンスを付加することにより、コ
ンデンサ特性を損なうことなく高周波側に共振点がシフ
トした形の周波数特性−インピーダンス特性が得られ
た。
ンデンサ特性を損なうことなく高周波側に共振点がシフ
トした形の周波数特性−インピーダンス特性が得られ
た。
【００２９】従って、本発明の積層セラミックコンデン
サによれば、広帯域で低いインピーダンス領域を確保で
きることがわかる。
サによれば、広帯域で低いインピーダンス領域を確保で
きることがわかる。
【００３０】次に、本発明の他の実施の形態に係わる積
層セラミックコンデンサの図６（ａ）は、本発明の積層
セラミックコンデンサの外観図である。図６（ｂ）は、
本発明に係わる積層セラミックコンデンサのＢ−Ｂ′線
断面図である。この積層セラミックコンデンサは、誘電
体層１ａ〜１ｆと内部電極層２ａ，２ｂ，２ｃを交互に
積層し、積層方向と直交する方向に分離された２つの積
層コンデンサ部８，９が所定の距離に離されて、その外
側に設けた２つの保護層５ａ，５ｂと、外部電極６ａ．
６ｂから構成されている。ここで、積層コンデンサ部８
は、もう一方の積層コンデンサ部９に比べて、内部電極
層の幅を狭く設計し、同一の積層数で、低容量を有す
る。
層セラミックコンデンサの図６（ａ）は、本発明の積層
セラミックコンデンサの外観図である。図６（ｂ）は、
本発明に係わる積層セラミックコンデンサのＢ−Ｂ′線
断面図である。この積層セラミックコンデンサは、誘電
体層１ａ〜１ｆと内部電極層２ａ，２ｂ，２ｃを交互に
積層し、積層方向と直交する方向に分離された２つの積
層コンデンサ部８，９が所定の距離に離されて、その外
側に設けた２つの保護層５ａ，５ｂと、外部電極６ａ．
６ｂから構成されている。ここで、積層コンデンサ部８
は、もう一方の積層コンデンサ部９に比べて、内部電極
層の幅を狭く設計し、同一の積層数で、低容量を有す
る。
【００３１】図７（ａ）及び図７（ｂ）は図６の積層セ
ラミックコンデンサを厚さ方向から１層だけを抽出した
ものである。誘電体層１ａの上に内部電極層２ａが形成
され、内部電極層２ａの外部電極と電気的に接合される
部分に図７（ａ）に示すようにつづら折れ部１２或い
は，図７（ｂ）に示すようにスパイラル部１３が形成さ
れている。大きな容量の積層セラミック部の内部電極の
積層構造は、各層、１〜数層おきに図７（ａ）及び図７
（ｂ）の内部電極パターンを必要な抵抗値になるように
構成する。即ち、内部電極パターンの外部電極と電気的
に接合する部分には狭窄、スリット等を設けて電気抵抗
を高めている。
ラミックコンデンサを厚さ方向から１層だけを抽出した
ものである。誘電体層１ａの上に内部電極層２ａが形成
され、内部電極層２ａの外部電極と電気的に接合される
部分に図７（ａ）に示すようにつづら折れ部１２或い
は，図７（ｂ）に示すようにスパイラル部１３が形成さ
れている。大きな容量の積層セラミック部の内部電極の
積層構造は、各層、１〜数層おきに図７（ａ）及び図７
（ｂ）の内部電極パターンを必要な抵抗値になるように
構成する。即ち、内部電極パターンの外部電極と電気的
に接合する部分には狭窄、スリット等を設けて電気抵抗
を高めている。
【００３２】以上の結果より、積層コンデンサ部の間隔
及び各積層コンデンサ部の電気抵抗を設定することで、
様々な形態の広帯域な周波数−インピーダンス特性が得
られる。
及び各積層コンデンサ部の電気抵抗を設定することで、
様々な形態の広帯域な周波数−インピーダンス特性が得
られる。
【００３３】
【発明の効果】以上、説明したように本発明によれば、
高周波特性が良く、実装時のコンデンサ部品点数を少な
くできる為、実装面積を低減することができる積層セラ
ミックコンデンサを提供することが可能となる。
高周波特性が良く、実装時のコンデンサ部品点数を少な
くできる為、実装面積を低減することができる積層セラ
ミックコンデンサを提供することが可能となる。
【図１】（ａ）は本発明の一実施形態に係わる積層セラ
ミックコンデンサの外観図であり、（ｂ）は（ａ）の積
層セラミックコンデンサの分解斜視図である。
ミックコンデンサの外観図であり、（ｂ）は（ａ）の積
層セラミックコンデンサの分解斜視図である。
【図２】（ａ）は図１（ｂ）に示した内部電極層の平面
図、（ｂ）は図１（ａ）のＡ−Ａ′断面図である。
図、（ｂ）は図１（ａ）のＡ−Ａ′断面図である。
【図３】本発明の積層セラミックコンデンサの等価回路
を示した図である。
を示した図である。
【図４】図１（ａ）に示した積層セラミックコンデンサ
の周波数−インピーダンス特性を示す図であり、（ａ）
は、積層コンデンサ部の間隔が０．１５ｍｍ未満の場合
の周波数−インピーダンス特性を示す図であり、（ｂ）
は、積層コンデンサ部の間隔が、０．１５ｍｍ以上、
０．３ｍｍ未満の場合の周波数−インピーダンス特性を
示す図であり、（ｃ）は積層コンデンサ部の距離が、
０．３ｍｍ以上の場合の周波数−インピーダンス特性を
示す図である。
の周波数−インピーダンス特性を示す図であり、（ａ）
は、積層コンデンサ部の間隔が０．１５ｍｍ未満の場合
の周波数−インピーダンス特性を示す図であり、（ｂ）
は、積層コンデンサ部の間隔が、０．１５ｍｍ以上、
０．３ｍｍ未満の場合の周波数−インピーダンス特性を
示す図であり、（ｃ）は積層コンデンサ部の距離が、
０．３ｍｍ以上の場合の周波数−インピーダンス特性を
示す図である。
【図５】図１（ａ）に示した積層セラミックコンデンサ
の周波数−インピーダンス特性を示す図であり、点線部
は積層コンデンサ部の距離が、０．３ｍｍ以上の場合の
周波数−インピーダンス特性を示す図であり、実線部は
大きい容量部の内部電極層の抵抗値を大きくした場合の
周波数−インピーダンス特性を示す図である。
の周波数−インピーダンス特性を示す図であり、点線部
は積層コンデンサ部の距離が、０．３ｍｍ以上の場合の
周波数−インピーダンス特性を示す図であり、実線部は
大きい容量部の内部電極層の抵抗値を大きくした場合の
周波数−インピーダンス特性を示す図である。
【図６】（ａ）は本発明の他の実施形態に係わる積層セ
ラミックコンデンサの外観を示す斜視図であり、（ｂ）
は（ａ）のＢ−Ｂ′断面図である。
ラミックコンデンサの外観を示す斜視図であり、（ｂ）
は（ａ）のＢ−Ｂ′断面図である。
【図７】図６に示した積層セラミックコンデンサを厚さ
方向から１層だけを抽出したものであり、（ａ）は内部
電極パターンと電気的に外部電極と接続する部分につづ
ら折れ部を設けたものであり、（ｂ）は内部電極パター
ンがスパイラル形状になっている内部電極パターンを示
す平面図である。
方向から１層だけを抽出したものであり、（ａ）は内部
電極パターンと電気的に外部電極と接続する部分につづ
ら折れ部を設けたものであり、（ｂ）は内部電極パター
ンがスパイラル形状になっている内部電極パターンを示
す平面図である。
１ａ〜１ｆ 誘電体層 ２ａ〜２ｃ，１１ａ〜１１ｅ 内部電極層 ３，４，８，９ 積層コンデンサ部 ５ａ，５ｂ 誘電体による保護層 ６ａ，６ｂ 外部電極 ７ 容量部間隔 １０ セラミック焼結体 １２ つづら折れ部 １３ スパイラル部
Claims (10)
- 【請求項１】 誘電体セラミック層と低抵抗導体とから
なる内部電極層を交互に複数層積み重ねて形成する積層
体に、外部電極を設けてなる積層セラミックコンデンサ
において、容量の異なる２つ以上の積層コンデンサ部を
有し、厚み方向に対して隣り合う前記積層コンデンサ部
の前記一方の積層コンデンサ部の積層間隔が、前記他方
の積層コンデンサ部の積層間隔と同じかそれよりも広い
間隔で形成されていることを特徴とする積層セラミック
コンデンサ。 - 【請求項２】 請求項１記載の積層セラミックコンデン
サにおいて、前記一方の積層コンデンサ部と前記他方の
積層コンデンサ部との間隔が０．１５ｍｍ以上離れてい
ることを特徴とする積層セラミックコンデンサ。 - 【請求項３】 請求項１記載の積層セラミックコンデン
サにおいて、前記一方の積層コンデンサ部と前記他方の
積層コンデンサ部との前記間隔部を挟んで対向する電極
を同極性にしたことを特徴とする積層セラミックコンデ
ンサ。 - 【請求項４】 請求項１記載の積層セラミックコンデン
サにおいて、大きな容量の前記積層コンデンサ部の前記
内部電極層と電気的に前記外部電極と接続される部分に
つづら折れパターンを形成することで前記、内部電極層
にインダクタンス成分を付加したことを特徴とする積層
セラミックコンデンサ。 - 【請求項５】 請求項１記載の積層セラミックコンデン
サにおいて、大きな容量の前記積層コンデンサ部の前記
内部電極層のパターンがスパイラル状になっていること
を特徴とする積層セラミックコンデンサ。 - 【請求項６】 誘電体セラミック層と低抵抗金属からな
る内部電極層とを交互に複数層積み重ねて形成する積層
体に外部電極を設けてなる積層セラミックコンデンサに
おいて、積層体の内部電極が積層方向と直交する方向に
分離され２つ以上の容量の異なった積層コンデンサ部を
有していることを特徴とする積層セラミックコンデン
サ。 - 【請求項７】 請求項６記載の積層セラミックコンデン
サにおいて、積層方向と直交する方向に対して隣り合う
前記積層コンデンサ部の電極間隔が０．０５ｍｍ以上離
れていることを特徴とする積層セラミックコンデンサ。 - 【請求項８】 請求項６記載の積層コンデンサ部を有す
る積層セラミックコンデンサにおいて、隣り合う前記積
層コンデンサの内、容量の大きなコンデンサ部の前記内
部電極パターンの前記外部電極と電気的に接合する部分
につづら折れパターンを形成することで、前記内部電極
層にインダクタンス成分を付加したことを特徴とする積
層セラミックコンデンサ。 - 【請求項９】 請求項６記載の積層コンデンサ部を有す
る積層セラミックコンデンサにおいて、隣り合う前記積
層コンデンサの内、容量の大きなコンデンサ部の前記内
部電極パターンの前記外部電極と電気的に接合する部分
に狭窄、スリット等を設けて電気抵抗を高めることを特
徴とする積層セラミックコンデンサ。 - 【請求項１０】 請求項６記載の積層コンデンサ部を有
する積層セラミックコンデンサにおいて、隣り合う前記
積層コンデンサの内、容量の大きな前記コンデンサ部の
前記内部電極パターンがスパイラル状になっていること
を特徴とする積層セラミックコンデンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11185801A JP2001015384A (ja) | 1999-06-30 | 1999-06-30 | 積層セラミックコンデンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11185801A JP2001015384A (ja) | 1999-06-30 | 1999-06-30 | 積層セラミックコンデンサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001015384A true JP2001015384A (ja) | 2001-01-19 |
Family
ID=16177135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11185801A Withdrawn JP2001015384A (ja) | 1999-06-30 | 1999-06-30 | 積層セラミックコンデンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001015384A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007305953A (ja) * | 2005-09-01 | 2007-11-22 | Ngk Spark Plug Co Ltd | 配線基板、キャパシタ |
| CN104078236A (zh) * | 2013-03-29 | 2014-10-01 | 三星电机株式会社 | 多层陶瓷电容器和用于多层陶瓷电容器的安装板 |
| JP2015084399A (ja) * | 2013-10-25 | 2015-04-30 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | アレイ型積層セラミック電子部品及びその実装基板 |
| TWI485586B (zh) * | 2011-09-28 | 2015-05-21 | Lg Innotek Co Ltd | 觸控螢幕 |
| KR101548823B1 (ko) | 2013-12-16 | 2015-08-31 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
| US9620289B2 (en) | 2013-11-27 | 2017-04-11 | Kabushiki Kaisha Toshiba | Ceramic capacitor for suppressing high-frequency noise |
| JP2018182334A (ja) * | 2013-10-25 | 2018-11-15 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | アレイ型積層セラミック電子部品及びその実装基板 |
| JP2020096074A (ja) * | 2018-12-12 | 2020-06-18 | 太陽誘電株式会社 | セラミック電子部品及び配線基板 |
| JP2021125619A (ja) * | 2020-02-07 | 2021-08-30 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| JP7503646B2 (ja) | 2020-11-12 | 2024-06-20 | オルガノ株式会社 | 金属不純物含有量の分析方法 |
-
1999
- 1999-06-30 JP JP11185801A patent/JP2001015384A/ja not_active Withdrawn
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007305953A (ja) * | 2005-09-01 | 2007-11-22 | Ngk Spark Plug Co Ltd | 配線基板、キャパシタ |
| TWI485586B (zh) * | 2011-09-28 | 2015-05-21 | Lg Innotek Co Ltd | 觸控螢幕 |
| US10198098B2 (en) | 2011-09-28 | 2019-02-05 | Lg Innotek Co., Ltd. | Touch-window having a printed layer in a view area |
| US9372566B2 (en) | 2011-09-28 | 2016-06-21 | Lg Innotek Co., Ltd. | Touch-window |
| TWI550467B (zh) * | 2011-09-28 | 2016-09-21 | Ｌｇ伊諾特股份有限公司 | 觸控螢幕 |
| US9696832B2 (en) | 2011-09-28 | 2017-07-04 | Lg Innotek Co., Ltd. | Touch-window |
| CN104078236A (zh) * | 2013-03-29 | 2014-10-01 | 三星电机株式会社 | 多层陶瓷电容器和用于多层陶瓷电容器的安装板 |
| US9570237B2 (en) | 2013-03-29 | 2017-02-14 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor and mounting board for multilayer ceramic capacitor |
| US9646770B2 (en) | 2013-03-29 | 2017-05-09 | Samsung Electro-Mechanics Co., Ltd. | Multilayer ceramic capacitor and mounting board for multilayer ceramic capacitor |
| JP2018182334A (ja) * | 2013-10-25 | 2018-11-15 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | アレイ型積層セラミック電子部品及びその実装基板 |
| JP2015084399A (ja) * | 2013-10-25 | 2015-04-30 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | アレイ型積層セラミック電子部品及びその実装基板 |
| US9620289B2 (en) | 2013-11-27 | 2017-04-11 | Kabushiki Kaisha Toshiba | Ceramic capacitor for suppressing high-frequency noise |
| KR101548823B1 (ko) | 2013-12-16 | 2015-08-31 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
| JP2020096074A (ja) * | 2018-12-12 | 2020-06-18 | 太陽誘電株式会社 | セラミック電子部品及び配線基板 |
| JP2021125619A (ja) * | 2020-02-07 | 2021-08-30 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| JP7156320B2 (ja) | 2020-02-07 | 2022-10-19 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| JP7503646B2 (ja) | 2020-11-12 | 2024-06-20 | オルガノ株式会社 | 金属不純物含有量の分析方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100905879B1 (ko) | 적층형 캐패시터 | |
| US20070279836A1 (en) | Monolithic capacitor and mounting structure thereof | |
| US7420796B2 (en) | Multilayer capacitor | |
| JP2006186353A (ja) | 積層型キャパシター及び積層型キャパシターが内蔵型印刷回路基板 | |
| US6590486B2 (en) | Multilayer inductor | |
| JP2001167969A (ja) | 三次元搭載用多端子積層セラミックコンデンサ | |
| KR20010039561A (ko) | 적층 커패시터, 배선 기판, 및 고주파 회로 | |
| JP2000208361A (ja) | 積層コンデンサ | |
| WO2008050657A1 (fr) | Condensateur de stratifié | |
| JP2001185449A (ja) | 積層セラミックコンデンサ | |
| JP2001185446A (ja) | 積層セラミックコンデンサ | |
| US20080225463A1 (en) | Layered capacitor and mounting structure | |
| US7558049B1 (en) | Multilayer capacitor array | |
| JP2000223348A (ja) | 積層セラミックコンデンサ | |
| JPH07201651A (ja) | 積層コンデンサ | |
| KR101051620B1 (ko) | 적층 콘덴서 | |
| JP2008085054A (ja) | 積層コンデンサ | |
| JP2001015384A (ja) | 積層セラミックコンデンサ | |
| JP2001044074A (ja) | 積層セラミックコンデンサ | |
| JP2001155953A (ja) | 三次元搭載用多端子積層セラミックコンデンサ | |
| JPH10215119A (ja) | 電圧制御発振器 | |
| JP3511569B2 (ja) | 積層コンデンサ | |
| JP3531861B2 (ja) | 三端子型積層セラミックコンデンサの三次元搭載構造 | |
| JP4009178B2 (ja) | ローパスフィルタ | |
| JP2000252164A (ja) | 積層セラミックフィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060905 |