JP2001044074A

JP2001044074A - 積層セラミックコンデンサ

Info

Publication number: JP2001044074A
Application number: JP11212363A
Authority: JP
Inventors: Yohei Watabe; 洋平渡部
Original assignee: Tokin Corp
Current assignee: Tokin Corp
Priority date: 1999-07-27
Filing date: 1999-07-27
Publication date: 2001-02-16

Abstract

(57)【要約】【課題】小さな容量の積層コンデンサ素子部の等価直
列抵抗が小さく、高周波特性がよく、その上、実装時の
部品点数及び実装面積が低減した積層セラミックコンデ
ンサを提供する。【解決手段】誘電体層１と内部電極層２を交互に積層
し、２つの積層コンデンサ素子部３、４を、積層体の厚
み方向に所定の容量部間隔７をおいて離し、その外側に
誘電体による２つの保護層５を形成し、さらに、外部電
極６を施す。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子機器の受動部
品として用いられる積層セラミックコンデンサに関す
る。

【０００２】

【従来の技術】携帯電話機やノートパソコン等の電子機
器から発生する放射雑音を低減する方法として、例え
ば、電流供給ライン経路の増加に伴うカップリングで発
生する雑音を抑制するために、回路基板上のＬＳＩの動
作に必要な電流を供給するコンデンサとして、カップリ
ングを緩衝するためのデカップリングコンデンサが用い
られている。

【０００３】デカップリングコンデンサは、消費電流や
駆動電流がほとんど変化しないＴＴＬＩＣの場合、ＴＴ
ＬＩＣ１個当たり２．２μＦのものを２〜３個入れてい
た。また、回路構成としては、電荷供給のコンデンサと
して、大容量で高周波帯域で周波数特性が悪いタンタル
コンデンサと小容量で高周波特性のよい積層セラミック
コンデンサの組み合わせが一般的である。

【０００４】

【発明が解決しようとする課題】しかしながら、動作周
波数が高いＬＳＩの場合、ＬＳＩから離れた位置に実装
されたり、静電容量が少ない場合、遠くのデカップリン
グコンデンサから電荷供給されるため、電流ラインが長
くなりデカップリング効果が得られなくなるという問題
点があった。また、隣接したコンデンサの距離と、その
ラインを流れる高周波電流の波長が一致し、共振現象を
引き起こし放射雑音が大きくなるという問題点があっ
た。

【０００５】上述したことから、回路基板上に最低２個
のコンデンサを実装する必要があり、その実装も共振現
象を引き起こさない距離が必要であるため、実装時の部
品点数が多く、かつ、実装面積が大きくなるという問題
点があった。

【０００６】そこで、２つ以上の容量の異なる積層コン
デンサ素子部を有し、１チップにした積層セラミックコ
ンデンサとして、特開平７−１４２２８５や特開平８−
１６２３６８が開示されている。

【０００７】小さな容量のコンデンサ素子部を形成する
方法として、直列接続や電極ペーストに添加物を入れる
方法が示され、いずれの方法も周波数の広帯域化の効果
は上がっている。しかし、この構成の場合、等価直列抵
抗の増加が引き起こされ、大きな容量の積層コンデンサ
素子部のインダクタンス成分に吸収されてしまう場合が
あり、最近の小型、大容量及び高周波化に対して効果が
不十分であった。

【０００８】したがって、本発明の目的は、小さな容量
の積層コンデンサ素子部の等価直列抵抗が小さく、高周
波特性がよく、その上、実装時の部品点数及び実装面積
を低減した積層セラミックコデンサを提供することにあ
る。

【０００９】

【課題を解決するための手段】本発明は、誘電体層と低
抵抗導体からなる内部電極層とを交互に複数層積み重ね
て形成する積層体に外部電極を設けてなる積層セラミッ
クコンデンサにおいて、容量の異なる２つの積層コンデ
ンサ素子部が積層方向に配置され、一方の積層コンデン
サ素子部と他方の積層コンデンサ素子部との間隔が０．
１５ｍｍ以上離れている積層セラミックコンデンサであ
る。

【００１０】また、本発明は、上記積層セラミックコン
デンサにおいて、前記内部電極層の取り出しを、長辺に
対し、直交する方向から行なう積層セラミックコンデン
サである。

【００１１】また、本発明は、上記の積層セラミックコ
ンデンサにおいて、前記一方の積層コンデンサ素子部
は、前記他方の積層コンデンサ素子部より容量が小さ
く、前記内部電極層が積層方向と直交する方向に分離さ
れ、２つ以上の積層コンデンサ部を有する積層セラミッ
クコンデンサである。

【００１２】また、本発明は、上記の積層セラミックコ
ンデンサにおいて、前記積層コンデンサ部の間隔が０．
０５ｍｍ以上離れている積層セラミックコンデンサであ
る。

【００１３】また、本発明は、上記積層セラミックコン
デンサにおいて、前記積層コンデンサ部は、内部電極パ
ターンの面積が実質的に同一で、実質的に同一の容量を
有する積層セラミックコンデンサである。

【００１４】また、本発明は、上記積層セラミックコン
デンサにおいて、前記積層コンデンサ部は、内部電極パ
ターンの面積が異なり、異なる容量を有する積層セラミ
ックコンデンサである。

【００１５】また、本発明は、上記積層セラミックコン
デンサにおいて、前記積層コンデンサ部は、前記内部電
極の取り出し口に共通電極部を有する積層セラミックコ
ンデンサである。

【００１６】また、本発明は、上記積層セラミックコン
デンサにおいて、前記他方の積層コンデンサ部の内部電
極の電極取り出し口に狭窄部、または、スリット部を有
する積層セラミックコンデンサである。

【００１７】本発明によれば、大きな容量と小さな容量
の積層セラミックコンデンサ素子部が、１チップ部品で
形成され、高周波特性がよく、実装時の部品点数及び実
装面積の低減を図った積層セラミックコンデンサを得る
ことができる。

【００１８】

【発明の実施の形態】以下に、本発明の積層セラミック
コンデンサの実施の形態について説明する。

【００１９】（実施の形態１）図１は、本発明の一実施
の形態に係わる積層セラミックコンデンサの説明図であ
る。図１（ａ）は、外観斜視図、図１（ｂ）は、図１
（ａ）のＡ−Ａ断面図、図１（ｃ）は、図１（ｂ）のＢ
−Ｂ断面図である。

【００２０】図１に示すように、本発明の積層セラミッ
クコンデンサは、誘電体層１と内部電極層２を交互に積
層して脱バインダ、焼結を行い、得られたセラミック焼
結体１０に外部電極６を施すことによって内部電極層２
と電気的に接続したものである。

【００２１】この積層セラミックコンデンサは、誘電体
層１と内部電極層２を交互に積層した２つの積層コンデ
ンサ素子部３、４が積層体の厚み方向に所定の容量部間
隔７をおいて離されて、その外側に誘電体による２つの
保護層５が設けられてなる。ここで、積層コンデンサ素
子部３は、もう一方の積層コンデンサ素子部４に比べ
て、誘電体層の厚みが薄く多層構造であるので、大きな
容量を有する。積層コンデンサ素子部４は、積層方向に
対して直交方向に積層コンデンサ部８を有している。ま
た、２つの積層コンデンサ素子部３、４の隣り合う内部
電極の方向が、同一方向となっている。誘電体層１の誘
電率εは、１００〜２００００とした。内部電極層２に
は、低融点金属であるＡｇ、Ａｇ−Ｐｄ、Ｎｉ、Ｃｕ等
の、誘電体材料と同時焼成が可能なものを使用した。

【００２２】図３は、図１の積層セラミックコンデンサ
の各積層コンデンサ素子部の平面断面図である。図３
（ａ）、図３（ｂ）に示すように、図１の積層コンデン
サ素子部４［図３（ａ）］は、外部電極と電気的に接続
する内部電極取り出し幅は、図１の積層コンデンサ素子
部３［図３（ｂ）］よりも狭くなっており、同じ幅の内
部電極が２個以上ある形になっている。

【００２３】なお、積層コンデンサ素子部３は、図３
（ｃ）、図３（ｄ）に示す形状でもよい。外部電極と電
気的に接続される内部電極取り出し口が積層方向で他の
内部電極と対向する部分以外で狭窄部１１、あるいはス
リット部１２を形成している。

【００２４】また、図３（ｅ）、図３（ｆ）に示す形状
でもよい。外部電極と電気的に接続される内部電極取り
出し口が共通電極部１３になっている。電極を共通にす
ることによって、電極取り出し幅が取り出し長さより長
くなることで、等価直列抵抗が下がる。

【００２５】次に、本発明の積層セラミックコンデンサ
の周波数−インピーダンス特性について説明する。図５
は、図１の積層構造を有する積層セラミックコンデンサ
の等価回路を示したものである。コンデンサの等価回路
は、一般的に直列のＣ、Ｌ、Ｒで表され、積層セラミッ
クコンデンサは、外部電極で並列接続される形となる。

【００２６】図１の積層コンデンサ素子部３と積層コン
デンサ素子部４の等価回路定数は、以下のようになる。

【００２７】（１）積層コンデンサ素子部３：Ｃ_１＝１
０μＦ、Ｌ_１＝１．２ｎＨ、Ｒ_１＝１０ｍΩ、（２）積層コンデンサ素子部４：Ｃ_２＝０．１μＦ、Ｌ
_２＝１．２ｎＨ、Ｒ_２＝７５ｍΩ。

【００２８】図６に、本発明の図１の積層構造と従来の
積層方向に対して直交配置した積層構造の積層セラミッ
クコンデンサの周波数−インピーダンス特性を示す。積
層セラミックコンデンサには、長さ３．２ｍｍ、幅が
２．５ｍｍのものを使用した。また、誘電体層１と内部
電極層２を交互に積層した２つの積層コンデンサ素子部
３、４の静電容量を、それぞれ１０μＦと０．１μＦと
なるように積層数及び誘電体層の厚みを設計した。この
とき、２つの積層コンデンサ素子部３、４の距離は、
０．３ｍｍとした。なお、２つの積層コンデンサ素子部
３、４の距離は、少なくとも０．１５ｍｍ以上離れてい
ることが好ましい。ここで、小さな容量の積層コンデン
サ素子部４の誘電体層の厚みが、２つの積層コンデンサ
素子部３、４の距離よりも大きくなってもよい。また、
積層コンデンサ部８の内部電極の間隔は、少なくとも
０．０５ｍｍ以上離れていることが好ましい。

【００２９】図６の結果より、本発明は、従来構造に比
較して高周波領域でのインピーダンス値が向上している
ことがわかる。

【００３０】なお、積層セラミックコンデンサの共振周
波数及びインピーダンス値は、使用する材料の誘電率、
抵抗率及び積層構造によっても変化する。

【００３１】次に、図７に、図３（ｃ）の例の周波数−
インピーダンス特性を示す。内部電極の狭窄部の抵抗値
を１００ｍΩになるようにした。図７に示すように、従
来例では、大きな容量の積層コンデンサ部の共振と小さ
な容量の積層コンデンサ部の並列共振が起こるが、本発
明では、大きな容量の積層コンデンサ素子部側に狭窄部
を設けることによって直列に抵抗が接続された状態にな
り、並列共振が抑制された広帯域な周波数特性が得られ
た。

【００３２】（実施の形態２）図２は、本発明の他の実
施の形態に係わる積層セラミックコンデンサの説明図で
ある。図２（ａ）は、外観斜視図、図２（ｂ）は、図２
（ａ）のＡ−Ａ断面図、図２（ｃ）は、図２（ｂ）のＢ
−Ｂ断面図、図２（ｄ）は、図２（ｂ）のＣ−Ｃ断面図
である。図２に示すように、本実施の形態の積層セラミ
ックコンデンサは、積層コンデンサ素子部４の内部電極
パターンの対向面積を変化させ、個々の積層コンデンサ
部の容量を変えたものである。

【００３３】図４は、図２の積層セラミックコンデンサ
の小さな容量の積層コンデンサ素子部４の平面断面図で
ある。図４に示すように、外部電極と電気的に接続する
内部電極取り出し幅は、積層コンデンサ素子部３よりも
狭くなっており、容量を変化させるために、積層方向で
他の対向する内部電極面積が異なる内部電極が２個以上
ある構成になっている。

【００３４】図８に、図２に示す積層コンデンサ素子部
４の内部電極パターンの対向面積を変化させ、個々の積
層コンデンサ部の容量を変えた場合の周波数−インピー
ダンス特性を示す。積層コンデンサ素子部３，４の積層
方向に対し直交方向に配置されている積層コンデンサ部
８，９の等価回路定数は以下のようにした。

【００３５】（１）積層コンデンサ素子部３：Ｃ_１＝１
０μＦ、Ｌ_１＝１．２ｎＨ、Ｒ_１＝１０ｍΩ、（２）積層コンデンサ素子部４：Ｃ_２＝０．１μＦ、Ｌ
_２＝１．２ｎＨ、Ｒ_２＝７５ｍΩ、（３）積層コンデンサ部８：Ｃ_３＝１μＦ、Ｌ_３＝１．
２ｎＨ、Ｒ_３＝３０ｍΩ、（４）積層コンデンサ部９：Ｃ_４＝０．５μＦ、Ｌ_４＝
１．２ｎＨ、Ｒ_４＝５０ｍΩ。

【００３６】図８の結果より、本発明において、直列に
抵抗を接続しなくても並列共振が抑制され、等価直列抵
抗の小さな周波数−インピーダンス特性が得られた。

【００３７】以上の結果より、本発明において、積層コ
ンデンサ素子部の間隔及び各積層コンデンサ部の電気抵
抗を設定することで、様々な形態の広帯域な周波数−イ
ンピーダンス特性が得られることがわかる。

【００３８】

【発明の効果】以上説明したように、本発明によれば、
小さな容量の積層コンデンサ素子部の等価直列抵抗が小
さく、高周波特性がよく、その上、実装時の部品点数及
び実装面積が低減した積層セラミックコンデンサを提供
することができた。

【図面の簡単な説明】

【図１】本発明の一実施の形態に係わる積層セラミック
コンデンサの説明図。図１（ａ）は、外観斜視図。図１
（ｂ）は、図１（ａ）のＡ−Ａ断面図。図１（ｃ）は、
図１（ｂ）のＢ−Ｂ断面図。

【図２】本発明の他の実施の形態に係わる積層セラミッ
クコンデンサの説明図。図２（ａ）は、外観斜視図。図
２（ｂ）は、図２（ａ）のＡ−Ａ断面図。図２（ｃ）
は、図２（ｂ）のＢ−Ｂ断面図。図２（ｄ）は、図２
（ｂ）のＣ−Ｃ断面図。

【図３】図１の積層セラミックコンデンサの各積層コン
デンサ素子部の平面断面図。図３（ａ）は、小さな容量
の積層コンデンサ素子部の平面断面図。図３（ｂ）は、
大きな容量の積層コンデンサ素子部の平面断面図。図３
（ｃ）は、他の例の小さな容量の積層コンデンサ素子部
の平面断面図。図３（ｄ）は、他の例の小さな容量の積
層コンデンサ素子部の平面断面図。図３（ｅ）は、共通
電極部を有する積層コンデンサ素子部の平面断面図。図
３（ｆ）は、共通電極部を有する積層コンデンサ素子部
の平面断面図。

【図４】図２の積層セラミックコンデンサの小さな容量
の積層コンデンサ素子部の平面断面図。

【図５】本発明の積層セラミックコンデンサの等価回路
を示す図。

【図６】図１の積層セラミックコンデンサの周波数−イ
ンピーダンス特性を示す図。

【図７】図１の他の例の積層セラミックコンデンサの周
波数−インピーダンス特性を示す図。

【図８】図２の積層セラミックコンデンサの周波数−イ
ンピーダンス特性を示す図。

【符号の説明】

１誘電体層２内部電極層３積層コンデンサ素子部４積層コンデンサ素子部５保護層６外部電極７容量部間隔８（積層方向に対して直交方向の）積層コンデンサ
部９（積層方向に対して直交方向の）積層コンデンサ
部１０セラミック焼結体１１狭窄部１２スリット部１３共通電極部

Claims

【特許請求の範囲】

【請求項１】誘電体層と低抵抗導体からなる内部電極
層とを交互に複数層積み重ねて形成する積層体に外部電
極を設けてなる積層セラミックコンデンサにおいて、容
量の異なる２つの積層コンデンサ素子部が積層方向に配
置され、一方の積層コンデンサ素子部と他方の積層コン
デンサ素子部との間隔が０．１５ｍｍ以上離れているこ
とを特徴とする積層セラミックコンデンサ。
【請求項２】請求項１記載の積層セラミックコンデン
サにおいて、前記内部電極層の取り出しを、長辺に対
し、直交する方向から行なうことを特徴とする積層セラ
ミックコンデンサ。
【請求項３】請求項１または２記載の積層セラミック
コンデンサにおいて、前記一方の積層コンデンサ素子部
は、前記他方の積層コンデンサ素子部より容量が小さ
く、前記内部電極層が積層方向と直交する方向に分離さ
れ、２つ以上の積層コンデンサ部を有することを特徴と
する積層セラミックコンデンサ。
【請求項４】請求項３記載の積層セラミックコンデン
サにおいて、前記積層コンデンサ部の間隔が０．０５ｍ
ｍ以上離れていることを特徴とする積層セラミックコン
デンサ。
【請求項５】請求項３または４記載の積層セラミック
コンデンサにおいて、前記積層コンデンサ部は、内部電
極パターンの面積が実質的に同一で、実質的に同一の容
量を有することを特徴とする積層セラミックコンデン
サ。
【請求項６】請求項３または４記載の積層セラミック
コンデンサにおいて、前記積層コンデンサ部は、内部電
極パターンの面積が異なり、異なる容量を有することを
特徴とする積層セラミックコンデンサ。
【請求項７】請求項５または６記載の積層セラミック
コンデンサにおいて、前記積層コンデンサ部は、前記内
部電極の取り出し口に共通電極部を有することを特徴と
する積層セラミックコンデンサ。
【請求項８】請求項５または６記載の積層セラミック
コンデンサにおいて、前記他方の積層コンデンサ部の内
部電極の電極取り出し口に狭窄部、または、スリット部
を有することを特徴とする積層セラミックコンデンサ。