JP4925779B2

JP4925779B2 - 積層コンデンサ

Info

Publication number: JP4925779B2
Application number: JP2006262924A
Authority: JP
Inventors: 文雄福丸; 敦之中川
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2006-09-27
Filing date: 2006-09-27
Publication date: 2012-05-09
Anticipated expiration: 2026-09-27
Also published as: JP2008085054A

Description

本発明はＩＣの電源端子に供給される電源電流を安定させるデカップリング回路等に好適に用いられる積層コンデンサに関するものである。

近年のＩＣは、低消費電力を実現するために電源の低電圧化が図られているが、一方では高集積化が図られており、高集積化することによって消費電流が増大するため、供給される電流が不安定になりやすいものとなっている。そのため、ＩＣと電源との間には、電源から供給される電流の変動を安定化させるデカップリング回路を接続する必要がある。

デカップリング回路は、低周波から高周波までの広い周波数帯域でインピーダンスを低くすることにより電流の歪みを取り除くようにした回路である。このような機能は、広い周波数帯域でインピーダンスが低い特性とすることにより得られるものであり、このような機能を有するデカップリング回路は、インピーダンスの低い周波数帯域を低周波側に有したコンデンサや、インピーダンスの低い周波数帯域を高周波側に有したコンデンサなどを複数並列接続させることによって構成される。デカップリング回路に採用されるコンデンサとしては、例えば積層コンデンサが従来から好適に用いられている。

デカップリング回路に従来から用いられている積層コンデンサとしては、例えば、複数の長方形状の誘電体層を積層して成る直方体状の積層体と、この積層体の内部で誘電体層を挟んで容量形成部が互いに対向するように交互に配置された複数の第１内部電極および第２内部電極と、積層体の一方の端面および他方の端面に、それぞれ積層方向に渡って形成され、第１内部電極同士および第２内部電極同士をそれぞれ電気的に接続する第１外部電極および第２外部電極とを備え、積層体の両側面のいずれか一方を実装面とする積層コンデンサが知られている（例えば、特許文献１を参照。）。

このような積層コンデンサは、第１内部電極と第２内部電極との間に形成される静電容量を並列に複数配列することにより高い静電容量が得られるものであり、また、積層体の側面を実装面とすることにより、それぞれの第１内部電極および第２内部電極に流れる電流の経路が短くなって等価直列インダクタンス（以下、ＥＳＬという。）を低くすることができるものである。コンデンサのインピーダンスは、自己共振周波数において最小になり、自己共振周波数よりも低周波側では静電容量にほぼ反比例し、高周波側ではＥＳＬにほぼ比例することが知られている。従って、このような積層コンデンサは、高い静電容量と低いＥＳＬを有しているのでインピーダンスの低い周波数帯域が広く得られるものであり、デカップリング回路に採用した場合、回路を構成するコンデンサの数を少なくして回路規模を小さなものとすることができるコンデンサである。
特開2004−296940号公報

しかしながら、上述した従来の積層コンデンサは、ＥＳＬを低くするために電流の経路を短くしているので、一方では等価直列抵抗（以下、ＥＳＲという。）も低いものとなっており、自己共振周波数付近において周波数に対するインピーダンスの変化率が大きなものとなっていた。デカップリング回路にこのような積層コンデンサを複数用いた場合には、自己共振周波数が近いコンデンサ同士が形成する反共振周波数においてインピーダンスが高くなりやすいので、インピーダンスの低い周波数帯域が不連続的に形成されてしまうという問題点があった。

このため、デカップリング回路に用いるコンデンサはＥＳＲをある程度高くしておかなければならないが、ＥＳＲを高くするために電流経路を長くするとＥＳＬも高くなり、また、電流経路を狭くすることによってもＥＳＬが高くなるという問題点がある。例えば、上述した従来の積層コンデンサにおいて、第１外部電極と第２外部電極との間隔を長くして第１内部電極および第２内部電極に流れる電流の経路を長くすると、ＥＳＲを高くすることはできるもののＥＳＬも高くなってしまう。

本発明は上記のような従来の積層コンデンサにおける問題点に鑑み案出されたものであり、その目的は、インピーダンスの低い周波数帯域が広く、自己共振周波数付近においてインピーダンスの変化率が小さい積層コンデンサを提供することにある。

本発明の積層コンデンサは、複数の長方形状の誘電体層を積層して成る直方体状の積層体と、該積層体の内部で前記誘電体層を挟んで容量形成部が互いに対向するように交互に配置された複数の第１内部電極および第２内部電極と、前記積層体の一方の端面および他方の端面に、それぞれ積層方向に渡って形成され、前記第１内部電極同士および前記第２内部電極同士をそれぞれ電気的に接続する第１外部電極および第２外部電極とを備える積層コンデンサにおいて、前記第１内部電極は、前記一方の端面側で前記容量形成部を前記第１外部電極に接続する第１内部接続部を有し、前記第２内部電極は、前記他方の端面側で前記容量形成部を前記第２外部電極に接続する第２内部接続部を有し、前記第２内部電極の第２内部接続部のみが、前記容量形成部に近接しつつ前記一方の端面側から前記他方の端面側へと延びる線路部で前記一方の端面側から前記他方の端面側に引き回されて前記容量形成部を前記第２外部電極に接続しており、前記第１内部電極の前記容量形成部は、前記第２内部電極の前記容量形成部とともに、前記第２内部接続部の前記線路部とも対向していることを特徴とするものである。

また本発明の積層コンデンサは、上記構成において、前記第１内部接続部が前記積層体の前記一方の端面から両方の側面にかけて形成されているとともに、前記第１外部電極が前記積層体の前記一方の端面から両方の側面にかけて形成され、前記第２内部接続部が前記積層体の前記他方の端面から両方の側面にかけて形成されているとともに、前記第２外部電極が前記積層体の前記他方の端面から両方の側面にかけて形成されていることを特徴とするものである。

また本発明の積層コンデンサは、上記構成において、第１内部電極の前記容量形成部は、前記積層体の前記一方の端面および前記他方の端面を結ぶ方向の前記容量形成部の中心線に対して線対称であり、前記第２内部電極の前記容量形成部および両側の前記線路部は、前記積層体の前記一方の端面および前記他方の端面を結ぶ方向の前記容量形成部の中心線に対して線対称であることを特徴とするものである。

本発明の積層コンデンサによれば、複数の長方形状の誘電体層を積層して成る直方体状の積層体の内部で、第１内部電極は、一方の端面側で容量形成部を第１外部電極に接続する第１内部接続部を有し、第２内部電極は、一方の端面側から他方の端面側に引き回されて容量形成部を第２外部電極に接続する第２内部接続部を有することから、第２内部電極の容量形成部と第２外部電極との間に一方の端面側から他方の端面側に及ぶ長い電流経路が形成されるので、積層コンデンサのＥＳＲを高くすることが可能となる。また、このように電流経路が長くなってはいるものの、第１内部電極の容量形成部に流れる電流の向きと第２内部電極の容量形成部に流れる電流の向きとが互いに逆方向になるので、第１内部電極の容量形成部および第２内部電極の容量形成部のそれぞれに流れる電流のインダクタンスが互いに相殺され、ＥＳＬを低くすることが可能となる。すなわち本発明の積層コンデンサによれば、ＥＳＲを高くしつつＥＳＬを低くすることが可能であるため、インピーダンスの低い周波数帯域が広く、自己共振周波数付近においてインピーダンスの変化率が小さいものとすることができる。

また、本発明の積層コンデンサによれば、第２内部接続部は、第２内部電極の容量形成部に近接しつつ一方の端面側から他方の端面側へと延びる線路部を有しているときには、線路部のインダクタンスが第２内部電極の容量形成部のうち線路部に近接する領域に流れる電流のインダクタンスで相殺されるので、ＥＳＬをより低減させることができる。

また、本発明の積層コンデンサによれば、第１内部接続部が積層体の一方の端面から両方の側面にかけて形成されているとともに、第１外部電極が積層体の一方の端面から両方の側面にかけて形成され、第２内部接続部が積層体の他方の端面から両方の側面にかけて形成されているとともに、第２外部電極が積層体の他方の端面から両方の側面にかけて形成されているときには、両外部電極の最短距離が短くなり、これに伴って積層体の内部に流れる電流経路が短くなるので、ＥＳＬをより低減させることができる。

また、本発明の積層コンデンサによれば、第１内部電極の容量形成部は、第２内部電極の容量形成部とともに、第２内部接続部の線路部とも対向しているときには、第１内部電極の容量形成部のうち、第２内部接続部の線路部と対向する領域に、線路部に流れる電流とは逆方向の電流が流れるので、線路部のインダクタンスをこの相殺効果により低減することができ、同時に、多少の積層ズレが生じたとしても、線路部と第１内部電極の容量形成部とが対向する領域の面積がほとんど変化しないので、この両者の間で形成される容量を安定させることができる。

また、本発明の積層コンデンサによれば、第１内部電極の容量形成部は、積層体の一方の端面および他方の端面を結ぶ方向の容量形成部の中心線に対して線対称であり、第２内部電極の容量形成部および両側の線路部は、積層体の一方の端面および他方の端面を結ぶ方向の容量形成部の中心線に対して線対称であるときには、回路基板と対向する実装面として、両方の側面のうちどちらを用いても電流経路は同じであるため、ＥＳＬやＥＳＲ等の特性がばらつかなくなる。

以下に、本発明の積層コンデンサについて添付図面を参照しつつ詳細に説明する。

図１（ａ）は本発明の積層コンデンサの実施の形態の一例を示す外観斜視図であり、図１（ｂ）は図１（ａ）の積層コンデンサの第１外部電極および第２外部電極を除いた外観斜視図である。図２（ａ）および（ｂ）は、それぞれ図１の積層コンデンサの第１内部電極および第２内部電極が形成された誘電体層を上方から見た平面図である。これらの図に示す本発明の積層コンデンサ10は、複数の誘電体層２を積層して成る積層体１と、この積層体１の内部で誘電体層２を挟んで互いに対向して誘電体層２の大部分を占めるように形成された複数の第１内部電極３および複数の第２内部電極４と、積層体１の一方の端面および他方の端面に形成された第１外部電極５および第２外部電極６とを備えている。

積層体１は、１層あたり１μｍ〜５μｍの厚みに形成された長方形状の複数の誘電体層２を、例えば、70層〜1000層積層して成る直方体状の誘電体ブロックである。なお、図１においては本例を簡略化して説明するために誘電体層２の積層数を省略して示した。

誘電体層２は、例えば、チタン酸バリウム，チタン酸カルシウム，チタン酸ストロンチウム等の比較的誘電率が高いセラミックスを主成分とする誘電体材料によって、１層あたり１μｍ〜３μｍの厚みに形成されている。

第１内部電極３および第２内部電極４は、0.5μｍ〜２μｍの厚みに形成された、電荷を蓄えて静電容量を得るための内部電極層であり、図１（ｂ）に示すように、それぞれ積層体１の一方の端面１ａおよび他方の端面１ｃに引き出されている。第１内部電極３および第２内部電極４の材料としては、例えば、ニッケル，銅，ニッケル−銅，銀−パラジウム等の金属を主成分とする導体材料が用いられる。

なお、本発明の積層コンデンサ10においては、第１内部電極３および第２内部電極４により挟まれて静電容量が得られる有効層として機能する誘電体層２に対し、第１内部電極３および第２内部電極４により挟まれることがなく積層体１の両主面側にそれぞれ配置される誘電体層２は、保護層として機能する。

第１外部電極５および第２外部電極６は、２μｍ〜70μｍの厚みで積層体１の一方の端面１ａおよび他方の端面１ｃに、それぞれ積層方向に渡って形成された外部電極層であり、第１内部電極３同士および第２内部電極４同士をそれぞれ電気的に接続している。また、第１外部電極５および第２外部電極６の材料としては、例えば、ニッケル，銅，銀，パラジウム等の金属を主成分とする導体材料が用いられる。

このように本発明の積層コンデンサ10は、誘電体層２を挟んで電荷を蓄える第１内部電極３および第２内部電極４が複数形成されているので、大きな静電容量を得ることができるコンデンサとなっている。このような構成であることにより、本発明の積層コンデンサ10は、自己共振周波数よりも低周波側では静電容量にほぼ反比例するので、インピーダンスが低くなり、結果的にインピーダンスの低い周波数帯域が広いコンデンサとなる。

そして、本発明の積層コンデンサ10は、第１内部電極３は、容量形成部３ａを一方の端面１ｃ側で第１外部電極５に接続する第１内部接続部３ｂを有しており、第２内部電極４は、容量形成部４ａを一方の端面１ｃ側から他方の端面１ａ側に引き回されて第２外部電極６に接続する第２内部接続部４ｂを有していることから、例えば、第２外部電極６に電圧を印加すると、図２（ｂ）の矢印で示す電流経路41，42のように第２内部電極４に電流が流れるようになり、第１内部電極３においては、図２（ａ）の矢印で示す電流経路31，32のように電流が流れるようになる。このように、第２内部電極４の容量形成部４ａと第２外部電極６との間に一方の端面１ｃ側から他方の端面１ａ側に及ぶ長い電流経路41，42が形成されるので、積層コンデンサ10のＥＳＲを高くすることが可能となる。また、このように電流経路が長くなってはいるものの、第１内部電極３の容量形成部３ａに流れる電流の向きと第２内部電極４の容量形成部４ａに流れる電流の向きとが互いに逆方向になるので、第１内部電極３の容量形成部３ａおよび第２内部電極４の容量形成部４ａのそれぞれに流れる電流のインダクタンスが互いに相殺され、ＥＳＬを低くすることが可能となる。

すなわち、本発明の積層コンデンサ10は、ＥＳＲを高くしつつＥＳＬを低くすることが可能であるため、インピーダンスの低い周波数帯域が広く、自己共振周波数付近においてインピーダンスの変化率が小さいものとすることができる。このような本発明の積層コンデンサ10は、自己共振周波数が近いもの同士の反共振周波数におけるインピーダンスが高くならないので、例えばデカップリング回路のように、インピーダンスの低い周波数帯域が広く連続的に得られなければならないような回路を構成するコンデンサとして利用することができるものとなる。

また、本発明の積層コンデンサ10は、第２内部接続部４ｂが、第２内部電極の容量形成部４ａに近接しつつ一方の端面１ｃ側から他方の端面１ａ側へと延びる線路部４ｃを有しており、このようなときには、線路部４ｃのインダクタンスが第２内部電極の容量形成部４ａのうち線路部４ｃに近接する領域に流れる電流のインダクタンスで相殺されるので、ＥＳＬをより低減させたものとなる。なお、線路部４ｃはＥＳＲの調整部としても機能する。例えば、線路部４ｃの幅を広くすると線路部４ｃの抵抗値が低くなるのでＥＳＲも低くなり、線路部４ｃの幅を狭くすると線路部４ｃの抵抗値が高くなるのでＥＳＲも高くなる。

また、本発明の積層コンデンサ10は、第１内部電極３の容量形成部３ａが、第２内部電極４の容量形成部４ａとともに、第２内部接続部４ｂの線路部４ｃとも対向しているときには、第１内部電極３の容量形成部３ａのうち、第２内部接続部４ｂの線路部４ｃと対向する領域に、線路部４ｃに流れる電流とは逆方向の電流が流れるので、線路部４ｃのインダクタンスをこの相殺効果により低減させることができるものとなる。さらに、多少の積層ずれが積層体１に生じていたとしても、線路部４ｃと第１内部電極３の容量形成部３ａとが対向する領域の面積はほとんど変化することがないので、この両者の間で形成される容量が安定したものとなる。

なお、図２（ａ）に示すように、第１内部電極３が配置された誘電体層２間には、積層体１の第１内部接続部３ｂ側の端面１ｃと反対側の端面１ａ側に、第１内部電極３の端部を取り囲むようにダミー内部電極７が配置されている。また、図２（ｂ）に示すように、第２内部電極４が配置された誘電体層２間には、積層体１の第２内部接続部４ｂ側の端面１ａと反対側の端面１ｃ側に、第２内部電極４の端部を取り囲むようにダミー内部電極８が配置されている。このようにダミー内部電極７，８を配置することにより、積層体１の積層方向において端面１ａ，１ｃ側に交互に第１内部電極３または第２内部電極４が存在しないことにより発生する、積層体１の積層方向の寸法のばらつきを少なくすることができる。また、ダミー内部電極７，８は、積層体１と第１外部電極５および第２外部電極６との接着力を、その電極同士の強い接合力を付加することにより高める役割も果たしている。

次に、本発明の積層コンデンサ10を製造する方法について説明する。

本発明の積層コンデンサ10の積層体１は、予め作製しておいたセラミック粉末と有機バインダとからなる積層体の前駆体を焼成してセラミックスを焼結させることにより得られる。そして、この積層体の前駆体は、誘電体層２に対応する長方形状の領域が縦横の並びに複数配置されている厚みが１μｍ〜10μｍの複数のセラミックグリーンシートを積層して積層シートを作製しておき、この積層シートを誘電体層２に対応する長方形状の領域の境界に沿って切断することにより得られる。

本発明の積層コンデンサ10の第１内部電極３および第２内部電極４は、積層体の前駆体を作製するときに、第１内部電極３および第２内部電極４に対応する導電体膜のパターンをセラミックグリーンシート上に予め形成しておくことにより、積層体の前駆体を焼成したときに積層体１の作製とともに形成されるものである。また、本発明の積層コンデンサ10のように第２内部電極４における線路部４ｃと容量形成部４ａとの間隔が10〜30μｍしかないものであっても、メッキにより形成した金属膜を転写することにより形成する方法を使用すれば、導電体膜のパターンを高精度に形成することができる。

第１外部電極５および第２外部電極６は、例えば、積層体１を無電解銅メッキ液に浸すことにより、第１内部電極３、第２内部電極４およびダミー内部電極７，８が積層体１から露出した部分を基点に、銅膜を析出させることにより形成することができる。

図３は図１（ａ）の積層コンデンサ10を回路基板上に実装した構造を示す外観斜視図である。図３に示す積層コンデンサ10は、第１外部電極５および第２外部電極６が、外部の回路基板上に形成された一対の電極パッド12のそれぞれと、ハンダ11により電気的な接続および機械的な接合が行なわれることにより実装されたものとなっている。なお、第１外部電極５および第２外部電極６の表面には、外部の回路基板上に実装する際に用いるハンダ等との接合を良好にするために、ニッケル等の導体材料から成るハンダ喰われ防止用の金属膜や、錫，ハンダもしくは金等の導体材料から成るハンダ濡れ向上用の金属膜を形成することが好ましい。

そして、本発明の積層コンデンサ10は、第１内部接続部３ｂが積層体１の一方の端面１ｃから両方の側面１ｂ，１ｄにかけて形成されているとともに、第１外部電極５が積層体１の一方の端面１ｃから両方の側面１ｂ，１ｄにかけて形成され、第２内部接続部４ｂが積層体１の他方の端面１ａから両方の側面１ｂ，１ｄにかけて形成されているとともに、第２外部電極６が積層体１の他方の端面１ａから両方の側面１ｂ，１ｄにかけて形成されている。このようなときには、第１外部電極５と第２外部電極６との間隔、および第１内部接続部３ｂと第２内部接続部４ｂとの間隔が小さくなるので、内部接続部３ｂ，４ｂのうちの、インダクタンスが相殺されない電流経路を短くすることができるのでＥＳＬをより低減させることができる。第１外部電極５および第２外部電極６同士および実装対象の回路基板の電極パッド12同士は、その間隔が短いほど好ましい。

また、本発明の積層コンデンサ10は、第１内部電極３の容量形成部３ａは、積層体１の一方の端面１ｃおよび他方の端面１ａを結ぶ方向の容量形成部３ａの中心線に対して線対称であり、第２内部電極４の容量形成部４ａおよび両側の線路部４ｃは、積層体１の一方の端面１ｃおよび他方の端面１ａを結ぶ方向の容量形成部４ａの中心線に対して線対称である。このようなときには、回路基板と対向する実装面として、両方の側面１ｂ、１ｄのうちどちらを用いても電流経路は同じであるため、ＥＳＬやＥＳＲ等の特性がばらつかなくなる。

なお、本発明は上述した実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更や改良等が可能である。

例えば、上述した実施の形態の例においては、第１外部電極５および第２外部電極６は積層体１の主面１ｅには形成されていないが、第１外部電極５が積層体１の一方の端面１ｃから両方の側面１ｂ、１ｄおよび両方の主面１ｅにかけて形成され、第２外部電極６が、積層体１の他方の端面１ａから両方の側面１ｂ，１ｄおよび両方の主面１ｅにかけて形成されたものとしても構わない。

また、上述した実施の形態の例においては、メッキにより形成した金属膜を転写することにより形成する方法によって第１内部電極３および第２内部電極４を形成するようにしているが、例えばスクリーン印刷法等の方法を採用して第１内部電極３および第２内部電極４を形成するようにしても構わない。

本発明の積層コンデンサ10として、以下に示す構成の試料１を作製した。

積層体１は、誘電体層２の材料としてチタン酸バリウムを主成分とする強誘電体セラミックスを採用し、長さが1.6ｍｍで幅および高さがそれぞれ0.8ｍｍの直方体状のものとした。第１内部電極３および第２内部電極４は、材料としてニッケルを採用し、積層体１の内部にそれぞれ300枚ずつ配置した。第１外部電極５および第２外部電極６は、材料として銅を採用し、その表面にはニッケルの膜を形成し、さらにその表面には錫の膜を形成した。

また、比較例として、従来の積層コンデンサの試料２を作製した。試料２は、第２内部電極の形状を第１内部電極の形状と同じにした点を除いては、試料１と同じ形状および同じ材料のものとした。

これら試料１，２について、１×10^０６〜１×10^０９Ｈｚの周波数帯域におけるインピーダンスを測定した。図４は積層コンデンサのインピーダンスの周波数依存性を示す線図であり、横軸は周波数（単位：ＭＨｚ）を示し、縦軸はインピーダンス｜Ｚ｜（単位：Ω）を示す。図中の実線の特性曲線Ｘは試料１（本発明の積層コンデンサ10）のインピーダンス特性を示し、破線の特性曲線Ｙは試料２（従来の積層コンデンサ）のインピーダンス特性を示す。ここでは、インピーダンスが１Ωよりも低い周波数帯域を、実用周波数帯域とした。

図４に示す結果の通り、試料１は試料２に比べてインピーダンスの最小値が約７倍となっていることが分かる。これは、一方の端面１ｃ側から他方の端面１ａ側に引き回されて容量形成部４ａを第２外部電極６に接続する第２内部接続部４ｂを第２内部電極４が有することにより、第２内部電極４の電流経路が長くなって第２内部電極４の抵抗値が上昇することにより、ＥＳＲが高くなったことによるものである。また、このように電流経路が長くなっているものの、第１内部電極３の容量形成部３ａおよび第２内部電極４の容量形成部４ａに流れる電流は互いに逆方向なので、それぞれのインダクタンスが相殺され、容量形成部３ａ，４ａを流れる電流によって発生するインダクタンスが低いものとなり、実用周波数帯域における高周波側の周波数は比較例の試料２とあまり変わっていない。なお、実施例の試料１では実用周波数帯域における低周波側の周波数が比較例の試料２に比較して少し高周波側に移動しているが、これは、第２内部電極４における容量形成部４ａと線路部４ｃとの間にある領域に電極が形成されていないために静電容量が低くなったことによるものである。

このように本発明の積層コンデンサによれば、第１内部電極は、容量形成部を一方の端面側で第１外部電極に接続する第１内部接続部を有し、第２内部電極は、一方の端面側から他方の端面側に引き回されて容量形成部を第２外部電極に接続する第２内部接続部を有することから、第２内部電極の容量形成部と第２外部電極との間に一方の端面側から他方の端面側に及ぶ長い電流経路が形成されるので、積層コンデンサのＥＳＲを高くすることが可能となることが確認された。また、このように電流経路が長くなってはいるものの、第１内部電極の容量形成部に流れる電流の向きと第２内部電極の容量形成部に流れる電流の向きとが互いに逆方向になるので、両電極の容量形成部のそれぞれに流れる電流のインダクタンスが互いに相殺され、ＥＳＬを低くすることが可能となることが確認された。

（ａ）は本発明の積層コンデンサの実施の形態の一例を示す外観斜視図であり、（ｂ）は（ａ）の積層コンデンサの第１外部電極および第２外部電極を除いた外観斜視図である。（ａ）および（ｂ）は、それぞれ図１の積層コンデンサの第１内部電極および第２内部電極が形成された誘電体層を上方から見た平面図である。図１（ａ）の積層コンデンサを回路基板上に実装した構造を示す外観斜視図である。積層コンデンサのインピーダンスの周波数依存性を示す線図である。

符号の説明

１・・・積層体
１ａ，１ｃ・・・端面
１ｂ，１ｄ・・・側面
１ｅ・・・主面
２・・・誘電体層
３・・・第１内部電極
３ａ，４ａ・・・容量形成部
３ｂ・・・第１内部接続部
４ｂ・・・第２内部接続部
４ｃ・・・線路部
５・・・第１外部電極
６・・・第２外部電極
７，８・・・ダミー内部電極
10・・・積層コンデンサ
31，32，41，42・・・電流経路

Claims

複数の長方形状の誘電体層を積層して成る直方体状の積層体と、
該積層体の内部で前記誘電体層を挟んで容量形成部が互いに対向するように交互に配置された複数の第１内部電極および第２内部電極と、
前記積層体の一方の端面および他方の端面に、それぞれ積層方向に渡って形成され、前記第１内部電極同士および前記第２内部電極同士をそれぞれ電気的に接続する第１外部電極および第２外部電極とを備える積層コンデンサにおいて、
前記第１内部電極は、前記一方の端面側で前記容量形成部を前記第１外部電極に接続する第１内部接続部を有し、
前記第２内部電極は、前記他方の端面側で前記容量形成部を前記第２外部電極に接続する第２内部接続部を有し、
前記第２内部電極の第２内部接続部のみが、前記容量形成部に近接しつつ前記一方の端面側から前記他方の端面側へと延びる線路部で前記一方の端面側から前記他方の端面側に引き回されて前記容量形成部を前記第２外部電極に接続しており、
前記第１内部電極の前記容量形成部は、前記第２内部電極の前記容量形成部とともに、前記第２内部接続部の前記線路部とも対向していることを特徴とする積層コンデンサ。
前記第１内部接続部が前記積層体の前記一方の端面から両方の側面にかけて形成されているとともに、前記第１外部電極が前記積層体の前記一方の端面から両方の側面にかけて形成され、
前記第２内部接続部が前記積層体の前記他方の端面から両方の側面にかけて形成されているとともに、前記第２外部電極が前記積層体の前記他方の端面から両方の側面にかけて形成されていることを特徴とする請求項１に記載の積層コンデンサ。
第１内部電極の前記容量形成部は、前記積層体の前記一方の端面および前記他方の端面を結ぶ方向の前記容量形成部の中心線に対して線対称であり、前記第２内部電極の前記容量形成部および両側の前記線路部は、前記積層体の前記一方の端面および前記他方の端面を結ぶ方向の前記容量形成部の中心線に対して線対称であることを特徴とする請求項１に記載の積層コンデンサ。