JP5268276B2 - 積層セラミックコンデンサおよびその実装構造 - Google Patents
積層セラミックコンデンサおよびその実装構造 Download PDFInfo
- Publication number
- JP5268276B2 JP5268276B2 JP2007104419A JP2007104419A JP5268276B2 JP 5268276 B2 JP5268276 B2 JP 5268276B2 JP 2007104419 A JP2007104419 A JP 2007104419A JP 2007104419 A JP2007104419 A JP 2007104419A JP 5268276 B2 JP5268276 B2 JP 5268276B2
- Authority
- JP
- Japan
- Prior art keywords
- external electrodes
- ceramic
- electrically connected
- polarity
- connection conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Description
そして、上記第1の局面における第1の実施態様では、第1の外部電極のすべてが、複数個の第1の内部電極のいずれかと直接接続され、第2の外部電極のすべてが、複数個の第2の内部電極のいずれかと直接接続されていることをさらなる特徴としている。
上記第1の局面における第2の実施態様では、第1の同極接続導体は、同一面上では分離されることなく単に1個形成されるものであり、本体部と、本体部から第1および第2の側面に引き出される合計4個の引出し部とを有し、4個の引出し部のうち、複数の引出し部が本体部から少なくとも第1の側面に引き出されていることをさらなる特徴としている。
上記第1の局面における第3の実施態様では、第1の外部電極および第2の外部電極が、それぞれ、合計4個あることをさらなる特徴としている。
この発明は、また、積層セラミックコンデンサの実装構造にも向けられる。この発明に係る実装構造が適用される積層セラミックコンデンサは、以下のような構成を有している。
すなわち、積層セラミックコンデンサは、積層された複数層のセラミック層をもって構成され、かつ相対向する第1および第2の主面と第1および第2の主面間を結ぶ側面とを有する、セラミック積層体と、セラミック積層体の側面上に形成され、かつ第1の極性が割り当てられる、複数個の第1の外部電極と、セラミック積層体の側面上に形成され、かつ第2の極性が割り当てられる、複数個の第2の外部電極と、セラミック積層体の内部に形成され、かつ各々が複数個の第1の外部電極のうちのいずれか1個のみに電気的に接続される、複数個の第1の内部電極と、各第1の内部電極と対向するように、セラミック積層体の内部に形成され、かつ各々が複数個の第2の外部電極のうちのいずれか1個のみに電気的に接続される、複数個の第2の内部電極と、セラミック積層体の内部に形成され、複数個の第1の外部電極のうちの2個以上と電気的に接続される、第1の同極接続導体と、セラミック積層体の内部に形成され、複数個の第2の外部電極のうちの2個以上と電気的に接続される、第2の同極接続導体とを備え、側面は、相対向する第1および第2の側面を有し、第1の同極接続導体は、本体部と、本体部から少なくとも第1の側面に引き出される複数の引出し部とを有し、セラミック層を平面で見た場合、本体部の辺と、第1の側面に引き出された隣接する2つの引出し部における近接した2つの辺とによって区画される領域が形成され、本体部の辺および上記領域全体は、第1および第2の側面のうち、第1の側面寄りにのみ配置されている。
この発明に係る実装構造は、以上のような積層セラミックコンデンサを、表面に導体ランドが形成された配線基板上に実装する、積層セラミックコンデンサの実装構造であって、第1および第2の外部電極のすべてが導体ランドに接続されていることを特徴としている。
上記第1の同極接続導体16に関して、図3(1)から、次のような特徴を読み取ることができる。すなわち、セラミック層2を平面で見た場合、その本体部の辺と、第1の側面6に引き出された隣接する2つの引出し部18における近接した2つの辺とによって区画される領域が形成され、上記本体部の辺および上記領域全体は、第1および第2の側面6および7のうち、第1の側面6寄りにのみ配置されている。
2 セラミック層
3 セラミック積層体
4 第1の主面
5 第2の主面
6 第1の側面
7 第2の側面
8 第3の側面
9 第4の側面
10 第1の外部電極
11 第2の外部電極
12 第1の内部電極
13 第2の内部電極
14,15,18,19 引出し部
16,23,24,29,30 第1の同極接続導体
17,25,26,31,32 第2の同極接続導体
35 第1の同極接続ビア導体
36 第2の同極接続ビア導体
37,38 ギャップ
Claims (17)
- 積層された複数層のセラミック層をもって構成され、かつ相対向する第1および第2の主面と前記第1および第2の主面間を結ぶ側面とを有する、セラミック積層体と、
前記セラミック積層体の前記側面上に形成され、かつ第1の極性が割り当てられる、複数個の第1の外部電極と、
前記セラミック積層体の前記側面上に形成され、かつ第2の極性が割り当てられる、複数個の第2の外部電極と、
前記セラミック積層体の内部に形成され、かつ各々が前記複数個の第1の外部電極のうちのいずれか1個のみに電気的に接続される、複数個の第1の内部電極と、
各前記第1の内部電極と対向するように、前記セラミック積層体の内部に形成され、かつ各々が前記複数個の第2の外部電極のうちのいずれか1個のみに電気的に接続される、複数個の第2の内部電極と、
前記セラミック積層体の内部に形成され、前記複数個の第1の外部電極のうちの2個以上と電気的に接続される、第1の同極接続導体と、
前記セラミック積層体の内部に形成され、前記複数個の第2の外部電極のうちの2個以上と電気的に接続される、第2の同極接続導体と
を備え、
前記側面は、相対向する第1および第2の側面を有し、
前記第1の同極接続導体は、本体部と、前記本体部から少なくとも前記第1の側面に引き出される複数の引出し部とを有し、
前記セラミック層を平面で見た場合、前記本体部の辺と、前記第1の側面に引き出された隣接する2つの前記引出し部における近接した2つの辺とによって区画される領域が形成され、
前記本体部の辺および前記領域全体は、前記第1および第2の側面のうち、前記第1の側面寄りにのみ配置され、
前記第1の外部電極のすべてが、複数個の前記第1の内部電極のいずれかと直接接続され、
前記第2の外部電極のすべてが、複数個の前記第2の内部電極のいずれかと直接接続されている、
積層セラミックコンデンサ。 - 積層された複数層のセラミック層をもって構成され、かつ相対向する第1および第2の主面と前記第1および第2の主面間を結ぶ側面とを有する、セラミック積層体と、
前記セラミック積層体の前記側面上に形成され、かつ第1の極性が割り当てられる、複数個の第1の外部電極と、
前記セラミック積層体の前記側面上に形成され、かつ第2の極性が割り当てられる、複数個の第2の外部電極と、
前記セラミック積層体の内部に形成され、かつ各々が前記複数個の第1の外部電極のうちのいずれか1個のみに電気的に接続される、複数個の第1の内部電極と、
各前記第1の内部電極と対向するように、前記セラミック積層体の内部に形成され、かつ各々が前記複数個の第2の外部電極のうちのいずれか1個のみに電気的に接続される、複数個の第2の内部電極と、
前記セラミック積層体の内部に形成され、前記複数個の第1の外部電極のうちの2個以上と電気的に接続される、第1の同極接続導体と、
前記セラミック積層体の内部に形成され、前記複数個の第2の外部電極のうちの2個以上と電気的に接続される、第2の同極接続導体と
を備え、
前記側面は、相対向する第1および第2の側面を有し、
前記第1の同極接続導体は、同一面上では分離されることなく単に1個形成されるものであり、本体部と、前記本体部から前記第1および第2の側面に引き出される合計4個の引出し部とを有し、前記4個の引出し部のうち、複数の引出し部が前記本体部から少なくとも前記第1の側面に引き出され、
前記セラミック層を平面で見た場合、前記本体部の辺と、前記第1の側面に引き出された隣接する2つの前記引出し部における近接した2つの辺とによって区画される領域が形成され、
前記本体部の辺および前記領域全体は、前記第1および第2の側面のうち、前記第1の側面寄りにのみ配置されている、
積層セラミックコンデンサ。 - 積層された複数層のセラミック層をもって構成され、かつ相対向する第1および第2の主面と前記第1および第2の主面間を結ぶ側面とを有する、セラミック積層体と、
前記セラミック積層体の前記側面上に形成され、かつ第1の極性が割り当てられる、4個の第1の外部電極と、
前記セラミック積層体の前記側面上に形成され、かつ第2の極性が割り当てられる、4個の第2の外部電極と、
前記セラミック積層体の内部に形成され、かつ各々が前記4個の第1の外部電極のうちのいずれか1個のみに電気的に接続される、複数個の第1の内部電極と、
各前記第1の内部電極と対向するように、前記セラミック積層体の内部に形成され、かつ各々が前記4個の第2の外部電極のうちのいずれか1個のみに電気的に接続される、複数個の第2の内部電極と、
前記セラミック積層体の内部に形成され、前記4個の第1の外部電極のうちの2個以上と電気的に接続される、第1の同極接続導体と、
前記セラミック積層体の内部に形成され、前記4個の第2の外部電極のうちの2個以上と電気的に接続される、第2の同極接続導体と
を備え、
前記側面は、相対向する第1および第2の側面を有し、
前記第1の同極接続導体は、本体部と、前記本体部から少なくとも前記第1の側面に引き出される複数の引出し部とを有し、
前記セラミック層を平面で見た場合、前記本体部の辺と、前記第1の側面に引き出された隣接する2つの前記引出し部における近接した2つの辺とによって区画される領域が形成され、
前記本体部の辺および前記領域全体は、前記第1および第2の側面のうち、前記第1の側面寄りにのみ配置されている、
積層セラミックコンデンサ。 - 前記第1の同極接続導体は、すべての前記第1の外部電極と電気的に接続される、請求項1ないし3のいずれかに記載の積層セラミックコンデンサ。
- 前記セラミック積層体の内部に、単に1個の前記第1の同極接続導体が形成される、請求項4に記載の積層セラミックコンデンサ。
- 前記セラミック積層体の内部に、複数の前記第1の同極接続導体が連続して積層方向に配置される、請求項1ないし4のいずれかに記載の積層セラミックコンデンサ。
- 前記第2の同極接続導体は、すべての前記第2の外部電極と電気的に接続される、請求項1ないし6のいずれかに記載の積層セラミックコンデンサ。
- 前記セラミック積層体の内部に、単に1個の前記第2の同極接続導体が形成される、請求項7に記載の積層セラミックコンデンサ。
- 前記セラミック積層体の内部に、複数の前記第2の同極接続導体が連続して積層方向に配置される、請求項1ないし7のいずれかに記載の積層セラミックコンデンサ。
- 前記第1の主面に対して最も近接して配置された前記第1の内部電極と前記第1の主面との間に、前記第1の同極接続導体が配置され、かつ、前記第1の内部電極と前記第1の同極接続導体とが隣接し、他方、
前記第2の主面に対して最も近接して配置された前記第2の内部電極と前記第2の主面との間に、前記第2の同極接続導体が配置され、かつ、前記第2の内部電極と前記第2の同極接続導体とが隣接している、
請求項1ないし9のいずれかに記載の積層セラミックコンデンサ。 - 前記第2の主面に対して最も近接して配置された前記第2の内部電極と前記第2の主面との間に、前記第2の同極接続導体が配置され、かつ、前記第2の内部電極と前記第2の同極接続導体とが隣接し、
前記第2の主面と前記第2の同極接続導体との間に、前記第1の同極接続導体が配置される、
請求項1ないし9のいずれかに記載の積層セラミックコンデンサ。 - 前記第2の主面が、当該積層セラミックコンデンサを配線基板上に表面実装する際に配線基板側に向けられる面となる、請求項11に記載の積層セラミックコンデンサ。
- 前記第1の同極接続導体は、前記第1の側面上に形成された前記第1の外部電極だけと電気的に接続される、請求項1ないし12のいずれかに記載の積層セラミックコンデンサ。
- 前記第1の同極接続導体は、前記第1の側面上に形成された前記第1の外部電極および前記第2の側面上に形成された前記第1の外部電極と電気的に接続される、請求項1ないし12のいずれかに記載の積層セラミックコンデンサ。
- 積層された複数層のセラミック層をもって構成され、かつ相対向する第1および第2の主面と前記第1および第2の主面間を結ぶ側面とを有する、セラミック積層体と、
前記セラミック積層体の前記側面上に形成され、かつ第1の極性が割り当てられる、複数個の第1の外部電極と、
前記セラミック積層体の前記側面上に形成され、かつ第2の極性が割り当てられる、複数個の第2の外部電極と、
前記セラミック積層体の内部に形成され、かつ、すべてのものが前記セラミック積層体の前記側面にまで引き出されながら、各々が前記複数個の第1の外部電極のうちのいずれか1個のみに電気的に接続される、複数個の第1の内部電極と、
各前記第1の内部電極と対向するように、前記セラミック積層体の内部に形成され、かつ、すべてのものが前記セラミック積層体の前記側面にまで引き出されながら、各々が前記複数個の第2の外部電極のうちのいずれか1個のみに電気的に接続される、複数個の第2の内部電極と、
前記セラミック積層体の内部において前記セラミック層を厚み方向に貫通するように形成され、前記第1の内部電極と電気的に接続され、かつ前記第2の内部電極と電気的に隔離される、第1の同極接続ビア導体と、
前記セラミック積層体の内部において前記セラミック層を厚み方向に貫通するように形成され、前記第2の内部電極と電気的に接続され、かつ前記第1の内部電極と電気的に隔離される、第2の同極接続ビア導体と
を備える、積層セラミックコンデンサ。 - 前記第1および第2の同極接続ビア導体はそれぞれ1個ずつ形成されている、請求項15に記載の積層セラミックコンデンサ。
- 積層された複数層のセラミック層をもって構成され、かつ相対向する第1および第2の主面と前記第1および第2の主面間を結ぶ側面とを有する、セラミック積層体と、
前記セラミック積層体の前記側面上に形成され、かつ第1の極性が割り当てられる、複数個の第1の外部電極と、
前記セラミック積層体の前記側面上に形成され、かつ第2の極性が割り当てられる、複数個の第2の外部電極と、
前記セラミック積層体の内部に形成され、かつ各々が前記複数個の第1の外部電極のうちのいずれか1個のみに電気的に接続される、複数個の第1の内部電極と、
各前記第1の内部電極と対向するように、前記セラミック積層体の内部に形成され、かつ各々が前記複数個の第2の外部電極のうちのいずれか1個のみに電気的に接続される、複数個の第2の内部電極と、
前記セラミック積層体の内部に形成され、前記複数個の第1の外部電極のうちの2個以上と電気的に接続される、第1の同極接続導体と、
前記セラミック積層体の内部に形成され、前記複数個の第2の外部電極のうちの2個以上と電気的に接続される、第2の同極接続導体と
を備え、
前記側面は、相対向する第1および第2の側面を有し、
前記第1の同極接続導体は、本体部と、前記本体部から少なくとも前記第1の側面に引き出される複数の引出し部とを有し、
前記セラミック層を平面で見た場合、前記本体部の辺と、前記第1の側面に引き出された隣接する2つの前記引出し部における近接した2つの辺とによって区画される領域が形成され、
前記本体部の辺および前記領域全体は、前記第1および第2の側面のうち、前記第1の側面寄りにのみ配置されている、
積層セラミックコンデンサを、表面に導体ランドが形成された配線基板上に実装する、積層セラミックコンデンサの実装構造であって、
前記第1および第2の外部電極のすべてが前記導体ランドに接続されている、積層セラミックコンデンサの実装構造。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007104419A JP5268276B2 (ja) | 2006-05-22 | 2007-04-12 | 積層セラミックコンデンサおよびその実装構造 |
US11/751,218 US7616427B2 (en) | 2006-05-22 | 2007-05-21 | Monolithic ceramic capacitor |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006141027 | 2006-05-22 | ||
JP2006141027 | 2006-05-22 | ||
JP2007104419A JP5268276B2 (ja) | 2006-05-22 | 2007-04-12 | 積層セラミックコンデンサおよびその実装構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008004923A JP2008004923A (ja) | 2008-01-10 |
JP5268276B2 true JP5268276B2 (ja) | 2013-08-21 |
Family
ID=38711765
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007104419A Active JP5268276B2 (ja) | 2006-05-22 | 2007-04-12 | 積層セラミックコンデンサおよびその実装構造 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7616427B2 (ja) |
JP (1) | JP5268276B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100905879B1 (ko) * | 2007-09-28 | 2009-07-03 | 삼성전기주식회사 | 적층형 캐패시터 |
JP2010080615A (ja) * | 2008-09-25 | 2010-04-08 | Tdk Corp | 積層コンデンサ、積層コンデンサの実装構造及び積層コンデンサの製造方法 |
JP4957709B2 (ja) * | 2008-11-26 | 2012-06-20 | 株式会社村田製作所 | 積層コンデンサ |
KR101141328B1 (ko) * | 2009-03-17 | 2012-05-03 | 삼성전기주식회사 | 적층형 칩 캐패시터, 적층형 칩 캐패시터 어셈블리 및 그 제조방법 |
JP6282388B2 (ja) | 2011-10-24 | 2018-02-21 | デクセリアルズ株式会社 | 静電容量素子、及び共振回路 |
USD668659S1 (en) * | 2011-11-15 | 2012-10-09 | Connectblue Ab | Module |
USD692896S1 (en) * | 2011-11-15 | 2013-11-05 | Connectblue Ab | Module |
USD680119S1 (en) * | 2011-11-15 | 2013-04-16 | Connectblue Ab | Module |
USD680545S1 (en) * | 2011-11-15 | 2013-04-23 | Connectblue Ab | Module |
USD668658S1 (en) * | 2011-11-15 | 2012-10-09 | Connectblue Ab | Module |
USD689053S1 (en) * | 2011-11-15 | 2013-09-03 | Connectblue Ab | Module |
KR102198540B1 (ko) * | 2015-11-25 | 2021-01-06 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6292350B1 (en) * | 1997-11-10 | 2001-09-18 | Murata Manufacturing, Co., Ltd | Multilayer capacitor |
US6266228B1 (en) * | 1997-11-10 | 2001-07-24 | Murata Manufacturing Co., Ltd | Multilayer capacitor |
US6266229B1 (en) * | 1997-11-10 | 2001-07-24 | Murata Manufacturing Co., Ltd | Multilayer capacitor |
JP2991175B2 (ja) | 1997-11-10 | 1999-12-20 | 株式会社村田製作所 | 積層コンデンサ |
US6188595B1 (en) * | 1998-06-30 | 2001-02-13 | Micron Technology, Inc. | Memory architecture and addressing for optimized density in integrated circuit package or on circuit board |
JP3476127B2 (ja) * | 1999-05-10 | 2003-12-10 | 株式会社村田製作所 | 積層コンデンサ |
JP3563665B2 (ja) | 2000-03-30 | 2004-09-08 | Tdk株式会社 | 積層型電子回路部品 |
US6441459B1 (en) * | 2000-01-28 | 2002-08-27 | Tdk Corporation | Multilayer electronic device and method for producing same |
JP3563664B2 (ja) | 2000-03-30 | 2004-09-08 | Tdk株式会社 | 積層型電子回路部品及び積層型電子回路部品の製造方法 |
US6519134B1 (en) * | 2000-07-19 | 2003-02-11 | Intel Corporation | Universal capacitor terminal design |
US6816356B2 (en) * | 2002-05-17 | 2004-11-09 | Daniel Devoe | Integrated broadband ceramic capacitor array |
US6819543B2 (en) * | 2002-12-31 | 2004-11-16 | Intel Corporation | Multilayer capacitor with multiple plates per layer |
JP3988651B2 (ja) * | 2003-01-31 | 2007-10-10 | 株式会社村田製作所 | 積層コンデンサ、配線基板、デカップリング回路および高周波回路 |
JP3907599B2 (ja) * | 2003-03-07 | 2007-04-18 | Tdk株式会社 | 積層コンデンサ |
JP2005259982A (ja) * | 2004-03-11 | 2005-09-22 | Tdk Corp | 積層セラミックコンデンサ |
WO2006067939A1 (ja) | 2004-12-24 | 2006-06-29 | Murata Manufacturing Co., Ltd. | 積層コンデンサおよびその実装構造 |
JP4287822B2 (ja) * | 2005-01-25 | 2009-07-01 | Tdk株式会社 | 積層コンデンサ、及び、積層コンデンサの等価直列抵抗調整方法 |
US7433172B2 (en) * | 2005-03-10 | 2008-10-07 | Tdk Corporation | Multilayer capacitor |
JP4351181B2 (ja) * | 2005-03-10 | 2009-10-28 | Tdk株式会社 | 積層コンデンサ、及び、積層コンデンサの等価直列抵抗調整方法 |
JP4146858B2 (ja) * | 2005-08-26 | 2008-09-10 | Tdk株式会社 | 積層コンデンサ |
US7145429B1 (en) * | 2006-01-26 | 2006-12-05 | Tdk Corporation | Multilayer capacitor |
JP4293560B2 (ja) * | 2006-07-12 | 2009-07-08 | Tdk株式会社 | 積層コンデンサアレイ |
KR100983121B1 (ko) * | 2008-08-07 | 2010-09-17 | 삼성전기주식회사 | 적층형 칩 커패시터 |
-
2007
- 2007-04-12 JP JP2007104419A patent/JP5268276B2/ja active Active
- 2007-05-21 US US11/751,218 patent/US7616427B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20070268651A1 (en) | 2007-11-22 |
JP2008004923A (ja) | 2008-01-10 |
US7616427B2 (en) | 2009-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5268276B2 (ja) | 積層セラミックコンデンサおよびその実装構造 | |
JP4525773B2 (ja) | 積層セラミックコンデンサ | |
JP4957709B2 (ja) | 積層コンデンサ | |
KR100970838B1 (ko) | 적층 세라믹 커패시터 | |
KR101933412B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
JP5029564B2 (ja) | 積層コンデンサ | |
JP5931044B2 (ja) | 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板 | |
JP4626605B2 (ja) | 積層コンデンサ | |
KR101630040B1 (ko) | 적층 세라믹 커패시터 및 그 실장기판 | |
KR101514607B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
JP2020057754A (ja) | 積層セラミック電子部品 | |
JP4760789B2 (ja) | 積層コンデンサ、回路基板及び回路モジュール | |
KR20140038915A (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
JP2015057810A (ja) | 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板 | |
KR20140038916A (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
JP2018129499A (ja) | キャパシタ部品 | |
KR20180058021A (ko) | 적층형 커패시터 및 그 실장 기판 | |
JP2016058753A (ja) | 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板 | |
JP4925779B2 (ja) | 積層コンデンサ | |
JP2010034272A (ja) | 積層コンデンサおよび積層コンデンサの等価直列抵抗値の調整方法 | |
KR101489815B1 (ko) | 적층 세라믹 커패시터 | |
JP2015037186A (ja) | 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板 | |
JP4953989B2 (ja) | 積層コンデンサおよびコンデンサ実装基板 | |
KR102037268B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
JP5007763B2 (ja) | 積層セラミックコンデンサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100305 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120125 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120321 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120615 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120625 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20120713 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130507 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5268276 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |