JP4287822B2 - 積層コンデンサ、及び、積層コンデンサの等価直列抵抗調整方法 - Google Patents
積層コンデンサ、及び、積層コンデンサの等価直列抵抗調整方法 Download PDFInfo
- Publication number
- JP4287822B2 JP4287822B2 JP2005017280A JP2005017280A JP4287822B2 JP 4287822 B2 JP4287822 B2 JP 4287822B2 JP 2005017280 A JP2005017280 A JP 2005017280A JP 2005017280 A JP2005017280 A JP 2005017280A JP 4287822 B2 JP4287822 B2 JP 4287822B2
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- internal
- terminal
- electrode
- internal electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- E—FIXED CONSTRUCTIONS
- E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
- E02D—FOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
- E02D27/00—Foundations as substructures
- E02D27/32—Foundations for special purposes
- E02D27/42—Foundations for poles, masts or chimneys
-
- E—FIXED CONSTRUCTIONS
- E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
- E02D—FOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
- E02D5/00—Bulkheads, piles, or other structural elements specially adapted to foundation engineering
- E02D5/22—Piles
- E02D5/24—Prefabricated piles
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- E—FIXED CONSTRUCTIONS
- E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
- E02D—FOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
- E02D2600/00—Miscellaneous
- E02D2600/30—Miscellaneous comprising anchoring details
Description
図1及び図2を参照して、第1実施形態に係る積層コンデンサC1の構成について説明する。図1は、第1実施形態に係る積層コンデンサを示す斜視図である。図2は、第1実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
図3を参照して、第2実施形態に係る積層コンデンサの構成について説明する。第2実施形態に係る積層コンデンサは、引き出し導体171〜174を介して第1の端子電極3a〜3dに電気的に接続される第1の内部電極の積層方向で位置と、引き出し導体181〜184を介して第2の端子電極5a〜5dに電気的に接続される第2の内部電極の積層方向で位置との点で第1実施形態に係る積層コンデンサC1と相違する。図3は、第2実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
図4を参照して、第3実施形態に係る積層コンデンサの構成について説明する。第3実施形態に係る積層コンデンサは、引き出し導体171〜174を介して第1の端子電極3a〜3dに電気的に接続される第1の内部電極の積層方向で位置と、引き出し導体181〜184を介して第2の端子電極5a〜5dに電気的に接続される第2の内部電極の積層方向で位置との点で第1実施形態に係る積層コンデンサC1と相違する。図4は、第3実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
図5を参照して、第4実施形態に係る積層コンデンサの構成について説明する。第4実施形態に係る積層コンデンサは、引き出し導体181〜184を介して第2の端子電極5a〜5dに電気的に接続される第2の内部電極の積層方向で位置の点で第3実施形態に係る積層コンデンサと相違する。図5は、第4実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
図6を参照して、第5実施形態に係る積層コンデンサの構成について説明する。第5実施形態に係る積層コンデンサは、引き出し導体171〜174を介して第1の端子電極3a〜3dに電気的に接続される第1の内部電極の数と、引き出し導体181〜184を介して第2の端子電極5a〜5dに電気的に接続される第2の内部電極の数との点で第1実施形態に係る積層コンデンサC1と相違する。図6は、第5実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
図7を参照して、第6実施形態に係る積層コンデンサの構成について説明する。第6実施形態に係る積層コンデンサは、引き出し導体171〜174を介して第1の端子電極3a〜3dに電気的に接続される第1の内部電極の数と、引き出し導体181〜184を介して第2の端子電極5a〜5dに電気的に接続される第2の内部電極の数との点で第1実施形態に係る積層コンデンサC1と相違する。また、第6実施形態に係る積層コンデンサは、引き出し導体171〜174を介して第1の端子電極3a〜3dに電気的に接続される第1の内部電極の積層方向で位置と、引き出し導体181〜184を介して第2の端子電極5a〜5dに電気的に接続される第2の内部電極の積層方向で位置との点で第5実施形態に係る積層コンデンサと相違する。図7は、第6実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
図8を参照して、第7実施形態に係る積層コンデンサの構成について説明する。第7実施形態に係る積層コンデンサは、引き出し導体171〜174を介して第1の端子電極3a〜3dに電気的に接続される第1の内部電極の数と、引き出し導体181〜184を介して第2の端子電極5a〜5dに電気的に接続される第2の内部電極の数との点で第1実施形態に係る積層コンデンサC1と相違する。また、第7実施形態に係る積層コンデンサは、引き出し導体171〜174を介して第1の端子電極3a〜3dに電気的に接続される第1の内部電極の積層方向で位置と、引き出し導体181〜184を介して第2の端子電極5a〜5dに電気的に接続される第2の内部電極の積層方向で位置との点で第5実施形態に係る積層コンデンサと相違する。図8は、第7実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
図9を参照して、第8実施形態に係る積層コンデンサの構成について説明する。第8実施形態に係る積層コンデンサは、引き出し導体171〜174を介して第1の端子電極3a〜3dに電気的に接続される第1の内部電極の数と、引き出し導体181〜184を介して第2の端子電極5a〜5dに電気的に接続される第2の内部電極の数との点で第1実施形態に係る積層コンデンサC1と相違する。また、第7実施形態に係る積層コンデンサは、引き出し導体171〜174を介して第1の端子電極3a〜3dに電気的に接続される第1の内部電極の積層方向で位置と、引き出し導体181〜184を介して第2の端子電極5a〜5dに電気的に接続される第2の内部電極の積層方向で位置との点で第5実施形態に係る積層コンデンサと相違する。図9は、第8実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
図10を参照して、第9実施形態に係る積層コンデンサの構成について説明する。図10は、第9実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
図11及び図12を参照して、第10実施形態に係る積層コンデンサC2の構成について説明する。図11は、第10実施形態に係る積層コンデンサを示す斜視図である。図12は、第10実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。第10実施形態に係る積層コンデンサC2は、第1及び第2の端子電極の数の点で第1実施形態に係る積層コンデンサC1と相違する。
図13及び図14を参照して、第11実施形態に係る積層コンデンサC3の構成について説明する。図13は、第11実施形態に係る積層コンデンサを示す斜視図である。図14は、第11実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。第11実施形態に係る積層コンデンサC3は、第1及び第2の端子電極の数の点で第1実施形態に係る積層コンデンサC1と相違する。
図15及び図16を参照して、第12実施形態に係る積層コンデンサC4の構成について説明する。図15は、第12実施形態に係る積層コンデンサを示す斜視図である。図16は、第12実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
図17を参照して、第13実施形態に係る積層コンデンサの構成について説明する。第13実施形態に係る積層コンデンサは、第1のコンデンサ部211の構成の点で第12実施形態に係る積層コンデンサC4と相違する。図17は、第13実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
図18を参照して、第14実施形態に係る積層コンデンサの構成について説明する。第14実施形態に係る積層コンデンサは、第1のコンデンサ部211の構成の点で第12実施形態に係る積層コンデンサC4と相違する。図18は、第14実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
図19を参照して、第15実施形態に係る積層コンデンサの構成について説明する。第15実施形態に係る積層コンデンサは、第1のコンデンサ部211の構成の点で第12実施形態に係る積層コンデンサC4と相違する。図19は、第15実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
図20を参照して、第16実施形態に係る積層コンデンサの構成について説明する。第16実施形態に係る積層コンデンサは、積層体1の構成の点で第1実施形態に係る積層コンデンサC1と相違する。図20は、第16実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
図21を参照して、第17実施形態に係る積層コンデンサの構成について説明する。第17実施形態に係る積層コンデンサは、引き出し導体171〜174を介して第1の端子電極3a〜3dに電気的に接続される第1の内部電極の積層方向で位置と、引き出し導体181〜184を介して第2の端子電極5a〜5dに電気的に接続される第2の内部電極の積層方向で位置との点で第16実施形態に係る積層コンデンサと相違する。図21は、第17実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
図22を参照して、第18実施形態に係る積層コンデンサの構成について説明する。第18実施形態に係る積層コンデンサは、引き出し導体171〜174を介して第1の端子電極3a〜3dに電気的に接続される第1の内部電極の積層方向で位置と、引き出し導体181〜184を介して第2の端子電極5a〜5dに電気的に接続される第2の内部電極の積層方向で位置との点で第16実施形態に係る積層コンデンサと相違する。図22は、第18実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
図23を参照して、第19実施形態に係る積層コンデンサの構成について説明する。第19実施形態に係る積層コンデンサは、引き出し導体181〜184を介して第2の端子電極5a〜5dに電気的に接続される第2の内部電極の積層方向で位置の点で第16実施形態に係る積層コンデンサと相違する。図23は、第19実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
図24を参照して、第20実施形態に係る積層コンデンサの構成について説明する。第20実施形態に係る積層コンデンサは、引き出し導体171〜174を介して第1の端子電極3a〜3dに電気的に接続される第1の内部電極の数と、引き出し導体181〜184を介して第2の端子電極5a〜5dに電気的に接続される第2の内部電極の数との点で第16実施形態に係る積層コンデンサと相違する。図24は、第20実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
図25を参照して、第21実施形態に係る積層コンデンサの構成について説明する。第21実施形態に係る積層コンデンサは、引き出し導体171〜174を介して第1の端子電極3a〜3dに電気的に接続される第1の内部電極の数及び積層方向の位置と、引き出し導体181〜184を介して第2の端子電極5a〜5dに電気的に接続される第2の内部電極の数及び積層方向の位置との点で第16実施形態に係る積層コンデンサと相違する。図25は、第21実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
図26を参照して、第22実施形態に係る積層コンデンサの構成について説明する。第22実施形態に係る積層コンデンサは、積層体1の構成の点で第10実施形態に係る積層コンデンサC2と相違する。図26は、第22実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
図27を参照して、第23実施形態に係る積層コンデンサの構成について説明する。第23実施形態に係る積層コンデンサは、引き出し導体171〜175を介して第1の端子電極3a〜3eに電気的に接続される第1の内部電極の積層方向で位置と、引き出し導体181〜185を介して第2の端子電極5a〜5eに電気的に接続される第2の内部電極の積層方向で位置との点で第22実施形態に係る積層コンデンサと相違する。図27は、第23実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
図28を参照して、第24実施形態に係る積層コンデンサの構成について説明する。第24実施形態に係る積層コンデンサは、引き出し導体171〜175を介して第1の端子電極3a〜3eに電気的に接続される第1の内部電極の数及び積層方向で位置と、引き出し導体181〜185を介して第2の端子電極5a〜5eに電気的に接続される第2の内部電極の数及び積層方向で位置との点で第22実施形態に係る積層コンデンサと相違する。図28は、第24実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
図29を参照して、第25実施形態に係る積層コンデンサの構成について説明する。第25実施形態に係る積層コンデンサは、積層体201の構成の点で第12実施形態に係る積層コンデンサC4と相違する。図29は、第25実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
図30を参照して、第26実施形態に係る積層コンデンサの構成について説明する。第26実施形態に係る積層コンデンサは、第1のコンデンサ部211の構成の点で第25実施形態に係る積層コンデンサと相違する。図30は、第26実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
図31を参照して、第27実施形態に係る積層コンデンサの構成について説明する。第27実施形態に係る積層コンデンサは、第1のコンデンサ部211の構成の点で第25実施形態に係る積層コンデンサと相違する。図31は、第27実施形態に係る積層コンデンサに含まれる積層体の分解斜視図である。
Claims (25)
- 複数の誘電体層と複数の内部電極とが交互に積層された積層体と、当該積層体に形成された複数の端子電極と、を備えた積層コンデンサであって、
前記複数の内部電極は、交互に配置される複数の第1の内部電極と複数の第2の内部電極とを含み、
前記複数の端子電極は、少なくとも3つの端子電極を含み、
前記複数の第1の内部電極は、スルーホール導体を介して互いに電気的に接続され、
前記複数の第2の内部電極は、スルーホール導体を介して互いに電気的に接続され、
前記複数の第1の内部電極のうち少なくとも2つの第1の内部電極は、前記少なくとも3つの端子電極のうちの2つ以上当該端子電極の総数よりも少なくとも1つ少ない数以下のそれぞれ異なる端子電極に引き出し導体を介して電気的に接続され、
前記複数の第2の内部電極のうち少なくとも1つの第2の内部電極は、前記第1の内部電極に前記引き出し導体を介して電気的に接続された前記端子電極以外の残りの端子電極に引き出し導体を介して電気的に接続され、
前記複数の第1の内部電極を互いに電気的に接続する前記スルーホール導体により構成される通電経路は、前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極と、該第1の内部電極を前記端子電極に電気的に接続する前記引き出し導体と、を介してのみ前記端子電極に電気的に接続され、
前記複数の第2の内部電極を互いに電気的に接続する前記スルーホール導体により構成される通電経路は、前記引き出し導体を介して前記端子電極に電気的に接続される前記第2の内部電極と、該第2の内部電極を前記端子電極に電気的に接続する前記引き出し導体と、を介してのみ前記端子電極に電気的に接続され、
前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極及び前記第2の内部電極の少なくとも一方の内部電極の数を調整することにより、等価直列抵抗が所望の値に設定されていることを特徴とする積層コンデンサ。 - 複数の誘電体層と複数の内部電極とが交互に積層された積層体と、当該積層体に形成された複数の端子電極と、を備えた積層コンデンサであって、
前記複数の内部電極は、交互に配置される複数の第1の内部電極と複数の第2の内部電極とを含み、
前記複数の端子電極は、少なくとも3つの端子電極を含み、
前記複数の第1の内部電極は、スルーホール導体を介して互いに電気的に接続され、
前記複数の第2の内部電極は、スルーホール導体を介して互いに電気的に接続され、
前記複数の第1の内部電極のうち少なくとも2つの第1の内部電極は、前記少なくとも3つの端子電極のうちの2つ以上当該端子電極の総数よりも少なくとも1つ少ない数以下のそれぞれ異なる端子電極に引き出し導体を介して電気的に接続され、
前記複数の第2の内部電極のうち少なくとも1つの第2の内部電極は、前記第1の内部電極に前記引き出し導体を介して電気的に接続された前記端子電極以外の残りの端子電極に引き出し導体を介して電気的に接続され、
前記複数の第1の内部電極を互いに電気的に接続する前記スルーホール導体により構成される通電経路は、前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極と、該第1の内部電極を前記端子電極に電気的に接続する前記引き出し導体と、を介してのみ前記端子電極に電気的に接続され、
前記複数の第2の内部電極を互いに電気的に接続する前記スルーホール導体により構成される通電経路は、前記引き出し導体を介して前記端子電極に電気的に接続される前記第2の内部電極と、該第2の内部電極を前記端子電極に電気的に接続する前記引き出し導体と、を介してのみ前記端子電極に電気的に接続され、
前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極及び前記第2の内部電極の少なくとも一方の内部電極の前記積層体の積層方向での位置を調整することにより、等価直列抵抗が所望の値に設定されていることを特徴とする積層コンデンサ。 - 複数の誘電体層と複数の内部電極とが交互に積層された積層体と、当該積層体に形成された複数の端子電極と、を備えた積層コンデンサであって、
前記複数の内部電極は、交互に配置される複数の第1の内部電極と複数の第2の内部電極とを含み、
前記複数の端子電極は、少なくとも3つの端子電極を含み、
前記複数の第1の内部電極は、スルーホール導体を介して互いに電気的に接続され、
前記複数の第2の内部電極は、スルーホール導体を介して互いに電気的に接続され、
前記複数の第1の内部電極のうち少なくとも1つの第1の内部電極は、前記少なくとも3つの端子電極のうちの2つ以上当該端子電極の総数よりも少なくとも1つ少ない数以下の端子電極にそれぞれ引き出し導体を介して電気的に接続され、
前記複数の第2の内部電極のうち少なくとも1つの第2の内部電極は、前記第1の内部電極に前記引き出し導体を介して電気的に接続された前記端子電極以外の残りの端子電極に引き出し導体を介して電気的に接続され、
前記複数の第1の内部電極を互いに電気的に接続する前記スルーホール導体により構成される通電経路は、前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極と、該第1の内部電極を前記端子電極に電気的に接続する前記引き出し導体と、を介してのみ前記端子電極に電気的に接続され、
前記複数の第2の内部電極を互いに電気的に接続する前記スルーホール導体により構成される通電経路は、前記引き出し導体を介して前記端子電極に電気的に接続される前記第2の内部電極と、該第2の内部電極を前記端子電極に電気的に接続する前記引き出し導体と、を介してのみ前記端子電極に電気的に接続され、
前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極及び第2の内部電極の少なくとも一方の内部電極の数を調整することにより、等価直列抵抗が所望の値に設定されていることを特徴とする積層コンデンサ。 - 複数の誘電体層と複数の内部電極とが交互に積層された積層体と、当該積層体に形成された複数の端子電極と、を備えた積層コンデンサであって、
前記複数の内部電極は、交互に配置される複数の第1の内部電極と複数の第2の内部電極とを含み、
前記複数の端子電極は、少なくとも3つの端子電極を含み、
前記複数の第1の内部電極は、スルーホール導体を介して互いに電気的に接続され、
前記複数の第2の内部電極は、スルーホール導体を介して互いに電気的に接続され、
前記複数の第1の内部電極のうち少なくとも1つの第1の内部電極は、前記少なくとも3つの端子電極のうちの2つ以上当該端子電極の総数よりも少なくとも1つ少ない数以下の端子電極にそれぞれ引き出し導体を介して電気的に接続され、
前記複数の第2の内部電極のうち少なくとも1つの第2の内部電極は、前記第1の内部電極に前記引き出し導体を介して電気的に接続された前記端子電極以外の残りの端子電極に引き出し導体を介して電気的に接続され、
前記複数の第1の内部電極を互いに電気的に接続する前記スルーホール導体により構成される通電経路は、前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極と、該第1の内部電極を前記端子電極に電気的に接続する前記引き出し導体と、を介してのみ前記端子電極に電気的に接続され、
前記複数の第2の内部電極を互いに電気的に接続する前記スルーホール導体により構成される通電経路は、前記引き出し導体を介して前記端子電極に電気的に接続される前記第2の内部電極と、該第2の内部電極を前記端子電極に電気的に接続する前記引き出し導体と、を介してのみ前記端子電極に電気的に接続され、
前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極及び第2の内部電極の少なくとも一方の内部電極の前記積層体の積層方向での位置を調整することにより、等価直列抵抗が所望の値に設定されていることを特徴とする積層コンデンサ。 - 前記複数の端子電極は、2つ以上の第1の端子電極と2つ以上の第2の端子電極とを含んでおり、
前記複数の第1の内部電極は、前記引き出し導体及び前記スルーホール導体を通して前記2つ以上の第1の端子電極に電気的に接続され、
前記複数の第2の内部電極は、前記引き出し導体及び前記スルーホール導体を通して前記2つ以上の第2の端子電極に電気的に接続されていることを特徴とする請求項1〜4のいずれか一項に記載の積層コンデンサ。 - 前記複数の第1の内部電極同士を電気的に接続する前記スルーホール導体の数と前記複数の第2の内部電極同士を電気的に接続する前記スルーホール導体の数とをそれぞれ更に調整することにより、等価直列抵抗が所望の値に設定されていることを特徴とする請求項1〜5のいずれか一項に記載の積層コンデンサ。
- 前記複数の第1の内部電極同士は、並列接続されており、
前記複数の第2の内部電極同士は、並列接続されていることを特徴とする請求項1〜6のいずれか一項に記載の積層コンデンサ。 - 前記複数の第1の内部電極は、前記端子電極に前記引き出し導体を介して直接接続される複数の第1の内部電極と、前記端子電極に前記スルーホール導体を介して接続される複数の第1の内部電極と、からなり、
前記複数の第2の内部電極は、前記端子電極に前記引き出し導体を介して直接接続される複数の第2の内部電極と、前記端子電極に前記スルーホール導体を介して接続される複数の第2の内部電極と、からなり、
前記端子電極に前記引き出し導体を介して直接接続される前記複数の第1及び第2の内部電極は、前記積層体の積層方向に見て、前記端子電極に前記スルーホール導体を介して接続される前記複数の第1及び第2の内部電極の両側に配置されていることを特徴とする請求項1〜7のいずれか一項に記載の積層コンデンサ。 - 複数の誘電体層と複数の内部電極とが交互に積層された積層体と、当該積層体に形成された複数の端子電極と、を備えた積層コンデンサであって、
交互に配置される第1の数の第1の内部電極と第2の数の第2の内部電極とを前記複数の内部電極として含むコンデンサ部を有しており、
前記第1の数の第1の内部電極は、スルーホール導体を介して互いに電気的に接続され、
前記第2の数の第2の内部電極は、スルーホール導体を介して互いに電気的に接続され、
前記第1の数の第1の内部電極のうち1つ以上前記第1の数よりも1つ少ない数以下の第1の内部電極は、前記複数の端子電極のうちそれぞれ異なる端子電極に引き出し導体を介して電気的に接続され、
前記第2の数の第2の内部電極のうち1つ以上前記第2の数よりも1つ少ない数以下の第2の内部電極は、前記第1の内部電極に前記引き出し導体を介して電気的に接続された前記端子電極以外の残りの端子電極のうちそれぞれ異なる端子電極に引き出し導体を介して電気的に接続され、
前記第1の数の第1の内部電極を互いに電気的に接続する前記スルーホール導体は、前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極と、該第1の内部電極を前記端子電極に電気的に接続する前記引き出し導体と、を介してのみ前記端子電極に電気的に接続され、
前記第2の数の第2の内部電極を互いに電気的に接続する前記スルーホール導体は、前記引き出し導体を介して前記端子電極に電気的に接続される前記第2の内部電極と、該第2の内部電極を前記端子電極に電気的に接続する前記引き出し導体と、を介してのみ前記端子電極に電気的に接続され、
前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極及び前記第2の内部電極の少なくとも一方の内部電極の数を調整することにより、等価直列抵抗が所望の値に設定されていることを特徴とする積層コンデンサ。 - 複数の誘電体層と複数の内部電極とが交互に積層された積層体と、当該積層体に形成された複数の端子電極と、を備えた積層コンデンサであって、
交互に配置される第1の数の第1の内部電極と第2の数の第2の内部電極とを前記複数の内部電極として含むコンデンサ部を有しており、
前記第1の数の第1の内部電極は、スルーホール導体を介して互いに電気的に接続され、
前記第2の数の第2の内部電極は、スルーホール導体を介して互いに電気的に接続され、
前記第1の数の第1の内部電極のうち1つ以上前記第1の数よりも1つ少ない数以下の第1の内部電極は、前記複数の端子電極のうちそれぞれ異なる端子電極に引き出し導体を介して電気的に接続され、
前記第2の数の第2の内部電極のうち1つ以上前記第2の数よりも1つ少ない数以下の第2の内部電極は、前記第1の内部電極に前記引き出し導体を介して電気的に接続された前記端子電極以外の残りの端子電極のうちそれぞれ異なる端子電極に引き出し導体を介して電気的に接続され、
前記第1の数の第1の内部電極を互いに電気的に接続する前記スルーホール導体は、前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極と、該第1の内部電極を前記端子電極に電気的に接続する前記引き出し導体と、を介してのみ前記端子電極に電気的に接続され、
前記第2の数の第2の内部電極を互いに電気的に接続する前記スルーホール導体は、前記引き出し導体を介して前記端子電極に電気的に接続される前記第2の内部電極と、該第2の内部電極を前記端子電極に電気的に接続する前記引き出し導体と、を介してのみ前記端子電極に電気的に接続され、
前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極及び前記第2の内部電極の少なくとも一方の内部電極の前記積層体の積層方向での位置を調整することにより、等価直列抵抗が所望の値に設定されていることを特徴とする積層コンデンサ。 - 複数の誘電体層と複数の内部電極とが交互に積層された積層体と、当該積層体に形成された複数の端子電極と、を備えた積層コンデンサであって、
交互に配置される第1の数の第1の内部電極と第2の数の第2の内部電極とを前記複数の内部電極として含むコンデンサ部を有しており、
前記第1の数の第1の内部電極は、スルーホール導体を介して互いに電気的に接続され、
前記第2の数の第2の内部電極は、スルーホール導体を介して互いに電気的に接続され、
前記第1の数の第1の内部電極のうち1つ以上前記第1の数よりも1つ少ない数以下の第1の内部電極は、前記複数の端子電極のうち少なくとも1つの端子電極にそれぞれ引き出し導体を介して電気的に接続され、
前記第2の数の第2の内部電極のうち1つ以上前記第2の数よりも1つ少ない数以下の第2の内部電極は、前記第1の内部電極に前記引き出し導体を介して電気的に接続された前記端子電極以外の残りの端子電極のうち少なくとも1つの端子電極にそれぞれ引き出し導体を介して電気的に接続され、
前記第1の数の第1の内部電極を互いに電気的に接続する前記スルーホール導体は、前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極と、該第1の内部電極を前記端子電極に電気的に接続する前記引き出し導体と、を介してのみ前記端子電極に電気的に接続され、
前記第2の数の第2の内部電極を互いに電気的に接続する前記スルーホール導体は、前記引き出し導体を介して前記端子電極に電気的に接続される前記第2の内部電極と、該第2の内部電極を前記端子電極に電気的に接続する前記引き出し導体と、を介してのみ前記端子電極に電気的に接続され、
前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極及び第2の内部電極の少なくとも一方の内部電極の数を調整することにより、等価直列抵抗が所望の値に設定されていることを特徴とする積層コンデンサ。 - 複数の誘電体層と複数の内部電極とが交互に積層された積層体と、当該積層体に形成された複数の端子電極と、を備えた積層コンデンサであって、
交互に配置される第1の数の第1の内部電極と第2の数の第2の内部電極とを前記複数の内部電極として含むコンデンサ部を有しており、
前記第1の数の第1の内部電極は、スルーホール導体を介して互いに電気的に接続され、
前記第2の数の第2の内部電極は、スルーホール導体を介して互いに電気的に接続され、
前記第1の数の第1の内部電極のうち1つ以上前記第1の数よりも1つ少ない数以下の第1の内部電極は、前記複数の端子電極のうち少なくとも1つの端子電極にそれぞれ引き出し導体を介して電気的に接続され、
前記第2の数の第2の内部電極のうち1つ以上前記第2の数よりも1つ少ない数以下の第2の内部電極は、前記第1の内部電極に前記引き出し導体を介して電気的に接続された前記端子電極以外の残りの端子電極のうち少なくとも1つの端子電極にそれぞれ引き出し導体を介して電気的に接続され、
前記第1の数の第1の内部電極を互いに電気的に接続する前記スルーホール導体は、前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極と、該第1の内部電極を前記端子電極に電気的に接続する前記引き出し導体と、を介してのみ前記端子電極に電気的に接続され、
前記第2の数の第2の内部電極を互いに電気的に接続する前記スルーホール導体は、前記引き出し導体を介して前記端子電極に電気的に接続される前記第2の内部電極と、該第2の内部電極を前記端子電極に電気的に接続する前記引き出し導体と、を介してのみ前記端子電極に電気的に接続され、
前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極及び前記第2の内部電極の少なくとも一方の内部電極の前記積層体の積層方向での位置を調整することにより、等価直列抵抗が所望の値に設定されていることを特徴とする積層コンデンサ。 - 前記第1の数の第1の内部電極同士を電気的に接続する前記スルーホール導体の数と前記第2の数の第2の内部電極同士を電気的に接続する前記スルーホール導体の数とをそれぞれ更に調整することにより、等価直列抵抗が所望の値に設定されていることを特徴とする請求項9〜12のいずれか一項に記載の積層コンデンサ。
- 前記第1の数の第1の内部電極同士は、並列接続されており、
前記第2の数の第2の内部電極同士は、並列接続されていることを特徴とする請求項9〜13のいずれか一項に記載の積層コンデンサ。 - 前記第1の数の第1の内部電極は、前記端子電極に前記引き出し導体を介して直接接続される複数の第1の内部電極と、前記端子電極に前記スルーホール導体を介して接続される複数の第1の内部電極と、からなり、
前記第2の数の第2の内部電極は、前記端子電極に前記引き出し導体を介して直接接続される複数の第2の内部電極と、前記端子電極に前記スルーホール導体を介して接続される複数の第2の内部電極と、からなり、
前記端子電極に前記引き出し導体を介して直接接続される前記複数の第1及び第2の内部電極は、前記積層体の積層方向に見て、前記端子電極に前記スルーホール導体を介して接続される前記複数の第1及び第2の内部電極の両側に配置されていることを特徴とする請求項9〜14のいずれか一項に記載の積層コンデンサ。 - 複数の誘電体層と複数の内部電極とが交互に積層された積層体と、当該積層体に形成された複数の端子電極と、を備えた積層コンデンサの等価直列抵抗調整方法であって、
前記複数の内部電極は、交互に配置される複数の第1の内部電極と複数の第2の内部電極とを含み、
前記複数の端子電極は、少なくとも3つの端子電極を含んでおり、
前記複数の第1の内部電極を、スルーホール導体を介して互いに電気的に接続し、
前記複数の第2の内部電極を、スルーホール導体を介して互いに電気的に接続し、
前記複数の第1の内部電極のうち少なくとも2つの第1の内部電極を、前記少なくとも3つの端子電極のうちの2つ以上当該端子電極の総数よりも少なくとも1つ少ない数以下のそれぞれ異なる端子電極に引き出し導体を介して電気的に接続し、
前記複数の第2の内部電極のうち少なくとも1つの第2の内部電極を、前記第1の内部電極に前記引き出し導体を介して電気的に接続された前記端子電極以外の残りの端子電極に引き出し導体を介して電気的に接続し、
前記複数の第1の内部電極を互いに電気的に接続する前記スルーホール導体を、前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極と、該第1の内部電極を前記端子電極に電気的に接続する前記引き出し導体と、を介してのみ前記端子電極に電気的に接続し、
前記複数の第2の内部電極を互いに電気的に接続する前記スルーホール導体を、前記引き出し導体を介して前記端子電極に電気的に接続される前記第2の内部電極と、該第2の内部電極を前記端子電極に電気的に接続する前記引き出し導体と、を介してのみ前記端子電極に電気的に接続し、
前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極及び前記第2の内部電極の少なくとも一方の内部電極の数を調整することにより、等価直列抵抗を所望の値に設定することを特徴とする積層コンデンサの等価直列抵抗調整方法。 - 複数の誘電体層と複数の内部電極とが交互に積層された積層体と、当該積層体に形成された複数の端子電極と、を備えた積層コンデンサの等価直列抵抗調整方法であって、
前記複数の内部電極は、交互に配置される複数の第1の内部電極と複数の第2の内部電極とを含み、
前記複数の端子電極は、少なくとも3つの端子電極を含んでおり、
前記複数の第1の内部電極を、スルーホール導体を介して互いに電気的に接続し、
前記複数の第2の内部電極を、スルーホール導体を介して互いに電気的に接続し、
前記複数の第1の内部電極のうち少なくとも2つの第1の内部電極を、前記少なくとも3つの端子電極のうちの2つ以上当該端子電極の総数よりも少なくとも1つ少ない数以下のそれぞれ異なる端子電極に引き出し導体を介して電気的に接続し、
前記複数の第2の内部電極のうち少なくとも1つの第2の内部電極を、前記第1の内部電極に前記引き出し導体を介して電気的に接続された前記端子電極以外の残りの端子電極に引き出し導体を介して電気的に接続し、
前記複数の第1の内部電極を互いに電気的に接続する前記スルーホール導体を、前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極と、該第1の内部電極を前記端子電極に電気的に接続する前記引き出し導体と、を介してのみ前記端子電極に電気的に接続し、
前記複数の第2の内部電極を互いに電気的に接続する前記スルーホール導体を、前記引き出し導体を介して前記端子電極に電気的に接続される前記第2の内部電極と、該第2の内部電極を前記端子電極に電気的に接続する前記引き出し導体と、を介してのみ前記端子電極に電気的に接続し、
前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極及び前記第2の内部電極の少なくとも一方の内部電極の前記積層体の積層方向での位置を調整することにより、等価直列抵抗を所望の値に設定することを特徴とする積層コンデンサの等価直列抵抗調整方法。 - 複数の誘電体層と複数の内部電極とが交互に積層された積層体と、当該積層体に形成された複数の端子電極と、を備えた積層コンデンサの等価直列抵抗調整方法であって、
前記複数の内部電極は、交互に配置される複数の第1の内部電極と複数の第2の内部電極とを含み、
前記複数の端子電極は、少なくとも3つの端子電極を含んでおり、
前記複数の第1の内部電極を、スルーホール導体を介して互いに電気的に接続し、
前記複数の第2の内部電極を、スルーホール導体を介して互いに電気的に接続し、
前記複数の第1の内部電極のうち少なくとも1つの第1の内部電極を、前記少なくとも3つの端子電極のうちの2つ以上当該端子電極の総数よりも少なくとも1つ少ない数以下の端子電極にそれぞれ引き出し導体を介して電気的に接続し、
前記複数の第2の内部電極のうち少なくとも1つの第2の内部電極を、前記第1の内部電極に前記引き出し導体を介して電気的に接続された前記端子電極以外の残りの端子電極に引き出し導体を介して電気的に接続し、
前記複数の第1の内部電極を互いに電気的に接続する前記スルーホール導体を、前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極と、該第1の内部電極を前記端子電極に電気的に接続する前記引き出し導体と、を介してのみ前記端子電極に電気的に接続し、
前記複数の第2の内部電極を互いに電気的に接続する前記スルーホール導体を、前記引き出し導体を介して前記端子電極に電気的に接続される前記第2の内部電極と、該第2の内部電極を前記端子電極に電気的に接続する前記引き出し導体と、を介してのみ前記端子電極に電気的に接続し、
前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極及び第2の内部電極の少なくとも一方の内部電極の数を調整することにより、等価直列抵抗を所望の値に設定することを特徴とする積層コンデンサの等価直列抵抗調整方法。 - 複数の誘電体層と複数の内部電極とが交互に積層された積層体と、当該積層体に形成された複数の端子電極と、を備えた積層コンデンサの等価直列抵抗調整方法であって、
前記複数の内部電極は、交互に配置される複数の第1の内部電極と複数の第2の内部電極とを含み、
前記複数の端子電極は、少なくとも3つの端子電極を含んでおり、
前記複数の第1の内部電極を、スルーホール導体を介して互いに電気的に接続し、
前記複数の第2の内部電極を、スルーホール導体を介して互いに電気的に接続し、
前記複数の第1の内部電極のうち少なくとも1つの第1の内部電極を、前記少なくとも3つの端子電極のうちの2つ以上当該端子電極の総数よりも少なくとも1つ少ない数以下の端子電極にそれぞれ引き出し導体を介して電気的に接続し、
前記複数の第2の内部電極のうち少なくとも1つの第2の内部電極を、前記第1の内部電極に前記引き出し導体を介して電気的に接続された前記端子電極以外の残りの端子電極に引き出し導体を介して電気的に接続し、
前記複数の第1の内部電極を互いに電気的に接続する前記スルーホール導体を、前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極と、該第1の内部電極を前記端子電極に電気的に接続する前記引き出し導体と、を介してのみ前記端子電極に電気的に接続し、
前記複数の第2の内部電極を互いに電気的に接続する前記スルーホール導体を、前記引き出し導体を介して前記端子電極に電気的に接続される前記第2の内部電極と、該第2の内部電極を前記端子電極に電気的に接続する前記引き出し導体と、を介してのみ前記端子電極に電気的に接続し、
前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極及び第2の内部電極の少なくとも一方の内部電極の前記積層体の積層方向での位置を調整することにより、等価直列抵抗を所望の値に設定することを特徴とする積層コンデンサの等価直列抵抗調整方法。 - 前記複数の第1の内部電極は、前記端子電極に前記引き出し導体を介して直接接続される複数の第1の内部電極と、前記端子電極に前記スルーホール導体を介して接続される複数の第1の内部電極と、からなり、
前記複数の第2の内部電極は、前記端子電極に前記引き出し導体を介して直接接続される複数の第2の内部電極と、前記端子電極に前記スルーホール導体を介して接続される複数の第2の内部電極と、からなり、
前記端子電極に前記引き出し導体を介して直接接続される前記複数の第1及び第2の内部電極を、前記積層体の積層方向に見て、前記端子電極に前記スルーホール導体を介して接続される前記複数の第1及び第2の内部電極の両側に配置することを特徴とする請求項16〜19のいずれか一項に記載の積層コンデンサの等価直列抵抗調整方法。 - 複数の誘電体層と複数の内部電極とが交互に積層された積層体と、当該積層体に形成された複数の端子電極と、を備えた積層コンデンサの等価直列抵抗調整方法であって、
交互に配置される第1の数の第1の内部電極と第2の数の第2の内部電極とを前記複数の内部電極として含むコンデンサ部を有しており、
前記第1の数の第1の内部電極を、スルーホール導体を介して互いに電気的に接続し、
前記第2の数の第2の内部電極を、スルーホール導体を介して互いに電気的に接続し、
前記第1の数の第1の内部電極のうち1つ以上前記第1の数よりも1つ少ない数以下の第1の内部電極を、前記複数の端子電極のうちそれぞれ異なる端子電極に引き出し導体を介して電気的に接続し、
前記第2の数の第2の内部電極のうち1つ以上前記第2の数よりも1つ少ない数以下の第2の内部電極を、前記第1の内部電極に前記引き出し導体を介して電気的に接続された前記端子電極以外の残りの端子電極のうちそれぞれ異なる端子電極に引き出し導体を介して電気的に接続し、
前記第1の数の第1の内部電極を互いに電気的に接続する前記スルーホール導体を、前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極と、該第1の内部電極を前記端子電極に電気的に接続する前記引き出し導体と、を介してのみ前記端子電極に電気的に接続し、
前記第2の数の第2の内部電極を互いに電気的に接続する前記スルーホール導体を、前記引き出し導体を介して前記端子電極に電気的に接続される前記第2の内部電極と、該第2の内部電極を前記端子電極に電気的に接続する前記引き出し導体と、を介してのみ前記端子電極に電気的に接続し、
前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極及び前記第2の内部電極の少なくとも一方の内部電極の数を調整することにより、等価直列抵抗を所望の値に設定することを特徴とする積層コンデンサの等価直列抵抗調整方法。 - 複数の誘電体層と複数の内部電極とが交互に積層された積層体と、当該積層体に形成された複数の端子電極と、を備えた積層コンデンサの等価直列抵抗調整方法であって、
交互に配置される第1の数の第1の内部電極と第2の数の第2の内部電極とを前記複数の内部電極として含むコンデンサ部を有しており、
前記第1の数の第1の内部電極を、スルーホール導体を介して互いに電気的に接続し、
前記第2の数の第2の内部電極を、スルーホール導体を介して互いに電気的に接続し、
前記第1の数の第1の内部電極のうち1つ以上前記第1の数よりも1つ少ない数以下の第1の内部電極を、前記複数の端子電極のうちそれぞれ異なる端子電極に引き出し導体を介して電気的に接続し、
前記第2の数の第2の内部電極のうち1つ以上前記第2の数よりも1つ少ない数以下の第2の内部電極を、前記第1の内部電極に前記引き出し導体を介して電気的に接続された前記端子電極以外の残りの端子電極のうちそれぞれ異なる端子電極に引き出し導体を介して電気的に接続し、
前記第1の数の第1の内部電極を互いに電気的に接続する前記スルーホール導体を、前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極と、該第1の内部電極を前記端子電極に電気的に接続する前記引き出し導体と、を介してのみ前記端子電極に電気的に接続し、
前記第2の数の第2の内部電極を互いに電気的に接続する前記スルーホール導体を、前記引き出し導体を介して前記端子電極に電気的に接続される前記第2の内部電極と、該第2の内部電極を前記端子電極に電気的に接続する前記引き出し導体と、を介してのみ前記端子電極に電気的に接続し、
前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極及び前記第2の内部電極の少なくとも一方の内部電極の前記積層体の積層方向での位置を調整することにより、等価直列抵抗を所望の値に設定することを特徴とする積層コンデンサの等価直列抵抗調整方法。 - 複数の誘電体層と複数の内部電極とが交互に積層された積層体と、当該積層体に形成された複数の端子電極と、を備えた積層コンデンサの等価直列抵抗調整方法であって、
交互に配置される第1の数の第1の内部電極と第2の数の第2の内部電極とを前記複数の内部電極として含むコンデンサ部を有しており、
前記第1の数の第1の内部電極を、スルーホール導体を介して互いに電気的に接続し、
前記第2の数の第2の内部電極を、スルーホール導体を介して互いに電気的に接続し、
前記第1の数の第1の内部電極のうち1つ以上前記第1の数よりも1つ少ない数以下の第1の内部電極を、前記複数の端子電極のうち少なくとも1つの端子電極にそれぞれ引き出し導体を介して電気的に接続し、
前記第2の数の第2の内部電極のうち1つ以上前記第2の数よりも1つ少ない数以下の第2の内部電極を、前記第1の内部電極に前記引き出し導体を介して電気的に接続された前記端子電極以外の残りの端子電極のうち少なくとも1つの端子電極にそれぞれ引き出し導体を介して電気的に接続し、
前記第1の数の第1の内部電極を互いに電気的に接続する前記スルーホール導体を、前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極と、該第1の内部電極を前記端子電極に電気的に接続する前記引き出し導体と、を介してのみ前記端子電極に電気的に接続し、
前記第2の数の第2の内部電極を互いに電気的に接続する前記スルーホール導体を、前記引き出し導体を介して前記端子電極に電気的に接続される前記第2の内部電極と、該第2の内部電極を前記端子電極に電気的に接続する前記引き出し導体と、を介してのみ前記端子電極に電気的に接続し、
前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極及び第2の内部電極の少なくとも一方の内部電極の数を調整することにより、等価直列抵抗を所望の値に設定することを特徴とする積層コンデンサの等価直列抵抗調整方法。 - 複数の誘電体層と複数の内部電極とが交互に積層された積層体と、当該積層体に形成された複数の端子電極と、を備えた積層コンデンサの等価直列抵抗調整方法であって、
交互に配置される第1の数の第1の内部電極と第2の数の第2の内部電極とを前記複数の内部電極として含むコンデンサ部を有しており、
前記第1の数の第1の内部電極を、スルーホール導体を介して互いに電気的に接続し、
前記第2の数の第2の内部電極を、スルーホール導体を介して互いに電気的に接続し、
前記第1の数の第1の内部電極のうち1つ以上前記第1の数よりも1つ少ない数以下の第1の内部電極を、前記複数の端子電極のうち少なくとも1つの端子電極にそれぞれ引き出し導体を介して電気的に接続し、
前記第2の数の第2の内部電極のうち1つ以上前記第2の数よりも1つ少ない数以下の第2の内部電極を、前記第1の内部電極に前記引き出し導体を介して電気的に接続された前記端子電極以外の残りの端子電極のうち少なくとも1つの端子電極にそれぞれ引き出し導体を介して電気的に接続し、
前記第1の数の第1の内部電極を互いに電気的に接続する前記スルーホール導体を、前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極と、該第1の内部電極を前記端子電極に電気的に接続する前記引き出し導体と、を介してのみ前記端子電極に電気的に接続し、
前記第2の数の第2の内部電極を互いに電気的に接続する前記スルーホール導体を、前記引き出し導体を介して前記端子電極に電気的に接続される前記第2の内部電極と、該第2の内部電極を前記端子電極に電気的に接続する前記引き出し導体と、を介してのみ前記端子電極に電気的に接続し、
前記引き出し導体を介して前記端子電極に電気的に接続される前記第1の内部電極及び前記第2の内部電極の少なくとも一方の内部電極の前記積層体の積層方向での位置を調整することにより、等価直列抵抗を所望の値に設定することを特徴とする積層コンデンサの等価直列抵抗調整方法。 - 前記第1の数の第1の内部電極は、前記端子電極に前記引き出し導体を介して直接接続される複数の第1の内部電極と、前記端子電極に前記スルーホール導体を介して接続される複数の第1の内部電極と、からなり、
前記第2の数の第2の内部電極は、前記端子電極に前記引き出し導体を介して直接接続される複数の第2の内部電極と、前記端子電極に前記スルーホール導体を介して接続される複数の第2の内部電極と、からなり、
前記端子電極に前記引き出し導体を介して直接接続される前記複数の第1及び第2の内部電極を、前記積層体の積層方向に見て、前記端子電極に前記スルーホール導体を介して接続される前記複数の第1及び第2の内部電極の両側に配置することを特徴とする請求項21〜24のいずれか一項に記載の積層コンデンサの等価直列抵抗調整方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005017280A JP4287822B2 (ja) | 2005-01-25 | 2005-01-25 | 積層コンデンサ、及び、積層コンデンサの等価直列抵抗調整方法 |
US11/334,528 US7298604B2 (en) | 2005-01-25 | 2006-01-19 | Multilayer capacitor and method of adjusting equivalent series resistance of multilayer capacitor |
TW095102291A TWI405226B (zh) | 2005-01-25 | 2006-01-20 | Equivalent series resistance adjustment method for laminated capacitors and laminated capacitors |
CN200610001792XA CN1812025B (zh) | 2005-01-25 | 2006-01-24 | 层叠电容和层叠电容的等效串联电阻调整方法 |
KR1020060007780A KR101130987B1 (ko) | 2005-01-25 | 2006-01-25 | 적층 콘덴서, 및 적층 콘덴서의 등가 직렬 저항 조정 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005017280A JP4287822B2 (ja) | 2005-01-25 | 2005-01-25 | 積層コンデンサ、及び、積層コンデンサの等価直列抵抗調整方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006210421A JP2006210421A (ja) | 2006-08-10 |
JP4287822B2 true JP4287822B2 (ja) | 2009-07-01 |
Family
ID=36696520
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005017280A Active JP4287822B2 (ja) | 2005-01-25 | 2005-01-25 | 積層コンデンサ、及び、積層コンデンサの等価直列抵抗調整方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7298604B2 (ja) |
JP (1) | JP4287822B2 (ja) |
KR (1) | KR101130987B1 (ja) |
CN (1) | CN1812025B (ja) |
TW (1) | TWI405226B (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4167231B2 (ja) * | 2005-01-13 | 2008-10-15 | Tdk株式会社 | 積層コンデンサ、及び、積層コンデンサの等価直列抵抗調整方法 |
US7414857B2 (en) | 2005-10-31 | 2008-08-19 | Avx Corporation | Multilayer ceramic capacitor with internal current cancellation and bottom terminals |
US7697262B2 (en) * | 2005-10-31 | 2010-04-13 | Avx Corporation | Multilayer ceramic capacitor with internal current cancellation and bottom terminals |
JP5268276B2 (ja) * | 2006-05-22 | 2013-08-21 | 株式会社村田製作所 | 積層セラミックコンデンサおよびその実装構造 |
JP4335237B2 (ja) * | 2006-07-21 | 2009-09-30 | Tdk株式会社 | 貫通型積層コンデンサ |
US20080165468A1 (en) * | 2007-01-05 | 2008-07-10 | Avx Corporation | Very low profile multilayer components |
US8238116B2 (en) | 2007-04-13 | 2012-08-07 | Avx Corporation | Land grid feedthrough low ESL technology |
KR100905879B1 (ko) * | 2007-09-28 | 2009-07-03 | 삼성전기주식회사 | 적층형 캐패시터 |
KR100925603B1 (ko) * | 2007-09-28 | 2009-11-06 | 삼성전기주식회사 | 적층형 캐패시터 |
US8446705B2 (en) * | 2008-08-18 | 2013-05-21 | Avx Corporation | Ultra broadband capacitor |
US20100188799A1 (en) * | 2009-01-28 | 2010-07-29 | Avx Corporation | Controlled esr low inductance capacitor |
KR101141328B1 (ko) * | 2009-03-17 | 2012-05-03 | 삼성전기주식회사 | 적층형 칩 캐패시터, 적층형 칩 캐패시터 어셈블리 및 그 제조방법 |
EP4261523A3 (en) | 2014-10-14 | 2023-12-06 | Becton, Dickinson and Company | Blood sample management using open cell foam |
KR102319596B1 (ko) * | 2017-04-11 | 2021-11-02 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
KR102126414B1 (ko) * | 2018-10-05 | 2020-06-24 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3180681B2 (ja) * | 1996-07-19 | 2001-06-25 | 株式会社村田製作所 | 積層セラミックコンデンサ |
US5880925A (en) * | 1997-06-27 | 1999-03-09 | Avx Corporation | Surface mount multilayer capacitor |
JP3514195B2 (ja) | 1999-12-27 | 2004-03-31 | 株式会社村田製作所 | 積層コンデンサ、配線基板、デカップリング回路および高周波回路 |
JP2991175B2 (ja) * | 1997-11-10 | 1999-12-20 | 株式会社村田製作所 | 積層コンデンサ |
JP3923723B2 (ja) * | 2000-11-22 | 2007-06-06 | Tdk株式会社 | 積層型電子部品 |
CN1272811C (zh) * | 2001-01-15 | 2006-08-30 | 松下电器产业株式会社 | 噪声滤波器和使用该噪声滤波器的电子机器 |
TWI266342B (en) * | 2001-12-03 | 2006-11-11 | Tdk Corp | Multilayer capacitor |
US7054136B2 (en) | 2002-06-06 | 2006-05-30 | Avx Corporation | Controlled ESR low inductance multilayer ceramic capacitor |
US6606237B1 (en) * | 2002-06-27 | 2003-08-12 | Murata Manufacturing Co., Ltd. | Multilayer capacitor, wiring board, decoupling circuit, and high frequency circuit incorporating the same |
TWI229878B (en) * | 2003-03-12 | 2005-03-21 | Tdk Corp | Multilayer capacitor |
KR100568310B1 (ko) * | 2004-09-08 | 2006-04-05 | 삼성전기주식회사 | 적층형 칩 캐패시터 |
-
2005
- 2005-01-25 JP JP2005017280A patent/JP4287822B2/ja active Active
-
2006
- 2006-01-19 US US11/334,528 patent/US7298604B2/en active Active
- 2006-01-20 TW TW095102291A patent/TWI405226B/zh active
- 2006-01-24 CN CN200610001792XA patent/CN1812025B/zh active Active
- 2006-01-25 KR KR1020060007780A patent/KR101130987B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
CN1812025A (zh) | 2006-08-02 |
KR20060086870A (ko) | 2006-08-01 |
CN1812025B (zh) | 2010-06-09 |
US20060164789A1 (en) | 2006-07-27 |
JP2006210421A (ja) | 2006-08-10 |
KR101130987B1 (ko) | 2012-04-12 |
TWI405226B (zh) | 2013-08-11 |
TW200632955A (en) | 2006-09-16 |
US7298604B2 (en) | 2007-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4287822B2 (ja) | 積層コンデンサ、及び、積層コンデンサの等価直列抵抗調整方法 | |
JP4167231B2 (ja) | 積層コンデンサ、及び、積層コンデンサの等価直列抵抗調整方法 | |
JP4378371B2 (ja) | 積層コンデンサ | |
US6970342B1 (en) | Multilayer capacitor | |
JP4230469B2 (ja) | 積層コンデンサ | |
JP4351181B2 (ja) | 積層コンデンサ、及び、積層コンデンサの等価直列抵抗調整方法 | |
JP4400622B2 (ja) | 積層コンデンサ | |
JP4166235B2 (ja) | 積層コンデンサ | |
KR20080055651A (ko) | 적층 콘덴서 | |
US7961453B2 (en) | Multilayer chip capacitor | |
KR101309499B1 (ko) | 관통형 적층 콘덴서 | |
JP4475298B2 (ja) | 積層コンデンサ | |
KR101020530B1 (ko) | 적층 콘덴서 어레이 | |
JP2007235170A (ja) | 積層コンデンサおよびその実装構造 | |
JP3832504B2 (ja) | 積層コンデンサおよびその実装構造 | |
JP4720840B2 (ja) | 積層コンデンサの実装構造 | |
US8233263B2 (en) | Multilayer chip capacitor for improving ESR and ESL | |
JP4428446B2 (ja) | 積層コンデンサ | |
JP2012069766A (ja) | 積層コンデンサ | |
KR101027308B1 (ko) | 적층 콘덴서 어레이 | |
JP4351287B2 (ja) | 積層コンデンサ、及び、積層コンデンサの等価直列抵抗調整方法 | |
JP3998033B2 (ja) | 積層コンデンサおよびその実装構造 | |
WO2022034797A1 (ja) | 多端子積層コンデンサ | |
JP2008199047A (ja) | 積層コンデンサの実装構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080401 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080423 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090324 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090327 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4287822 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130403 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140403 Year of fee payment: 5 |