JP3514195B2

JP3514195B2 - 積層コンデンサ、配線基板、デカップリング回路および高周波回路

Info

Publication number: JP3514195B2
Application number: JP37080399A
Authority: JP
Inventors: 康行内藤; 誉一黒田; 晴雄堀; 隆則近藤; 能孝谷野; 充弘村田
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1999-12-27
Filing date: 1999-12-27
Publication date: 2004-03-31
Anticipated expiration: 2019-12-27
Also published as: TW463190B; JP2001185441A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、積層コンデン
サ、配線基板、デカップリング回路および高周波回路に
関するもので、特に、高周波回路において有利に適用さ
れ得る積層コンデンサ、ならびに、この積層コンデンサ
を用いて構成される、配線基板、デカップリング回路お
よび高周波回路に関するものである。

【０００２】

【従来の技術】従来からある最も典型的な積層コンデン
サは、たとえばセラミック誘電体からなり、積層される
複数の誘電体層、ならびに複数個のコンデンサユニット
を形成するように特定の誘電体層を介して互いに対向し
ながら誘電体層の積層方向に交互に配置される複数対の
第１および第２の内部電極を有する、コンデンサ本体を
備えている。コンデンサ本体の第１および第２の端面に
は、それぞれ、第１および第２の外部端子電極が形成さ
れる。第１の内部電極は、コンデンサ本体の第１の端面
上にまで延び、ここで第１の外部端子電極に電気的に接
続され、また、第２の内部電極は、第２の端面上にまで
延び、ここで第２の外部端子電極に電気的に接続され
る。

【０００３】この積層コンデンサにおいて、たとえば第
２の外部端子電極から第１の外部端子電極へと流れる電
流は、第２の外部端子電極から第２の内部電極へと流
れ、この第２の内部電極から誘電体層を通って第１の内
部電極に至り、次いで、この第１の内部電極内を通って
第１の外部端子電極へと至る。

【０００４】コンデンサの等価回路は、コンデンサの容
量をＣ、等価直列インダクタンス（ＥＳＬ）をＬ、等価
直列抵抗（ＥＳＲ）と呼ばれる主に電極の抵抗をＲとし
たとき、直列にＣＬＲが接続された回路で表わされる。

【０００５】この等価回路では、共振周波数（ｆ₀）
は、ｆ₀＝１／〔２π×（Ｌ×Ｃ）^1/ ²〕となり、共振
周波数より高い周波数では、コンデンサとして機能しな
くなる。言い換えると、ＬすなわちＥＳＬ値が小さけれ
ば、共振周波数（ｆ₀）は高くなり、より高周波で使用
できることになる。なお、マイクロ波領域で使うために
は、より一層の低ＥＳＬ化が図られたコンデンサが必要
となる。

【０００６】また、ワークステーションやパーソナルコ
ンピュータ等のマイクロプロセッシングユニット（ＭＰ
Ｕ）のＭＰＵチップに電源を供給する電源回路に接続さ
れるデカップリングコンデンサとして用いられるコンデ
ンサにおいても、低ＥＳＬ化が求められている。

【０００７】図７は、上述したＭＰＵ１および電源部２
に関する接続構成の一例を図解的に示すブロック図であ
る。

【０００８】図７を参照して、ＭＰＵ１は、ＭＰＵチッ
プ（ベアチップ）３およびメモリ４を備える。電源部２
は、ＭＰＵチップ３に電源を供給するためのもので、電
源部２からＭＰＵチップ３に至る電源回路には、デカッ
プリングコンデンサ５が接続されている。また、ＭＰＵ
チップ３からメモリ４側には、信号回路が構成されてい
る。

【０００９】上述したようなＭＰＵ１に関連して用いら
れるデカップリングコンデンサ５の場合でも、通常のデ
カップリングコンデンサと同様、ノイズ吸収や電源の変
動に対する平滑化のために用いられるが、さらに、最近
では、ＭＰＵチップ３において、その動作周波数が５０
０ＭＨｚを超えて１ＧＨｚにまで達するものが計画され
ており、このようなＭＰＵチップ３に関連して高速動作
が要求される用途にあっては、クイックパワーサプライ
としての機能（立ち上がり時等の電力が急に必要な時
に、コンデンサに充電された電気量から数ナノ秒の間に
電力を供給する機能）が必要である。

【００１０】このため、ＭＰＵ１におけるデカップリン
グコンデンサ３にあっても、インダクタンス成分ができ
るだけ低い、たとえば１０ｐＨ以下であることが必要と
なってきており、このようにインダクタンス値の低いコ
ンデンサの実現が望まれている。

【００１１】より具体的に説明すると、あるＭＰＵチッ
プ（動作クロック周波数約５００ＭＨｚ）３では、ＤＣ
約２．０Ｖが供給され、消費電力は約２４Ｗ、すなわち
１２Ａ位の電流が流れる設計になっている。その消費電
力の低減化のために、ＭＰＵ１が動作していない時はス
リープモードとして、消費電力を１Ｗ以下にまで落とす
仕様が採用されている。スリープモードからアクティブ
モードへの変換時、ＭＰＵチップ３には、その動作数ク
ロックのうちにアクティブモードに必要な電力が供給さ
れる必要がある。動作周波数５００ＭＨｚでは、スリー
プモードからアクティブモードへの変換時において、４
〜７ナノ秒という時間の間に電力を供給する必要があ
る。

【００１２】しかし、上述の電力を供給することは、電
源部２からでは間に合わないため、電源部２から電源を
供給するまでの時間、ＭＰＵチップ３近傍に置くデカッ
プリングコンデンサ５に充電されている電荷を放電する
ことによってＭＰＵチップ３に電源を供給することが行
なわれる。

【００１３】動作クロック周波数が１ＧＨｚのものにあ
っては、このような機能を満足させるために、ＭＰＵチ
ップ３近傍のデカップリングコンデンサ５のＥＳＬは、
少なくとも１０ｐＨ以下であることが必要となる。

【００１４】先に述べた一般的な積層コンデンサのＥＳ
Ｌは、５００〜８００ｐＨ程度であり、上述したような
１０ｐＨ以下には程遠い。このように、インダクタンス
成分が積層コンデンサにおいてもたらされるのは、積層
コンデンサにおいて流れる電流の方向によってその方向
が決まる磁束が誘起され、この磁束に起因して自己イン
ダクタンス成分が生じるためである。

【００１５】上述したような背景の下、低ＥＳＬ化を図
り得る積層コンデンサの構造が、たとえば、特開平２−
１５９００８号公報、米国特許第５８８０９２５号、特
開平１１−１４４９９６号公報等において提案されてい
る。

【００１６】上述の低ＥＳＬ化は、主として、積層コン
デンサにおいて誘起される磁束の相殺によるもので、こ
のような磁束の相殺が生じるようにするため、積層コン
デンサにおいて流れる電流の方向を多様化することが行
なわれている。そして、この電流の方向の多様化のた
め、コンデンサ本体の外表面上に形成される外部端子電
極の数を増やすことによって、これと内部電極とを電気
的に接続するように内部電極から引き出される引出電極
の数を増やすことが行なわれている。このようにして、
内部電極に流れる電流をいくつかの方向に分岐させるこ
とによって、生じ得る磁束を抑制して低ＥＳＬ化が図ら
れる。

【００１７】なお、上述したような低ＥＳＬ化が図られ
た積層コンデンサによっても、１０ｐＨ以下のＥＳＬを
実現することは困難である。そのため、このような積層
コンデンサを、たとえば、図７に示したＭＰＵ１の電源
部２に接続されるデカップリングコンデンサ５として用
いる場合には、１０ｐＨ以下といったＥＳＬを実現する
ため、複数個の積層コンデンサを並列に接続した状態と
して、配線基板に実装することが行なわれている。

【００１８】

【発明が解決しようとする課題】上述のような積層コン
デンサにおいて、内部電極に流れる電流については、特
定の方向性をなくすことによって、低ＥＳＬ化が図られ
るが、、各引出電極においては、電流が一方向に流れる
ため、さらなる低ＥＳＬ化のためには、各引出電極の部
分で流れる電流によって生じるインダクタンス成分を無
視することはできない。

【００１９】また、前述したように、たとえば、図７に
示したＭＰＵ１の電源部２に接続されるデカップリング
コンデンサ５のような用途に向けられる場合、低ＥＳＬ
化が図られた積層コンデンサにおいては、複数個の外部
端子電極の配列ピッチは、たとえば０．８ｍｍ（±０．
１ｍｍ）程度と小さくされることが多い。そして、各外
部端子電極に接続される複数個の引出電極間の間隔は、
外部端子電極の配列ピッチに合わせる必要があるため、
各引出電極の幅方向寸法も小さくなる。このことも、Ｅ
ＳＬの低減の妨げになり得る。

【００２０】そこで、この発明の目的は、特に引出電極
の形態に着目しながら低ＥＳＬ化をより効果的に図り得
るように改良された積層コンデンサを提供しようとする
ことである。

【００２１】この発明の他の目的は、上述したような積
層コンデンサを用いて構成される、配線基板、デカップ
リング回路および高周波回路を提供しようとすることで
ある。

【００２２】

【課題を解決するための手段】この発明に係る積層コン
デンサは、相対向する２つの主面およびこれら主面間を
連結する４つの側面を有する直方体状のコンデンサ本体
を備えている。

【００２３】このコンデンサ本体は、その主面の延びる
方向に延びる複数の誘電体層、およびコンデンサユニッ
トを形成するように特定の誘電体層を介して互いに対向
する複数対の第１および第２の内部電極を備えている。

【００２４】また、コンデンサ本体は、第１の内部電極
から前記側面の少なくとも１つにまで引き出される第１
の引出電極、および第２の内部電極から側面の少なくと
も１つにまで引き出される第２の引出電極を備えてい
る。そして、これら第１の引出電極と第２の引出電極と
は、各々複数個あり、主面の周方向に見たとき、交互に
配置される。

【００２５】上述のように、第１および第２の引出電極
が引き出された側面上には、第１および第２の引出電極
にそれぞれ電気的に接続される第１および第２の外部端
子電極が設けられる。

【００２６】そして、前述した技術的課題を解決するた
め、この発明では、第１および第２の引出電極の各々の
長さ方向寸法Ｌと幅方向寸法Ｗとの比率Ｌ／Ｗが、０．
４以上かつ３．０以下であることを特徴としている。

【００２７】上述の比率Ｌ／Ｗは、０．４以上かつ１．
３以下であることが好ましい。

【００２８】好ましくは、第１および第２の引出電極
は、少なくとも相対向する２つの側面の各々上にまで引
き出され、また、好ましくは、４つの前記側面の各々上
に、第１および第２の引出電極の少なくとも一方が引き
出される。

【００２９】

【００３０】この発明に係る積層コンデンサは、マイク
ロプロセッシングユニットに備えるＭＰＵチップのため
の電源回路に接続されるデカップリングコンデンサとし
て有利に用いられる。

【００３１】この発明は、また、上述したような積層コ
ンデンサが実装された、配線基板にも向けられる。

【００３２】上述したように、この発明が配線基板に向
けられる場合、その具体的な一実施態様では、この配線
基板には、マイクロプロセッシングユニットに備えるＭ
ＰＵチップがさらに実装される。

【００３３】この発明は、さらに、上述したような積層
コンデンサを備える、デカップリング回路にも向けられ
る。

【００３４】さらに、この発明は、上述したような積層
コンデンサを備える、高周波回路にも向けられる。

【００３５】

【発明の実施の形態】図１および図２は、この発明の第
１の実施形態による積層コンデンサ１１を示している。
ここで、図１は、積層コンデンサ１１の外観を示す斜視
図であり、図２は、積層コンデンサ１１の内部構造を特
定の断面をもって示す平面図であり、図２において、
（１）と（２）とは互いに異なる断面を表わしている。

【００３６】積層コンデンサ１１は、図１にその外観を
示すように、相対向する２つの主面１２および１３なら
びにこれら主面１２および１３間を連結する４つの側面
１４、１５、１６および１７を有する、直方体状のコン
デンサ本体１８を備えている。

【００３７】コンデンサ本体１８は、主面１２および１
３の延びる方向に延びる、たとえばセラミック誘電体か
らなる複数の誘電体層１９、ならびにコンデンサユニッ
トを形成するように特定の誘電体層１９を介して互いに
対向する複数対の第１および第２の内部電極２０および
２１を備えている。

【００３８】図２（１）は、第１の内部電極２０が通る
断面を示し、また、図２（２）は、第２の内部電極２１
が通る断面を示している。

【００３９】コンデンサ本体１８は、また、第１の内部
電極２０から３つの側面１５〜１７の各々上にまで引き
出される、５個の第１の引出電極２２を備えるととも
に、第２の内部電極２１から３つの側面１４、１５およ
び１７の各々上にまで引き出される５個の第２の引出電
極２３を備えている。

【００４０】上述した５個の第１の引出電極２２が引き
出された各位置は互いに異なっており、第２の引出電極
２３が引き出された各位置は、第１の引出電極２２が引
き出された位置の間に挟まれた位置となっている。そし
て、第１の引出電極２２と第２の引出電極２３とは、主
面１２および１３の周方向に見たとき、交互に配置され
ている。

【００４１】また、第１の引出電極２２が引き出された
側面１５〜１７の各々上には、これら第１の引出電極２
２の各々に電気的に接続される第１の外部端子電極２４
が設けられる。また、第２の引出電極２３が引き出され
た側面１４、１５および１７の各々上には、これら第２
の引出電極２３の各々に電気的に接続される第２の外部
端子電極２５が設けられている。

【００４２】このようにして、積層コンデンサ１１にお
いては、４つの側面１４〜１７の各々上に、第１および
第２の引出電極２２および２３の少なくとも一方が引き
出され、そのため、第１および第２の外部端子電極２４
および２５の少なくとも一方が設けられている。

【００４３】前述したように、第１の引出電極２２と第
２の引出電極２３とは、主面１２および１３の周方向に
見たとき、交互に配置されているので、４つの側面１４
〜１７上において、すべての第１の外部端子電極２４
は、第２の外部端子電極２５と隣り合うように配置され
ることになる。別の観点から説明すると、すべての外部
端子電極２４および２５のいずれもが、これに接続され
る内部電極を共通にするものとは隣り合わないように配
置されている。

【００４４】このように、この積層コンデンサ１１によ
れば、各々複数個の第１および第２の引出電極２２およ
び２３が設けられているので、内部電極２０および２１
の各々において流れる電流を種々の方向に向けることが
でき、そのため、これら電流によって誘起される磁束が
効果的に相殺され、ＥＳＬの低減を図ることができる。

【００４５】特に、この実施形態のように、第１および
第２の引出電極２２および２３が、それぞれ、３つの側
面１５〜１７または３つの側面１４、１５および１７の
各々上にまで引き出されるようにしたり、４つの側面１
４〜１７の各々上に、第１および第２の引出電極２２お
よび２３の少なくとも一方が引き出されるようにした
り、第１の引出電極２２と第２の引出電極２３とが、主
面１２および１３の周方向に見たとき、交互に配置され
るようにしたりすることは、ＥＳＬの低減にとってより
有効である。

【００４６】なお、積層コンデンサ１１において、より
大きな静電容量を得るため、第１の内部電極２０と第２
の内部電極２１との対向する部分の数は複数とされ、複
数個のコンデンサユニットを形成するようにされる。そ
のため、たとえば、第１および第２の内部電極２０およ
び２１の組の数が複数とされる。そして、このように形
成された複数個のコンデンサユニットは、第１および第
２の外部端子電極２４および２５によって並列接続され
る。

【００４７】このような積層コンデンサ１１において、
この発明では、第１および第２の引出電極２２および２
３の各々の長さ方向寸法Ｌと幅方向寸法Ｗとの比率Ｌ／
Ｗは、０．４以上かつ３．０以下とされることを特徴と
している。この比率Ｌ／Ｗは、好ましくは、０．４以上
かつ１．３以下に選ばれる。このような比率Ｌ／Ｗの範
囲は、以下のような実験によって求められたものであ
る。

【００４８】この実験において、試料となる積層コンデ
ンサ１１は、３．２ｍｍ×１．６ｍｍの大きさの主面１
２および１３を有するコンデンサ本体１８を備えるもの
で、以下の表１の「長さ」に示すような種々の長さ方向
寸法Ｌおよび「幅」に示すような種々の幅方向寸法Ｗを
それぞれ有する引出電極２２および２３を形成している
積層コンデンサ１１を作製した。

【００４９】

【表１】

【００５０】次に、各試料に係る積層コンデンサ１１に
ついて、ＥＳＬ値を共振法によって求めた。表１には、
これらＥＳＬ値（ｐＨ）が示されている。

【００５１】表１からわかるように、Ｌ／Ｗの比率が
３．０以下であるとき、８０ｐＨ以下のＥＳＬ値が得ら
れ、さらに、Ｌ／Ｗの比率が１．３以下であれば、４０
ｐＨ以下のＥＳＬ値が得られている。

【００５２】このように、積層コンデンサ１１における
ＥＳＬ値は、Ｌ／Ｗの比率に関係していることがわか
る。すなわち、引出電極２２および２３の各々に流れる
電流の方向は一方向であるため、これらの部分で生じる
インダクタンス成分の割合が比較的大きくなるととも
に、この引出電極２２および２３の各々の長さ方向寸法
Ｌとび幅方向寸法Ｗとの関係により、内部電極２０およ
び２１に流れる電流に及ぼす影響も無視できない。

【００５３】また、上述のように、Ｌ／Ｗの比率を３以
下、あるいは１．３以下とし、引出電極２２および２３
の各々の幅方向寸法Ｗを比較的広くすることによって、
電荷がチャージされたコンデンサユニットの部分から引
出電極２２および２３へ向かう電流を、内部電極２０お
よび２１において円滑に流すことができる。

【００５４】また、Ｌ／Ｗの比率を０．４以上としたの
は、０．４未満では、長さ方向寸法Ｌが小さくなりす
ぎ、これに応じて幅方向寸法Ｗが大きくなりすぎること
によって、絶縁性や耐湿性などの点で不良が生じやすい
ためである。

【００５５】図３は、この発明の第２の実施形態による
積層コンデンサ１１ａを示す、図２に相当する図であ
る。図３において、図２に示す要素に相当する要素には
同様の参照符号を付し、重複する説明は省略する。

【００５６】図３に示した積層コンデンサ１１ａにおい
ては、コンデンサ本体１８の側面１４および１６上には
何らの外部端子電極も設けられず、したがって、第１お
よび第２の引出電極２２および２３のいずれもが側面１
４および１６には引き出されていない。

【００５７】なお、この実施形態においても、第１の引
出電極２２と第２の引出電極２３とは、主面１２および
１３（図１参照）の周方向に見たとき、交互に配置され
ていて、したがって、第１の外部端子電極２４と第２の
外部端子電極２５とについても、交互に並んでいる。

【００５８】このような積層コンデンサ１１ａに関し
て、前述した第１の実施形態の場合と同様の方法によっ
て、引出電極２２および２３の各々の長さ方向寸法Ｌお
よび幅方向寸法Ｗを種々に変えた試料を作製し、各試料
についてＥＳＬ値を求めた。その結果が以下の表２に示
されている。

【００５９】

【表２】

【００６０】表２からわかるように、Ｌ／Ｗの比率が
３．０以下であれば、１２０ｐＨ以下のＥＳＬ値が得ら
れ、Ｌ／Ｗの比率が１．３以下であれば、８０ｐＨ以下
のＥＳＬ値が得られている。

【００６１】このように、第２の実施形態によっても、
ＥＳＬ値は、引出電極２２および２３の各々の長さ方向
寸法Ｌおよび幅方向寸法Ｗと関係していることがわか
る。

【００６２】図４は、この発明の第３の実施形態による
積層コンデンサ１１ｂを示す、図２に相当する図であ
る。図４において、図２に示した要素に相当する要素に
は同様の参照符号を付し、重複する説明は省略する。

【００６３】図４に示した積層コンデンサ１１ｂにおい
ては、コンデンサ本体１８は、実質的に正方形の主面形
状を有していて、第１および第２の内部電極２０および
２１についても、実質的に正方形のパターンをそれぞれ
有している。

【００６４】第１および第２の引出電極２２および２３
は、それぞれ、４つの側面１４〜１７上にまで引き出さ
れ、側面１４〜１７の各々に引き出される第１の引出電
極２２と第２の引出電極２３とが、側面１４〜１７の各
々上で交互に配置されているばかりでなく、コンデンサ
本体１８の主面１２および１３（図１参照）の周方向に
見たときにも、すべての第１の引出電極２２とすべての
第２の引出電極２３とが、交互に配置されている。

【００６５】この実施形態によれば、引出電極２２およ
び２３の数が増え、かつ４つの側面１４〜１７の各々上
に第１および第２の引出電極２２および２３が引き出さ
れているので、ＥＳＬのさらなる低減を図ることができ
る。

【００６６】この積層コンデンサ１１ｂにおいても、引
出電極２２および２３の各々の長さ方向寸法Ｌと幅方向
寸法Ｗとの比率Ｌ／Ｗが、０．４以上かつ３．０以下、
好ましくは、０．４以上かつ１．３以下とされる。

【００６７】以上、この発明に係る積層コンデンサを、
図示したいくつかの実施形態に関連して説明したが、内
部電極の数、引出電極の数および位置、あるいは、外部
端子電極の数および位置については、種々に変更するこ
とができる。上述した引出電極の数および位置について
言えば、この発明の範囲内にある積層コンデンサは、各
々複数個の第１の引出電極および第２の引出電極を備
え、第１の引出電極と第２の引出電極とが、主面の周方
向に見たとき、交互に配置されているものであればよ
い。

【００６８】この発明に係る積層コンデンサは、たとえ
ば、前述の図７に示したＭＰＵ１に備えるデカップリン
グコンデンサ５として有利に用いることができる。この
ように、この発明に係る積層コンデンサをデカップリン
グコンデンサとして用いているＭＰＵの構造について、
図５および図６を参照して以下に説明する。

【００６９】図５に示すように、ＭＰＵ３１は、たとえ
ば多層構造を有する配線基板３２を備え、配線基板３２
の上面には、ＭＰＵチップ（ベアチップ）３３が表面実
装されている。

【００７０】また、配線基板３２上であって、ＭＰＵチ
ップ３３の近傍には、デカップリングコンデンサとして
機能する積層コンデンサ３４が表面実装されている。こ
の積層コンデンサ３４としては、低ＥＳＬ化が図られた
前述の積層コンデンサ１１、１１ａまたは１１ｂを用い
ることができる。

【００７１】また、図５では、４個の積層コンデンサ３
４が配線基板３２上に実装された状態が示されている。
４個の積層コンデンサ３４は、互いに並列に接続される
ことによって、たとえば１０ｐＨ以下といったＥＳＬを
実現するようにされる。

【００７２】積層コンデンサ３４は、図６に示すよう
に、その外部端子電極３５が配線基板３２上の導電パッ
ド３６に対して半田３７によって半田付けされる。これ
ら積層コンデンサ３４間の接続および積層コンデンサ３
４とＭＰＵチップ３３との接続を達成するため、図示し
ないが、導電パッド３６を介してのビアホール接続が適
用される。

【００７３】また、積層コンデンサ３４とＭＰＵチップ
３３との間での配線に伴うインダクタンス成分をも低減
できるようにするため、積層コンデンサ３４は、ＭＰＵ
チップ３３のすぐ横に配置されるのが好ましい。そし
て、図５に示すように、４個の積層コンデンサ３４が実
装される場合には、矩形の平面形状を有するＭＰＵチッ
プ３３の各辺の近傍に１個ずつ配置されることが好まし
い。

【００７４】上述のように、矩形の平面形状を有するＭ
ＰＵチップ３３の各辺の近傍にバランス良く積層コンデ
ンサ３４を配置しようとする場合、積層コンデンサ３４
の個数は４の整数倍であることが好ましい。

【００７５】すなわち、前述したように、１０ｐＨ以下
のＥＳＬを実現しようとするとき、ＭＰＵチップ３３の
各辺の近傍に１個ずつ、合計４個の積層コンデンサ３４
を配置する場合には、ＥＳＬ値が４０ｐＨ以下の積層コ
ンデンサ３４を用いることができ、各辺の近傍に２個ず
つ、合計８個の積層コンデンサ３４を配置する場合に
は、ＥＳＬ値が８０ｐＨ以下の積層コンデンサ３４を用
いることができ、各辺の近傍に３個ずつ、合計１２個の
積層コンデンサ３４を用いる場合には、ＥＳＬ値が１２
０ｐＨ以下の積層コンデンサ３４を用いることができ
る。

【００７６】

【発明の効果】以上のように、この発明に係る積層コン
デンサによれば、内部電極に流れる電流を種々の方向へ
向けるように引出電極が形成されているとともに、引出
電極の各々の長さ方向寸法Ｌと幅方向寸法Ｗとの比率Ｌ
／Ｗが、０．４以上かつ３．０以下に選ばれているの
で、内部電極や引出電極に流れる電流によって誘起され
る磁束を効果的に相殺する効果が現れ、ＥＳＬのより低
減化を図ることができる。

【００７７】また、上述の比率Ｌ／Ｗが、０．４以上か
つ１．３以下とされたときには、一層の低ＥＳＬ化を図
ることができる。

【００７８】また、この発明に係る積層コンデンサにお
いて、互いに対向する第１および第２の内部電極からそ
れぞれ引き出される第１および第２の引出電極が、コン
デンサ本体の少なくとも相対向する２つの側面の各々上
にまで引き出されたり、４つの側面の各々上に第１およ
び第２の引出電極の少なくとも一方が引き出されたりす
ると、さらなる低ＥＳＬ化を図ることができる。

【００７９】このようなことから、積層コンデンサの共
振周波数を高周波化することができ、積層コンデンサが
コンデンサとして機能する周波数域を高周波化すること
ができ、この発明に係る積層コンデンサによれば、電子
回路の高周波化に十分対応することができ、たとえば、
高周波回路におけるバイパスコンデンサやデカップリン
グコンデンサとして有利に用いることができる。

【００８０】また、ＭＰＵチップ等と組み合わされて使
用されるデカップリングコンデンサにあっては、クイッ
クパワーサプライとしての機能が要求されるが、この発
明に係る積層コンデンサは、ＥＳＬが低いので、このよ
うな用途に向けられても、高速動作に十分対応すること
ができる。

【図面の簡単な説明】

【図１】この発明の第１の実施形態による積層コンデン
サ１１の外観を示す斜視図である。

【図２】図１に示した積層コンデンサ１１の内部構造を
示す平面図であり、（１）は第１の内部電極２０が通る
断面をもって示し、（２）は第２の内部電極２１が通る
断面をもって示している。

【図３】この発明の第２の実施形態による積層コンデン
サ１１ａを示す、図２に相当する図である。

【図４】この発明の第３の実施形態による積層コンデン
サ１１ｂを示す、図２に相当する図である。

【図５】この発明の実施形態による積層コンデンサ３４
をデカップリングコンデンサとして用いている、ＭＰＵ
３１を図解的に示す平面図である。

【図６】図５に示した積層コンデンサ３４と配線基板３
２との接続部分を拡大して示す斜視図である。

【図７】この発明にとって興味あるＭＰＵ１および電源
部２に関する接続構成を図解的に示すブロック図であ
る。

【符号の説明】

１，３１ＭＰＵ２電源部３，３３ＭＰＵチップ５デカップリングコンデンサ１１，１１ａ，１１ｂ，３４積層コンデンサ１２，１３主面１４〜１７側面１８コンデンサ本体１９誘電体層２０第１の内部電極２１第２の内部電極２２第１の引出電極２３第２の引出電極２４第１の外部端子電極２５第２の外部端子電極Ｌ長手方向寸法Ｗ幅方向寸法

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩＨ０１Ｇ 4/40 Ｈ０１Ｇ 4/40 Ａ (72)発明者近藤隆則京都府長岡京市天神二丁目26番10号株式会社村田製作所内 (72)発明者谷野能孝京都府長岡京市天神二丁目26番10号株式会社村田製作所内 (72)発明者村田充弘京都府長岡京市天神二丁目26番10号株式会社村田製作所内 (56)参考文献特開平11−144996（ＪＰ，Ａ) 特開平11−329894（ＪＰ，Ａ) 特開平７−201635（ＪＰ，Ａ) 実開平６−7228（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01G 4/00 - 4/42 H01G 2/06

Claims

(57)【特許請求の範囲】

【請求項１】相対向する２つの主面およびこれら主面
間を連結する４つの側面を有する直方体状のコンデンサ
本体を備え、前記コンデンサ本体は、前記主面の延びる方向に延びる
複数の誘電体層、およびコンデンサユニットを形成する
ように特定の前記誘電体層を介して互いに対向する複数
対の第１および第２の内部電極を備え、前記コンデンサ本体は、さらに、前記第１の内部電極か
ら前記側面の少なくとも１つにまで引き出される第１の
引出電極、および前記第２の内部電極から前記側面の少
なくとも１つにまで引き出される第２の引出電極を備
え、前記第１の引出電極と前記第２の引出電極とは、各
々複数個あり、前記主面の周方向に見たとき、交互に配
置され、前記第１および第２の引出電極が引き出された前記側面
上には、前記第１および第２の引出電極にそれぞれ電気
的に接続される第１および第２の外部端子電極が設けら
れ、前記第１および第２の引出電極の各々の長さ方向寸法Ｌ
と幅方向寸法Ｗとの比率Ｌ／Ｗは、０．４以上かつ３．
０以下であることを特徴とする、積層コンデンサ。
【請求項２】前記比率Ｌ／Ｗは、０．４以上かつ１．
３以下であることを特徴とする、請求項１に記載の積層
コンデンサ。
【請求項３】前記第１および第２の引出電極は、少な
くとも相対向する２つの前記側面の各々上にまで引き出
される、請求項１または２に記載の積層コンデンサ。
【請求項４】４つの前記側面の各々上に、前記第１お
よび第２の引出電極の少なくとも一方が引き出される、
請求項１ないし３のいずれかに記載の積層コンデンサ。
【請求項５】マイクロプロセッシングユニットに備え
るＭＰＵチップのための電源回路に接続されるデカップ
リングコンデンサとして使用される、請求項１ないし４
のいずれかに記載の積層コンデンサ。
【請求項６】請求項１ないし５のいずれかに記載の積
層コンデンサが実装された、配線基板。
【請求項７】マイクロプロセッシングユニットに備え
るＭＰＵチップがさらに実装されている、請求項６に記
載の配線基板。
【請求項８】請求項１ないし５のいずれかに記載の積
層コンデンサを備える、デカップリング回路。
【請求項９】請求項１ないし５のいずれかに記載の積
層コンデンサを備える、高周波回路。