TW463190B - Monolithic capacitor, wiring substrate, decoupling circuit, and high frequency circuit - Google Patents

Monolithic capacitor, wiring substrate, decoupling circuit, and high frequency circuit Download PDF

Info

Publication number
TW463190B
TW463190B TW89103554A TW89103554A TW463190B TW 463190 B TW463190 B TW 463190B TW 89103554 A TW89103554 A TW 89103554A TW 89103554 A TW89103554 A TW 89103554A TW 463190 B TW463190 B TW 463190B
Authority
TW
Taiwan
Prior art keywords
capacitor
electrode
lead
patent application
electrodes
Prior art date
Application number
TW89103554A
Other languages
English (en)
Inventor
Yasuyuki Naito
Takakazu Kuroda
Haruo Hori
Takanori Kondo
Noritaka Yano
Original Assignee
Murata Manufacturing Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co filed Critical Murata Manufacturing Co
Application granted granted Critical
Publication of TW463190B publication Critical patent/TW463190B/zh

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

4 6 3 ; > A7 _____m___ 五、發明說明(f ) -發明之領域 本發明係關於一種單體電容器、一種接線基板、一種 去耦電路、以及一種高頻電路,特別係關於一種能有效地 應用在高頻電路的單體電容器,以及分別藉著使用該單體 電容器所形成之接線基板、去耦電路、以及高頻電路。 相關先前技術之說明 傳統最典型之單體電容器係具有一個包含例如由陶瓷 介電質製成之複數層疊層介電層的電容器主體,以及在介 電層之疊層方向交替地透過預定之介電層彼此相對排列的 複數組第一及第二內部電極,以形成複數個電容器單元。 第一及第二外部端點電極係分別形成在該電容器主體之第 一及第二端面上。第一內部電極係延伸到該電容器主體之 第一端面上’該第一內部電極係電氣連接至該第一外部端 點電極。此外,第二內部電極係延伸到第二端面上,其係 電氣連接至該第二外部端點電極。 在此種單體電容器中,對於從第二外部電極流至第一 外部電極的電流而言,其係從第二外部電極流至第二內部 電極,且接著從第一內部電極流至第一外部電極。 電容器之等效電路能表示爲C L R串聯之電路,其中 C表示該電容器之電容’ L表示等效串聯電感(E S L ) ,而主要爲電極之電阻値的R稱之爲等效串聯電阻(E S R )。 在此等效電路中’共振頻率(f 係表示爲f 1 3 本紙張尺度適闬中國S家標準(CNS)A‘l規格(2i〇x 297公釐) 111 — I 暑 I — — — —— if -111111( -11111111 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作杜印製 4 63'〕 五、發明說明(i ) /〔 2 αχ ( LxC ) 1/2〕。當頻率高於該共振頻率時’ 該電路不再表現爲電容器特性。換句話說,當L,也就是 E: S L·値變低時,則共振頻率(ί 〇變高。因此,該電路 可在更高之頻率使用之。而當用在微波頻段時,需提供一 種E S L値更低之電容器°
此外,當考慮到連接至用於供應電源給工作站、個人 電腦等微處理機單元(Μ P U )之Μ P U晶片的電源供應 電路以作爲去耦電容器使用之電容器時,亦需降低E S L ο 圖7係顯示如上述之14 ρ u 1及電源供應部件2的連 接架構範例的方塊圖。 參考圖7,Μ P U 1係具有Μ Ρ ϋ晶片(裸晶片)3 及記憶體4。電源供應部件2係用於對該MP U晶片3提 供電源。在從該電源供應部件2至該Μ ρ υ晶片3的電源 供應電路中,係連接一個去耦電容器5。此外,在該記憶 體4的旁邊係形成一個與該Μ ρ υ晶片3相關之訊號電路 〇 與上述MPU1相關而使用的該去耦電容器5之目的 係如同一般之去耦電容器’係用於吸收雜訊且平滑該電源 供應之變動。此外,近年來’ M P U晶片3已計劃使其操 作頻率超過500MHz ’達到1GHz。爲使用關於該 Μ ρ u晶片3所需之高速操作’需要能提供快速電源供應 之功能(當在升壓或類似情況急需電源時,能透過電容器 之大量充電而在數奈秒內供應電源的功能)。 4 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) il!!lllllilll™ * I I I I I i I « — — — III — — (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4 63 五、發明說明($ ) 因此’需要使Μ P U 1內的去耦電容器3之電感成分 變得越低越好’也就是說,低至例如1 〇 p H(Pico Henry, 10_9H)。因此’有實現具有如此低電感値之電容器的需求 〇 在下文中’將更具體地說明之。一種設計成需供應約 2 . 〇伏直流且消耗約2 4瓦電能的μP U晶#3 (操作 時脈頻率約5 〇 〇 μ Η ζ ),也就是說,約流過1 2安培 的電流。爲求減少該消耗電能,所採用之規範係當不操作 Μ P U 1睡眠模式時,降低睡眠模式中之消耗電能至1瓦 或更低1 °當從睡眠模式變更爲工作模式時,需在數個操作 時脈內對ΜΡ ϋ晶片3供應工作模式所需之電能。在5 0 Ο ΜΗ ζ之操作頻率下,當從睡眠模式變更爲工作模式時 ,需在4 一 7奈秒的時間內供應電能。 然而’上述電能無法從電源供應部件2即時供應。因 此’直到從該電源供應部件2供應電能爲止,係藉由零於 該Μ P U晶片3附近的去耦電容器5放出電荷而對該Μ Ρ U晶片3供應電能。 至於操作頻率1 G Η ζ的Μ P U晶片3,置於該Μ Ρ U晶片3附近的去耦電容器5之E S L需低至1 〇 pH。 上述的一般單體電容器之:E SL約在500-800 ρ Η的範圍,與上述低至1 〇 ρ Η的數値大不相同。如上 所述,該電感成分係因由該單體電容器內流動之電流決定 方向的感應磁流而在該單體電容器內產生的電感,且一個 自電感成分因該感應磁流而產生。 5 1— ^1 ^1 ^1 ^1 I ^1 ϋ n 1 ^ - n I— n n n )-BJ« n —i n n 4t I (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公釐)
46319C Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明說明(ψ) 在上述背景說明中,低E S L的單體電容器結構可從 已揭示在日本未審核之公開專利第2 — 159008號、 美國專利第5 8 8 0 9 2 5號及曰本未審核之公開專利第 1 1 — 1 4 4 9 9 6號等文獻瞭解之。 上述的低E S L主要係藉著消除在該單體電容器內所 感應的磁流而實現之。爲能導致該磁流之消除’係實行使 在該單體電容器內流動之電流方向多樣化。爲求電流方向 之多樣化,故增加形成在電容器主體之外側表面上的外部 端點電極的數目,此外,並增加從內部電極而來以使外部 端點電極及內部電極導電的引線電極的數目。因此,藉由 將在該內部電極內流動之電流分岔爲數個方向,能抑制磁' 流之產生,並藉此獲得低E S L。 然而,即使單體電容器之E S L已如上述方法降低之 ,仍甚難實現1 0 p Η或更低之E S L ’因此,在單體電 容器作爲連接至如圖7中所示Μ P U 1之電源供應部件2 的去耦電容器5使用的情況下·,係並聯複數個單體電容器 ,並且於此狀態下,係裝設在接線基板上。 本發明欲解決之問題 在上述的單體電容器中,藉由消除在該內部電極內電 流流動的特定方向性能獲得低E S L。然而,在各自的引 線電極內,電流以同一方向流動。因此,爲求進一步降低 E S L,不能忽略掉電流在各自的引線電極部分流動時所 引起之電感成分。 此外,當考慮到具有減少之E S L的單體電容器’例 6 1 «^1 ^1 n n n n n D t ^ n n n ^OJI n n If I - I (請先閱讀背面之沒意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 463 1 A7 B7 五、發明說明(Γ) 如作爲連接至如圖7中所示Μ P U 1之電源供應部件2的 去親電容器5使用時,複數個外部端點電極的排列間距通 常設定成如約0 . 8毫米(± 0 1毫米)的微小値。因 連接至各自之外部端點電極的複數個引線電極之間的間隔 需符合該外部端點電極之排列間距’故各自的弓丨線電極之 寬度方向尺寸變得很小。此亦爲降低E S L之阻礙。 因此,本發明的一項目的係提供一種改良之單體電容 器,其能有效地實現低E S L並特別注意到引線電極之形 態。 本發明的另一項目的係提供藉由使用上述單; 而裝配的接線基板、去耦電路及高頻電路。 發明槪要 本發明之單體電容器係包含一個電容器主體,其具有 兩個相對主要面以及四個在該兩個主要面之間相連接的側 面。 該電容器主體包含複數層沿著該兩個相對主要面延展 之方向延展的介電層’以及至少一對透週其中一層介電層 彼此相對的第一及第二內部電極以定義一個電容器單元。 該電容器主體更包含從該第一內部電極延伸到至少一 個側面上至少兩個位置的至少兩個第一引線電極,以及從 該第二內部電極延伸到該第一引線電極所延伸之位置之間 位置的至少一個第二引線電極。 在該第一及第二引線電極所延伸之側面上設有第一及 第二外部端點電極,並分別導電至該第一及第二引線電極 7 本紙張尺度適用中國國家標準(CNS)A4規格(2.10 X 297公釐) -------------''--„ 丨丨 — II 訂-- ------I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 463190 A7 __B7_ 五、發明說明(6 ) 0 爲解決上述技術問題,至少一個第一及第二引線電極 中的長度L對寬度W之比値L/W係在約〇·4至約3. 0的範圍內。 該比値L/W最好在約0·4至約1.3的範圍內。 此外,該第一及第二引線電極最好延伸到彼此相對的 至少兩個側面上。最好有至少一個第一及第二引線電極延 伸到各自的四個側面上。 從該主要面的周圍方向看去,該第一引線電極及第二 引線電極最好交替地排列。 有利的是,該單體電容器係配置成定義一個連接至設 置在微處理器單元內的Μ P U晶片之電源供應電路的去耦 電容器。 本發明可直接用於將上述單體電容器裝設於其上的接 線基板。 當本發明直接用於上述之接線基板時,根據一具體之 形式,該接線基板上更裝設有一個微處理機單元之Μ P U 晶片。 再者,本發明係指包含上述單體電容器的去耦電路。 此外,本發明係指包含上述單體電容器的高頻電路。 圖式簡單說明 圖1係顯示如本發明之第一個實施例的單體電容器1 1之外觀的立體圖。 圖2係顯示如圖1所示之單體電容器11之內部結構 8 本紙張尺度適用中國國家標準(CNS)A4規格(210 公釐) — — — — — ^ — — — — — —^-aJI n I I I I I i Ϊ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4 63 190 Λ7 _B? .__ 五、發明說明(9 ) 的平面圖。圖2 ( 1 )顯示第一內部電極2 0之剖面的內 部結構。圖2 ( 2 )顯示第二內部電極2 1之剖面的內部 結構。 圖3係爲對應圖2之圖形,顯示如本發明之第二個實 施例的單體電容器1 1 a。 圖4係爲對應圖2之圖形,顯示如本發明之第三個實 施例的單體電容器1 1 b。 圖5係顯示Μ P U 3 1的平面圖,其中如本發明之實 施例的單體電容器3 4係作爲去耦電容器。 圖6係顯示如圖5所示之單體電容器3 4及接線基板 3 2之間連接部分的放大立體圖。 圖7係顯示本發明所關注的MP U 1及電源供應器2 之連接配置的方塊圖。 元件符號說明 1 . · ·微處理器 2 ...電源供應部件 3 ...微處理器晶片 4 ...記憶體 5 ...去親電容器 1 1 ...單體電容器 1 2、1 3 ...主要面 1 4、1 5 ' 1 6、1 7 _ · ·側面 1 8 ...電容器主體 1 9 . ·介電層 -------------! 6--------訂---------線 (請先閱讀背面之法意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A.l規格(210x 297公釐) 463 1 9〇 Λ_ A/ B7 五、發明說明({?) 2· 0、2 1 ...內部電極 2 2、2 3 _ ..引線電極 2 4、2 5 ...外部端點電極 3 1. ..微處理器 3 2 · ..接線基板 3 3 - ..微處理器單元晶片 3 4 · ..單體電容器 3 5. ..外部端點電極 3 6 · ..導電墊 3 7 · ..焊錫 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 較佳實施例之詳細說明 圖1及圖2顯示根據本發明之第一個實施例的單體電 容器1 1。於此處,圖1係顯示該單體電容器1 1之外觀 的立體圖。圖2係顯示單體電容器1 1之內部結構之特定 剖面的平面圖。圖2 ( 1 )及圖2 ( 2 )係顯示不同之割 面。 如圖1所示之外觀,該單體電容器1 1係提供一個直 角平行六面髖的電容器主體1 8,其具有兩個彼此相對的 主要面1 2及1 3,以及四個在該主要面1 2及1 3之, 相連接的側面14、15'16及17。 ~該電容器主體18包含複數層由陶瓷介電質製成並沿 著該主要面1 2及1 3延展之方向延展的介電層1 9,以 及至少一對透過預定之介電層19彼此相對的第一及第二 I 內部電極2 0及2 1以形成電容器單元。 言 r 本紙張尺度適用中國國家標準<CNS)A4規佟mo X 297公釐) 經濟部智慧財產局員工消費合作社印製 4 6 3 1 9 0 A7 _____B7 _ 五、發明說明() 圖2 ( 1 )顯示該第一內部電極2 0所延展之剖面。 圖2 ( 2 )顯示該第二內部電極2 1所延展之剖面。 ^ 該電容器主體18更包含五個分別從該第一內部電極 2 0導線至三個側面1 5至1 7的第一引線電極2 2,以 及五個分別從該第二內部電極2 1導線至三個側面1 4、 1 5及1 7的第二引線電極2 3。 上述五個第一引線電極2 2係彼此從不同的地方牽線 而出。第二引線電極2 3牽線而出的位置係分別夾在第一 引線電極2 2牽線而出的位置之間。若從該主要面1 2及 1 3周圍的方向看去,則該第一引線電極2 2及該第二引 線電極2 3係交替地排列。 再者,在第一引線電極2 2導線到的側面1 .5至1 7 上,係分別提供導電至該第一引線電極2 2的第一外部端 點電極2 4。此外,在第二引線電極2 3導線到的側面1 4、1 5及1 7上’係分別提供導電至該第二引線電極2 3的第二外部端點電極2 5。 因此,在該單體電容器1 1內,該第一引線電極2 2 及該第二引線電極2 3的其中之一或兩者皆係從四個側面 1 4至1 7上牽線而出。因此,係提供第一外部端點電極 2 4及第二外部端點電極2 5的其中之一或提供兩者。 如上所述,從該主要面1 2及1 3周圍的方向看去, 該第一引線電極2 2及該第二引線電極2 3係交替地排列 。因此,所有的第一外部端點電極2 4係分別在該四個側 面1 4至1 7上排列成鄰近第二外部端點電極2 5。從另 11 /本紙張尺度適用ϋ國家標準(CNS)/Vt規格(210 X 29f公餐) 一 ' - - ------111* '----丨!||訂* —------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 Λ7 五、發明說明(p ) 一種觀點來看,所有外部端點電極2 4及2 5係配置成使 得其中任何一個均不會靠近另一個連接至相同內部電極的 外部端點電極2 4及2 5。 如上所述,在該單體電容器1 1中,提供谭數個第一 引線電極2 2及複數個第二引線電極2 3,且因此能引導 該內部電極2 0及2 1內的電流流向不同之方向。因此, 能有效地消除這些電流所引起之磁流,並且能達成降低E S L。 具體地說,爲降低E S L,一種有效的方法係分別將 第一及第二引線電極2 2及2 3導引至該三個側面1 5至 1 7及該三個側面1 4、1 5及1 7上,以導引第一及第 二引線電極2 2及2 3其中之一或兩者至該四個側面1 4 至1 7上,並且從該主要面1 2及1 3周圍的方向看去將 該第一引線電極2 2及該第二引線電極2 3交替地排列, 如本實施例所述。 在該單體電容器1 1中,係有複數個彼此相對的該第 一內部電極2 0及該第二內部電極2 1的部件數目以獲得 大的靜態電容器,使得複數個電容器單元被形成。因此, 第一及第二內部電極2 0及2 1係以例如複數個的數目結 合之。如上述方法製造之複數個電容器單元係利用第一及 第二外部端點電極2 4及2 5而彼此並聯。 在如本發明的該種單體電容器1 1中,其特徵在於, 第一及第二引線電極22及23各自的長度尺寸L對寬度 尺寸W之比値L/W係在從0· 4至3.0的範圍內。該 12 本紙張尺i適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂---------線! A7 463190 五、發明說明(lf ) 比値L/W最好設定在從〇 . 4至1 · 3的範圍內。比値 L/W之範圍係由接下來的實驗決定之。 在本實驗中,作爲樣品的單體電容器丨1係提供具有 主要面1 2及1 3的電容器主體18,其尺寸爲3. 2毫 米X 1 · 6毫米。所準備之單體電容器1 1的引線電極2 2及2 3係具有如接下來表1中''長度〃及''寬度〃所示 的不同之長度尺寸L及不同之寬度尺寸W。 表1 寬度\長度 0.1mm 0 . 2mm 0.3mm 0.5mm 0 • 08mm 3 8 6 5 87 106 0 • 16mm 28 3 5 5 0 8 1 0 .24mm 25 3 2 3 9 58 接著,對個別的單體電容器1 1之樣品,以共振方法 決定其ESL値。表1內顯示這些ESL値(pH)。 如表1所示,當比値L/W達3 . 0時,可獲得達8 OpH之ESL値。此外,當該比値L/W達1 . 3時, 可獲得達4 OpH之ESL値。 因此,該單體電容器1 1之E S L値與比値L/W相 關。也就是說,在各自的引線電極2 2及2 3內流動之電 流係單向的,且因此,在這些部件內的電感成分之比例相 當的大。此外,因引線電極2 2及2 3各自的長度尺寸L 及寬度尺寸W之間關係的影響,故不能忽略在該內部電極 2 0及2 1內流動之電流的狀態。 (請先閱璜背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 n n I I n I 一各’ « l / n ϋ n ! ϋ I I I. .— I - - - - 1 n n n I - n - I ϋ I n 1· 本紙張尺度適用中國1家標準(CNS)A4規格(2Κ)χ297公釐) 五 '發明說明(丨i) 此外,如上所述,當以電荷充電時,藉由將該比値L /W設定爲3或更小,或設定爲1 . 3或更小,並將引線 電極2 2及2 3各自的寬度尺寸W設定成相當大,則流過 該電容器單元至該引線電極2 2及2 3的電流能在該內部 電極2 0及2 1內順暢地流過。 此外,該比値L/W係爲〇 . 4或更大。該原因係當 比値L/W小於〇 . 4時,則長度尺寸L太小,亦即相對 應之寬度尺寸W太大。因此,容易引起絕緣特性及防潮特 Λ 性方面的缺失。 圖3顯示如本發明之第二個實施例的單體電容器11 a,且圖3係爲對應於圖2之圖形。在圖2及圖3中相同 之元件係以相同之參考圖號標示之,並省略重複之說明。 在如圖3所示之單體電容器1 1 a中,在該電容器主 體1 8之側面1 4及1 6上並無提供外部端點電極。因此 ,無任何第一引線電極及第二引線電極牽線至側面14及 1 6 〇 經濟部智慧財產局員工消費合作社印製 (請先閱讀背面之注意事項再填寫.本頁) 在此實施例中,從該主要面1 2及1 3周圍的方向看 去,則該第一引線電極2 2及該第二引線電極2 3係交替 地排列(參考圖1 )。因此,該第一外部電極2 4及該第 二外部電極2 5亦交替地排列。 關於該上述之單體電容器1 1 a,所準備之樣品的引 線電極2 2及2 3之長度尺寸L及寬度尺寸W係如上述第 一個實施例的相同方式變動之。樣品各自的E S L値係以 決定。結果係顯示在接下來的表2中。 本紙張尺度適闬中國國家標準(CNS)A.l規格(2Κ)χ297公釐) 3 6 4 五、發明說明(0) 表2 寬度\長度 0 . 1mm 0.2mm 0 . 3mm 〇 . 5mm 0.08mm 79 107 13 1 17 6 0.16mm 6 8 76 9 5 13 3 〇.24mm 5 5 6 6 77 10 6 如表2所示,當比値L/W達3 . 0時,可獲得達1 2〇ρΗ之ESL値。當該比値L/W達1 . 3時,可獲 得達8 Ο ρ Η之E S L値。 因此,該E S L値與引線電極2 2及2 3各自之長度 尺寸L及寬度尺寸W相關。 圖4顯示如本發明之第三個實施例的單體電容器11 b,且圖4係爲對應於圖2之圖形。在圖3中與圖4相同 之元件係以相同之參考圖號標示之,並省略重複之說明。 在如圖4所示之單體電容器1 1 b中,電容器主體1 8之主要面大致上爲正方形。第一及第二內部電極2 0及 21大致上亦分別爲正方形之圖案。 第一及第二引線電極2 2及2 3係導線至四個側面1 4至1 7。該第一引線電極2 2及該第二引線電極2 3係 交替地排列在側面1 4至1 7上。再者,當從該電容器主 體1 8之主要面1-2及1 3 (參考圖1 )的周圍方向看去 時,該第一引線電極2 2及該第二引線電極2 3係交替地 排列。 在此實施例中,係增加該第一及第二引線電極2 2及 2 3導線至四個側面1 4至1 7的第一及第二引線電極2 本紙張尺度適用中國國家標準(CNS)Al規烙⑵Ο χ 297公釐) <請先閱讀背面之注意事項再填1本頁) 經濟部智慧財產局員工消费合作社印製 經濟部智慧財產局員工消費合作社印製 163 1 〇 A/ _ΒΤ^__ 五、發明說明(ΜΑ ) 2及2 3之數目。因此,能獲得降的更低之E S L。 在此單體電容器1 1 b中,引線電極2 2及2 3各自 的長度尺寸L對寬度尺寸W之比値L/W係在〇.4至3 .0的範圍內,最好係在0 . 4至1 . 3的範圍內。 在上文中,係參考圖示的數個實施例而說明本發明之 單體電容器。然而,可將內部電極之數目、引線電極之數 目及位置或外部端點電極之數目及位置做不同之改變。至 於上述引線電極之數目及位置,在本發明之範疇內的單體 電容器係提供至少兩個第一引線電極以及至少一個第二引 線電極,該兩個第一引線電極係分別導引至在一個側面上 的兩個位置,而該一個第二引線電極係導引至夾在該第一 引線電極所導引之位置之間的位置上。 本發明之單體電容器若供如上述及圖7所示之Μ P U 1作爲去耦電容器5係非常有利的。下面將參考圖5及圖 6說明包含去耦電容器的本發明之單體電容器的Μ P U結 構。 如圖5所示,MP U 3 1包含具有多層結構之接線基 板3 2。MP U晶片(裸晶)3 3係以表面安裝在該接線 基板3 2之上層。 此外,作爲去耦電容器使用的單體電容器3 4係以表 面安裝在該Μ P U晶片3 3附近的接線_ 3 2上。至於 該單體電容器3 4可使用已降低E S L的上述之單體電容 器 11、11a 或 lib。 此外,圖5顯示在該接線基板3 2上安裝四個單體電 16 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本
_ n n n 一-δ』I n n n I I I I I J I - I n f I n n 1- I A7 4 63 1 (l ) ____137__ 五、發明說明(ο ) (請先閱讀背面之注意事項再填寫本頁) 容器3 4的狀態。藉由將該四個單體電容器彼此以並聯相 連接,該四個單體電容器3 4能提供例如1 Ο p Η或更低 之E S L的低E S L値。 如圖6所示,在單體電容器3 4中,係藉由焊錫3 7 將其外部端點電極3 5焊接在該接線基板3 2上的導電墊 3 6。爲獲得這些單體電容器3 4之間以及單體電容器3 4與ΜP U晶片3 3之間的連接,係通過該導電墊3 6實 施輔助孔連接,但未在圖中顯示。 爲降低伴隨單體電容器3 4與ΜP U晶片3 3之間接 線而產生的電感成分,該單體電容器3 4最好直接放置在 該Μ P U晶片3 3的附近。接著,在如圖5所示安裝四個 單體電容器3 4的情況中,其放置的最佳方式係將每一個 單體電容器3 4放在具有長方形平面形狀之ΜP U晶片的 每一側邊。 在單體電容器3 4放置在具有長方形平面形狀之ΜΡ U晶片3 3的每一邊附近並如上述勻稱排列的情況中,該 單體電容器3 4之數目最好爲4的整數倍。 經濟部智慧財產局員工消費合作社印製 更具體地說,當欲實現1 Ο Ρ Η之E S L,並以在該 ΜP U晶片的每一側邊附近放置一個單體電容器3 4的方 式排置總數爲4個單體電容器3 4時,能使用E S L値高 達40ρΗ的單體電容器34。當以在該MPU晶片的每 一側邊附近放置兩個單體電容器3 4的方式排置總數爲8 個單體電容器3 4時’能使用E S L値高達8 Ο Ρ Η的單 體電容器3 4。當以在該Μ P U晶片的每一側邊附近放置 17 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公g ) A7 五、發明說明(/6 ) 三個單體電容器3 4的方式排置總數爲1 2個單體電容器 3 4時,能使用E S L値高達1 2 0 pH的單體電容器3 4 ° 優點 如上所述,在本發明之單體電容器中,形成引線電極 的方式係使得在內部電極內流動之電流導向不同之方向, 此外,每個引線電極的長度尺寸L對寬度尺寸W之比値L /W係選在〇 . 4至3 . 0的範圍內。因此,能有效地消 除因在該內部電極內流動之電流所引起的磁流之出現及影 響。因此,能獲得更低之E S L。 當上述之比値L/W在0 · 4至1 . 3的範圍內時, 能獲得更低之ESL値。 此外,在本發明之單體電容器中,藉著將第一及第二 引線電極分別導線至該電容器之主體的至少兩個相對側面 上,或藉著將第一及第二引線電極其中之一或兩者導線至 該四個側面的每一面上,或從該電容器主體之主要面的周 圍方向看去將該第一引線電極及該第二引線電極交替地排 列,則能獲得更低之E S L。 因此,能將該單體電容器之共振頻率製作的更高。能 將該單體電容器作爲電容器的頻率波段製作在更高之頻率 波段。本發明之單體電容器能應付更高頻之電子電路,並 能有效地在高頻電路中作爲例如旁路電容器及去耦電容器 使用之。 對於作爲配合Μ P U晶片或類似電路使用之去耦電容 18 本紙張尺度適用中國國家標準(CNS)A4規格<21(^297公釐) <請先閱讀背面之注咅'華項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 t I PJ ttj tt nf —Ml n l^i >^1 i n I— I I ^- - ·

Claims (1)

  1. 463190 A8 B8 C8 [)8 經濟部智慧財產局員工消費合作社印製 夂、申請專利範圍 1 . 一種單體電容器,其包含: 一個具有兩個相對主要面以及四個在該兩個主要面之 間連接之側面的電容器主體,該電容器主體包含複數層沿 著該兩個相對主要面延展之方向延展的介電層;以及至少 —對透過其中一層介電層彼此相對的第一及第二內部竃極 ,以定義一個電容器單元,該電容器主體更包含從該第一 內部電極其中之一延伸到至少一個側面上至少兩個位置的 至少兩個第一引線電極,以及從該第二內部電極延伸到該 第一引線電極所延伸之位置之間位置的至少一個第二引線 電極; 在該第一及第二引線電極所延伸之側面上設有第一及 第二外部端點電極,並分別導電至該第一及第二引線電極 ;其中 至少一個該第一及第二引線電極的長度L對寬度W之 比値L/W在約0 . 4至約3 . 0的範圍內。 2 .如申請專利範圍第1項之單體電容器,其中’該' 比値L/W係在約0 . 4至約1 . 3的範圍內。 3 .如申請專利範圍第1項之單體電容器,其中’該 胃>及第二引線電極分別延伸到彼此相對的至少兩個側面 上。 4 .如申請專利範圍第1項之單體電容器,其中’至 少一個該第一及第二引線電極延伸到各自的四個側面上° 5 .如申請專利範圍第1項之單體電容器,其中,從 該主要面的周圍方向看去’該第一引線電極及第二引線電 1 (請先蘭讀背面之注意事項再填寫本頁) 訂---------線!': 家標準(CNS)A4 規1各(210 * 297 公釐) 463 1 90 ?2牟〆月石&條也,史w祷先 D8 、申請專利範圍 極係交替地排列。 · 6 .如申請專利範圍第1項之單體電容器,其中該單 體電容器係配置成定義一個連接至設置在微處理器單元內 的ΜP U晶片之電源供應電路的去耦電容器。 7 . —種接線基板,係安裝有申請專利範圍第1項之 單體電容器者,該接線基板具有電極,該單體電容器之外 部端點電極係連接於該接線基板之電極。 8 .如申請專利範圍第7項之接線基板,其上更裝設 有微處理器單元之MP U晶片。 9.一種去耦電路,係使用申請專利範圍第1項之單 體電容器作爲去耦電容器者,該去耦電路包含一ΜP U晶 片,一用來對ΜP U晶片供應電源之電源供應部件,以及 一並聯於ΜP U晶片和電源供應部件間之去耦電容器。 -------------散--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 2 本紙張尺度適用中國國家標準(CNS)A4規格(2]0 X 297公釐)
TW89103554A 1999-12-27 2000-03-01 Monolithic capacitor, wiring substrate, decoupling circuit, and high frequency circuit TW463190B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP37080399A JP3514195B2 (ja) 1999-12-27 1999-12-27 積層コンデンサ、配線基板、デカップリング回路および高周波回路

Publications (1)

Publication Number Publication Date
TW463190B true TW463190B (en) 2001-11-11

Family

ID=18497629

Family Applications (1)

Application Number Title Priority Date Filing Date
TW89103554A TW463190B (en) 1999-12-27 2000-03-01 Monolithic capacitor, wiring substrate, decoupling circuit, and high frequency circuit

Country Status (2)

Country Link
JP (1) JP3514195B2 (zh)
TW (1) TW463190B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI404091B (zh) * 2005-03-31 2013-08-01 Tdk Corp 積層電容器
TWI405227B (zh) * 2005-03-18 2013-08-11 Tdk Corp Laminated capacitors

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3897745B2 (ja) * 2003-08-29 2007-03-28 Tdk株式会社 積層コンデンサ及び積層コンデンサの実装構造
JP4507566B2 (ja) * 2003-11-14 2010-07-21 株式会社村田製作所 積層コンデンサ
JP2006013383A (ja) 2004-06-29 2006-01-12 Tdk Corp 積層コンデンサ
JP4108650B2 (ja) 2004-06-29 2008-06-25 Tdk株式会社 積層コンデンサ
JP2006013380A (ja) 2004-06-29 2006-01-12 Tdk Corp 積層コンデンサ
JP4287822B2 (ja) 2005-01-25 2009-07-01 Tdk株式会社 積層コンデンサ、及び、積層コンデンサの等価直列抵抗調整方法
JP4635749B2 (ja) * 2005-07-06 2011-02-23 Tdk株式会社 積層コンデンサ
JP4637674B2 (ja) 2005-07-26 2011-02-23 京セラ株式会社 積層コンデンサ
JP4738218B2 (ja) * 2006-03-20 2011-08-03 日本特殊陶業株式会社 積層型電子部品
JP2007258534A (ja) * 2006-03-24 2007-10-04 Ngk Spark Plug Co Ltd 積層型電子部品
KR100887108B1 (ko) 2007-06-14 2009-03-04 삼성전기주식회사 저esl을 갖는 제어된 esr 적층형 칩 커패시터의구현방법
JP5605342B2 (ja) 2010-11-09 2014-10-15 株式会社村田製作所 電子部品及び基板モジュール
JP5201223B2 (ja) 2011-01-28 2013-06-05 株式会社村田製作所 電子部品及び基板モジュール
KR101872519B1 (ko) * 2011-04-21 2018-06-29 삼성전기주식회사 Esr 특성 제어가능한 적층형 세라믹 커패시터
JP5589994B2 (ja) 2011-09-01 2014-09-17 株式会社村田製作所 選択方法
WO2017098768A1 (ja) * 2015-12-07 2017-06-15 株式会社村田製作所 積層コンデンサの実装構造
WO2017098767A1 (ja) * 2015-12-07 2017-06-15 株式会社村田製作所 積層コンデンサ、及び、配線基板
JP7359595B2 (ja) * 2019-08-23 2023-10-11 太陽誘電株式会社 積層セラミックコンデンサ、回路基板及び積層セラミックコンデンサの製造方法
CN118235221A (zh) * 2021-11-18 2024-06-21 京瓷株式会社 层叠陶瓷电容器及其安装结构体

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49127736A (zh) * 1973-04-18 1974-12-06
US4430690A (en) * 1982-10-07 1984-02-07 International Business Machines Corporation Low inductance MLC capacitor with metal impregnation and solder bar contact
US4831494A (en) * 1988-06-27 1989-05-16 International Business Machines Corporation Multilayer capacitor
JPH0442910A (ja) * 1990-06-06 1992-02-13 Marcon Electron Co Ltd 積層セラミックコンデンサ
JPH07201635A (ja) * 1993-12-28 1995-08-04 Tdk Corp セラミックコンデンサ
JPH0897070A (ja) * 1994-09-22 1996-04-12 Kyocera Corp セラミックコンデンサ
JPH0897071A (ja) * 1994-09-29 1996-04-12 Kyocera Corp 積層型磁器コンデンサ
JP3363335B2 (ja) * 1996-12-27 2003-01-08 京セラ株式会社 積層型薄膜コンデンサ
US5880925A (en) * 1997-06-27 1999-03-09 Avx Corporation Surface mount multilayer capacitor
JP2991175B2 (ja) * 1997-11-10 1999-12-20 株式会社村田製作所 積層コンデンサ
JPH11214249A (ja) * 1998-01-29 1999-08-06 Kyocera Corp 薄膜コンデンサ
JP3336954B2 (ja) * 1998-05-21 2002-10-21 株式会社村田製作所 積層コンデンサ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI405227B (zh) * 2005-03-18 2013-08-11 Tdk Corp Laminated capacitors
TWI404091B (zh) * 2005-03-31 2013-08-01 Tdk Corp 積層電容器

Also Published As

Publication number Publication date
JP2001185441A (ja) 2001-07-06
JP3514195B2 (ja) 2004-03-31

Similar Documents

Publication Publication Date Title
TW463190B (en) Monolithic capacitor, wiring substrate, decoupling circuit, and high frequency circuit
TW508601B (en) Multi-layer capacitor
JP3489728B2 (ja) 積層コンデンサ、配線基板および高周波回路
US8941459B2 (en) Low profile inductors for high density circuit boards
TW470983B (en) Multi-layer capacitor, wiring substrate, decoupling circuit, and high-frequency circuit
US8040212B2 (en) Low profile inductors for high density circuit boards
US7292429B2 (en) Low inductance capacitor
US6661640B2 (en) Multilayer ceramic electronic device
TW494417B (en) Multi-layer capacitor, wiring substrate decoupling circuit, and high frequency circuit
US8816811B2 (en) Low profile inductors for high density circuit boards
JP2003109822A (ja) プリント回路ボード
WO2010042130A1 (en) Capacitor device comprising a stacked multilayer capacitor
KR20060048707A (ko) 적층 커패시터
JP2000208361A (ja) 積層コンデンサ
KR100707414B1 (ko) 적층 커패시터
US20230269877A1 (en) Low-profile power module
JP4453911B2 (ja) 積層コンデンサ、デカップリングコンデンサの接続構造および配線基板
US11357101B2 (en) Double inductor integrated power module for high current applications
EP4057309A1 (en) Multi-winding inductor and power supply module

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent