JP3363335B2

JP3363335B2 - 積層型薄膜コンデンサ

Info

Publication number: JP3363335B2
Application number: JP35119896A
Authority: JP
Inventors: 成生厚主
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 1996-12-27
Filing date: 1996-12-27
Publication date: 2003-01-08
Anticipated expiration: 2016-12-27
Also published as: JPH10189390A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は積層型薄膜コンデン
サに関し、例えば、高速動作する電気回路に配設され、
高周波ノイズのバイパス用、もしくは電源電圧の変動防
止用に供される、大容量、低インダクタンスの積層型薄
膜コンデンサに関するものである。

【０００２】

【従来の技術】近年においては、電子機器の小型化、高
機能化に伴い、電子機器内に設置される電子部品にも小
型化、薄型化、高周波対応などの要求が強くなってきて
いる。

【０００３】特に大量の情報を高速に処理する必要のあ
るコンピュータの高速デジタル回路では、パーソナルコ
ンピュータレベルにおいても、ＣＰＵチップ内のクロッ
ク周波数は１００ＭＨｚから数百ＭＨｚ、チップ間バス
のクロック周波数も３０ＭＨｚから７５ＭＨｚと高速化
が顕著である。

【０００４】また、ＬＳＩの集積度が高まりチップ内の
素子数の増大につれ、消費電力を抑えるために電源電圧
は低下の傾向にある。これらＩＣ回路の高速化、高密度
化、低電圧化に伴い、コンデンサ等の受動部品も小型大
容量化と併せて、高周波もしくは高速パルスに対して優
れた特性を示すことが必須になってきている。

【０００５】コンデンサを小型高容量にするためには一
対の電極に挟持された誘電体を薄くし、薄膜化すること
が最も有効である。薄膜化は上述した電圧の低下の傾向
にも適合している。

【０００６】一方、ＩＣ回路の高速動作に伴う諸問題は
各素子の小型化よりも一層深刻な問題である。このう
ち、コンデンサの役割である高周波ノイズの除去機能に
おいて特に重要となるのは、論理回路の同時切り替えが
同時に発生したときに生ずる電源電圧の瞬間的な低下
を、コンデンサに蓄積されたエネルギーを瞬時に供給す
ることにより低減する機能である。いわゆるデカップリ
ングコンデンサである。

【０００７】デカップリングコンデンサに要求される性
能は、クロック周波数よりも速い負荷部の電流変動に対
して、いかにすばやく電流を供給できるかにある。従っ
て、１００ＭＨｚから１ＧＨｚにおける周波数領域に対
してコンデンサとして確実に機能しなければならない。

【０００８】しかし、実際のコンデンサ素子は静電容量
成分の他に、抵抗成分、インダクタンス成分を持つ。容
量成分のインピーダンスは周波数増加とともに減少し、
インダクタンス成分は周波数の増加とともに増大する。
このため、動作周波数が高くなるにつれ、素子の持つイ
ンダクタンスが供給すべき過渡電流を制限してしまい、
ロジック回路側の電源電圧の瞬時低下、または新たな電
圧ノイズを発生させてしまう。結果として、ロジック回
路上のエラーを引き起こしてしまう。

【０００９】特に最近のＬＳＩは総素子数の増大による
消費電力増大を抑えるために電源電圧は低下しており、
電源電圧の許容変動幅も小さくなっている。従って、高
速動作時の電圧変動幅を最小に抑えるため、デカップリ
ングコンデンサ素子自身の持つインダクタンスを減少さ
せることが非常に重要である。

【００１０】インダクタンスを減少させる方法は３つあ
る。第１は電流経路の長さを最小にする方法、第２は電
流経路をループ構造としループ断面積を最小にする方
法、第３は電流経路をｎ個に分配して実効的なインダク
タンスを１／ｎにする方法である。

【００１１】第１の方法は、単位面積あたりの容量を増
加させて小型化を図ればよく、コンデンサ素子を薄膜化
することにより達成できる。大容量で高周波特性の良好
なコンデンサを得る目的で、特開昭６０−９４７１６号
公報には誘電体厚さを１μｍ以下に薄膜化したものが開
示されている。

【００１２】第２の方法は、一本の電流経路が形成する
磁場を、近接する別の電流経路が形成する磁場により相
殺低減する効果であるから、コンデンサを形成する一対
の電極板、または電極層に流れる電流の向きをできるだ
け同一方向にしないようにすればよい。

【００１３】第３の方法では、分割したコンデンサを並
列接続することによって低インダクタンス化が図れる。
このようなコンデンサとして、特開平４−２１１１９１
号公報に薄膜誘電体層を利用したものが開示されてい
る。

【００１４】

【発明が解決しようとする課題】しかしながら、所望の
場所に実装できるデカップリングコンデンサを考えた場
合、ハンドリング可能な寸法として０．５ｍｍ×０．５
ｍｍ程度以上が必要であり、第１の薄膜、小型化の方法
のみでインダクタンスを低減するには限界があった。

【００１５】また、第２の方法では正負の端子電極を同
一端面か、直交方向にする必要があり、実装上不利とな
る。

【００１６】第３の分割並列接続の方法では、基板内蔵
型では有利な手段となるが、実装の自由度はない。ま
た、通常の積層型コンデンサも並列接続であるが、電流
の向きが同一方向であるため、各電極電流が形成する磁
場が重畳される。つまり相互インダクタンスが大きくな
るため、実効的な全インダクタンスを十分に低減するこ
とはできなかった。従って、第２の手段を併せて採用す
る必要があったが、上述したとおり、端子電極の問題に
より実装上の問題があった。

【００１７】本発明は、実装が容易でかつ大容量の低イ
ンダクタンス構造を有する積層型薄膜コンデンサを提供
することを目的とする。

【００１８】

【課題を解決するための手段】本発明の積層型薄膜コン
デンサは、基板上に電極層と誘電体層とを交互に形成し
てなる積層型薄膜コンデンサであって、前記電極層の基
板側から数えて奇数番目の奇数電極層および前記電極層
の基板側から数えて偶数番目の偶数電極層の外周にそれ
ぞれ４本の内部端子電極を９０度の角度をおいて形成
し、前記奇数電極層の内部端子電極に対して、前記偶数
電極層の内部端子電極を異なる位置に形成するととも
に、前記奇数電極層の内部端子電極同士および前記偶数
電極層の内部端子電極同士をそれぞれ接続し、さらに、
前記奇数電極層のうちの１層と、前記偶数電極層のうち
の１層に、外部の配線と接続される外部端子電極を、前
記内部端子電極と異なる位置に形成してなるものであ
る。

【００１９】奇数電極層の内部端子電極に対して、偶数
電極層の内部端子電極が４５度の角度を有することが望
ましい。

【００２０】

【作用】本発明の積層型薄膜コンデンサでは、各電極層
が外周に９０°間隔で形成された４本の内部端子電極を
有し、かつ奇数電極層の内部端子電極に対して、偶数電
極層の内部端子電極が異なる位置に形成されているた
め、外部端子電極から入った電流は、同一電極層におい
て流れる方向が異なるため、相互インダクタンスによっ
て自己インダクタンスを打ち消す効果が生じると考えら
れ、全インダクタンスを大幅に減少させることができ
る。特に、奇数電極層の内部端子電極に対して、偶数電
極層の内部端子電極が４５度の角度を有する場合には、
その効果が著しい。

【００２１】また、外部との接点に用いる外部端子電極
は、奇数電極層の任意の１層および偶数電極層の任意の
１層に、内部端子電極とは異なる任意の位置に形成する
ことができるため、実装が容易となる。

【００２２】

【発明の実施の形態】本発明の積層型薄膜コンデンサ
は、図１に示すように、基板上に形成される奇数電極層
２、誘電体層３、偶数電極層４、誘電体層３、奇数電極
層２、誘電体層３、偶数電極層４が順次形成されてい
る。

【００２３】そして、これらの奇数電極層２および偶数
電極層４の外周には、内部端子電極５、６が９０度の角
度をおいて形成され、奇数電極層２の内部端子電極５と
偶数電極層４の内部端子電極６が４５度の角度を有して
いる。これらの奇数電極層２の内部端子電極５同士およ
び偶数電極層４の内部端子電極６同士は接続されてい
る。即ち、図２に示すように、奇数電極層２の４辺の中
央部に内部端子電極５が形成されており、偶数電極層４
の角部に内部端子電極６が形成されている。また、外部
との接点に用いる外部端子電極７，８が、奇数電極層２
および偶数電極層４の任意のある一層に、内部端子電極
５，６とは異なる位置に形成されている。

【００２４】外部端子電極７は、基板側から数えて第１
層目の奇数電極層２に形成され、外部端子電極８は、基
板側から数えて第４層目の偶数電極層４に形成されてい
る。

【００２５】尚、奇数電極層２の内部端子電極５と偶数
電極層４の内部端子電極６を４５度の角度をもって形成
した例について説明したが、内部端子電極５と内部端子
電極６は異なる位置に形成されていれば良い。また、電
極層２、４の形状を正方形状とした例について説明した
が、長方形状、円形状等どのような形状であっても良
い。

【００２６】また、外部端子電極７，８を、奇数電極層
２および偶数電極層４に内部端子電極５，６とは異なる
位置に形成した例について説明したが、外部端子電極
７，８が形成される奇数電極層２および偶数電極層４に
は内部端子電極５，６を形成しなくても良い。また、上
下端の電極層２、４に外部端子電極７、８を形成した
が、中央部の電極層２、４に形成しても良い。

【００２７】本発明で用いられる基板としては、アルミ
ナ、サファイア、ＭｇＯ単結晶、ＳｒＴｉＯ₃単結晶、
チタン被覆シリコン、または銅（Ｃｕ）、ニッケル（Ｎ
ｉ）、チタン（Ｔｉ）、スズ（Ｓｎ）、ステンレスステ
ィール（ＳＵＳ）薄膜もしくは薄板が望ましい。特に、
薄膜との反応性が小さく、安価で強度が大きく、かつ金
属薄膜の結晶性という点からアルミナ、サファイアが望
ましく、高周波領域における低抵抗化の点で銅（Ｃｕ）
薄板または銅（Ｃｕ）薄膜が望ましい。

【００２８】また、本発明の電極層は、白金（Ｐｔ）、
金（Ａｕ）、パラジウム（Ｐｄ）、銅（Ｃｕ）薄膜等が
あり、これらのうちでも白金（Ｐｔ）と金（Ａｕ）薄膜
や低抵抗の銅（Ｃｕ）薄膜が最適である。Ｐｔ、Ａｕは
誘電体との反応性が小さく、また酸化されにくい為、誘
電体との界面に低誘電率相が形成されにくい為である。

【００２９】さらに、誘電体層は、高周波領域において
高誘電率を有するものであれば良いが、その膜厚は１μ
ｍ以下が望ましい。また、誘電体層は、例えば、金属元
素としてＰｂ、Ｍｇ、Ｎｂを含むペロブスカイト型複合
酸化物結晶からなる誘電体薄膜であって、測定周波数３
００ＭＨｚ（室温）での比誘電率が１０００以上の誘電
体薄膜が望ましい。尚、本発明においてはＰｂ、Ｍｇ、
Ｎｂを含むペロブスカイト型複合酸化物結晶からなる誘
電体薄膜以外の、例えば、Ｂａ、Ｔｉを含むペロブスカ
イト型複合酸化物結晶、ＰＺＴ、ＰＬＺＴ、ＳｒＴｉＯ
₃、Ｔａ₂Ｏ₅等でも良く、特に限定されるものではな
い。このような誘電体層は、ＰＶＤ法、ＣＶＤ法、ゾル
ゲル法等の公知の方法により作製される。

【００３０】以上のように構成された積層型薄膜コンデ
ンサでは、誘電体層３を挟持する一対の電極層２、４
に、それぞれ４つの内部端子電極５、６を９０度の角度
をおいて形成するとともに、内部端子電極５、６を異な
る位置に形成したため、これらの電極面内の電流が互い
に打ち消しあうような方向に流れるため、相互インダク
タンスによって自己インダクスタンスを打ち消す効果が
生じ、全インダクタンスを大幅に減少することができ
る。特に、奇数電極層２の内部端子電極５と偶数電極層
４の内部端子電極６が４５度の角度を有している場合に
は、上記効果が顕著である。

【００３１】また、外部との接点に用いる外部端子電極
７，８は、奇数電極層２および偶数電極層４の任意のあ
る一層に、内部端子電極５，６とは異なる位置の範囲内
で任意に形成することができ、より実装を容易とするこ
とができる。

【００３２】

【実施例】

実施例１電極層及び誘電体層の形成は全て高周波マグネトロンス
パッタ法を用いた。スパッタ用ガスとしてプロセスチャ
ンバー内にＡｒガスを導入し、真空排気により圧力は
６．７Ｐａに維持した。

【００３３】プロセスチャンバー内には基板ホルダーと
３個のターゲットホルダーが設置され、３種類のターゲ
ット材料からのスパッタが可能である。スパッタ時には
成膜する材料種のターゲット位置に基板ホルダーを移動
させ、基板−ターゲット間距離は６０ｍｍに固定した。

【００３４】基板ホルダーとターゲット間には外部の高
周波電源により１３．５６ＭＨｚの高周波電圧を印可
し、ターゲット背面に設置された永久磁石により形成さ
れたマグネトロン磁界により、ターゲット近傍に高密度
のプラズマを生成させてターゲット表面のスパッタを行
った。

【００３５】高周波電圧の印可は３個のターゲットに独
立に可能であり、本実施例では基板に最近接のターゲッ
トにのみ印可してプラズマを生成した。基板ホルダーは
ヒータによる加熱機構を有しており、スパッタ成膜中の
基板温度は一定となるよう制御した。

【００３６】また、基板ホルダーに設置された基板のタ
ーゲット側には厚さ０．１ｍｍの金属マスクが５種類設
置されており、成膜パターンに応じて必要なマスクが基
板成膜面にセットできる構造とした。

【００３７】先ず、厚さ０．２５ｍｍのアルミナ焼結体
基板上に第１のマスクパターンで白金ターゲットのスパ
ッタにより、図３（ａ）に示すような外部端子電極７を
有する奇数電極層２を形成し、続いてターゲットにＰｂ
（Ｍｇ_1/3Ｎｂ_2/3）Ｏ₃焼結体を用い、第２のマスク
パターンをセットし、基板温度５３５℃、高周波電力２
００Ｗの条件で図３（ｂ）の誘電体層を形成した。次に
第３のマスクパターンをセットし、白金ターゲットのス
パッタにより図３（ｃ）の偶数電極層４を形成し、先と
同じ方法で第２の誘電体層を形成し、引き続き白金ター
ゲットのスパッタにより、図３（ｄ）に示すような奇数
電極層２を形成した。この後、交互に誘電体層／電極層
を、誘電体５層まで積層した。これまでの奇数電極層は
図３（ｄ）に示すような形状で形成したが、最上層の偶
数電極層は図３（ｅ）に示すような外部端子電極８を有
する偶数電極層４を形成した。電極層の外形部の面積は
０．２５ｍｍ²、奇数層と偶数層の電極層パターンにお
ける内部端子電極はほぼ４５°の角度を有して形成され
ている構造とした。

【００３８】作製した積層型薄膜コンデンサの１ＭＨｚ
から１．８ＧＨｚでのインピーダンス特性を、インピー
ダンスアナライザー（ヒュウレットパッカード社製ＨＰ
４２９１Ａ）を用いて測定した結果、容量成分は２７．
７ｎＦ、インダクタンス成分５０ｐＨの値を得た。また
上記測定後、積層型薄膜コンデンサの断面ＳＥＭ観察し
たところ、各誘電体層の厚さは０．４μｍであった。

【００３９】尚、比較例として、従来の一般的な積層型
コンデンサ（電流の向きが同一方向）の構造とする以外
は上記と同様にして作製し、容量成分とインダクタンス
成分を測定したところ、容量成分は２７．５ｎＦ、イン
ダクタンス成分４４０ｐＨの値を得た。

【００４０】実施例２基板材、電極材、電極形成方法、形状、及び寸法は実施
例１と全く同様にして、誘電体膜のみをゾルゲル法によ
り形成した。ゾルゲル法による膜の作製手順は以下のと
おりとした。

【００４１】酢酸ＭｇとＮｂエトキシドを１：２のモル
比で秤量し、２−メトキシエタノ−ル中で還流操作（１
２４℃で２４時間）を行い、ＭｇＮｂ複合アルコキシド
溶液（Ｍｇ＝４．９５ｍｍｏｌ、Ｎｂ１０．０５ｍｍｏ
ｌ／２−メトキシエタノ−ル１５０ｍｍｏｌ）を合成し
た。次に酢酸鉛（無水物）１５ｍｍｏｌと１５０ｍｍｏ
ｌの２−メトキシエタノ−ルを混合し、１２０℃での蒸
留操作により、Ｐｂ前駆体溶液を合成した。

【００４２】ＭｇＮｂ前駆体溶液とＰｂ前駆体溶液をモ
ル比Ｐｂ：（Ｍｇ＋Ｎｂ）＝１：１になるよう混合し、
室温で十分撹拌し、Ｐｂ（Ｍｇ_1/3Ｎｂ_2/3）Ｏ₃（Ｐ
ＭＮ）前駆体溶液を合成した。

【００４３】この溶液の濃度を２−メトキシエタノ−ル
で約３倍に希釈し、塗布溶液とした。次に電極層上に、
前記塗布溶液をスピンコ−タ−で塗布し、乾燥させた
後、３００℃で熱処理を１分間行い、ゲル膜を作製し
た。塗布溶液の塗布−熱処理の操作を繰り返した後、８
３０℃で１分間（大気中）の焼成を行い、Ｐｂ（Ｍｇ
_1/3Ｎｂ_2/3）Ｏ₃薄膜を得た。

【００４４】得られた上記誘電体薄膜の上にレジストを
塗布しフォトリソグラフィー工程によって露光、現像
し、これをマスクとするウェットエッチングにより、実
施例１と同様のパターン形状に誘電体膜のパターニング
を行い、実施例１と同様の積層型薄層コンデンサを作製
した。

【００４５】作製した積層型薄膜コンデンサの１ＭＨｚ
から１．８ＧＨｚでのインピーダンス特性を、インピー
ダンスアナライザー（ヒュウレットパッカード社製ＨＰ
４２９１Ａ）を用いて測定した。その結果、容量成分は
６５．３ｎＦ、インダクタンス成分７０ｐＨの値を得
た。また上記測定後、積層薄膜コンデンサの断面ＳＥＭ
観察したところ、各誘電体層の厚さは０．５μｍであっ
た。

【００４６】

【発明の効果】以上詳述した様に、本発明によれば、各
電極層が外周に９０°間隔で形成された４本の内部端子
電極を有し、かつ奇数電極層の内部端子電極に対して、
偶数電極層の内部端子電極が異なる位置に形成されてい
るため、相互インダクタンスによって自己インダクタン
スを打ち消す効果が生じ、全インダクタンスを大幅に減
少させることができる。特に、奇数電極層の内部端子電
極に対して、偶数電極層の内部端子電極が４５度の角度
を有する場合には、その効果が著しい。また、外部との
接点に用いる外部端子電極は、奇数電極層および偶数電
極層の任意のある一層に、内部端子電極とは異なる位置
の範囲内で任意に形成することができるため、より実装
を容易となる。

【００４７】従って、本発明によれば、実装が容易な大
容量、低インダクタンスの積層型薄膜コンデンサを提供
することができる。

【図面の簡単な説明】

【図１】本発明の積層型薄膜コンデンサを示す分解斜視
図である

【図２】図１の平面図である。

【図３】図１の各層のパターン形状を示す図である。

【符号の説明】

１・・・基板２・・・奇数電極層３・・・誘電体層４・・・偶数電極層５、６・・・内部端子電極７、８・・・外部端子電極

Claims

(57)【特許請求の範囲】

【請求項１】基板上に電極層と誘電体層とを交互に形成
してなる積層型薄膜コンデンサであって、前記電極層の
基板側から数えて奇数番目の奇数電極層および前記電極
層の基板側から数えて偶数番目の偶数電極層の外周にそ
れぞれ４本の内部端子電極を９０度の角度をおいて形成
し、前記奇数電極層の内部端子電極に対して、前記偶数
電極層の内部端子電極を異なる位置に形成するととも
に、前記奇数電極層の内部端子電極同士および前記偶数
電極層の内部端子電極同士をそれぞれ接続し、さらに、
前記奇数電極層のうちの１層と、前記偶数電極層のうち
の１層に、外部の配線と接続される外部端子電極を、前
記内部端子電極と異なる位置に形成してなることを特徴
とする積層型薄膜コンデンサ。
【請求項２】奇数電極層の内部端子電極に対して、偶数
電極層の内部端子電極が４５度の角度を有することを特
徴とする請求項１記載の積層型薄膜コンデンサ。