JP3523465B2

JP3523465B2 - 薄膜コンデンサ

Info

Publication number: JP3523465B2
Application number: JP26638697A
Authority: JP
Inventors: 尚謙永仮
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 1997-09-30
Filing date: 1997-09-30
Publication date: 2004-04-26
Anticipated expiration: 2017-09-30
Also published as: JPH11111561A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は薄膜コンデンサに関
し、例えば、高速動作する電気回路に配設され、高周波
ノイズのバイパス用として、もしくは電源電圧の変動防
止用に供される、大容量、低インダクタンスの薄膜コン
デンサ、及び電極層と誘電体層とを交互に多層に積層し
て成る積層型の薄膜コンデンサに関するものである。

【０００２】

【従来の技術】近年、電子機器の小型化，高機能化に伴
い、電子機器内に設置される電子部品にも小型化，薄型
化，高周波対応などの要求が強くなってきている。

【０００３】特に、大量の情報を高速に処理する必要の
あるコンピュータの高速デジタル回路では、パーソナル
コンピュータレベルにおいても、ＣＰＵチップ内のクロ
ック周波数は１００ＭHzから数百ＭHz、チップ間バスの
クロック周波数も３０ＭHzから７５ＭHzという具合に高
速化が顕著である。

【０００４】また、ＬＳＩの集積度が高まりチップ内の
素子数の増大につれ、消費電力を抑えるために電源電圧
は低下の傾向にある。これらＩＣ回路の高速化，高密度
化，低電圧化に伴い、コンデンサ等の受動部品も小型大
容量化と併せて、高周波もしくは高速パルスに対して優
れた特性を示すことが必須になってきている。

【０００５】コンデンサを小型高容量にするためには、
一対の電極に挟持された誘電体を薄くし、薄膜化するこ
とが最も有効である。薄膜化は上述した電圧の低下の傾
向にも適合している。

【０００６】一方、ＩＣ回路の高速動作に伴う諸問題は
各素子の小型化よりも一層深刻な問題である。このう
ち、コンデンサの役割である高周波ノイズの除去機能に
おいて、特に重要となるのは、論理回路の同時切り替え
が同時に発生したときに生ずる電源電圧の瞬間的な低下
を、コンデンサに蓄積されたエネルギーを瞬時に供給す
ることにより低減する機能であり、いわゆるデカップリ
ングコンデンサと称されるものである。

【０００７】このデカップリングコンデンサに要求され
る性能は、クロック周波数よりも速い負荷部の電流変動
に対して、いかにすばやく電流を供給できるかにある。
従って、１００ＭHzから１ＧHzにおける周波数帯域に対
してコンデンサとして確実に機能しなければならない。

【０００８】しかし、実際のコンデンサ素子は静電容量
成分の他に、抵抗成分やインダクタンス成分を持つ。容
量成分のインピーダンスは周波数増加とともに減少し、
インダクタンス成分は周波数の増加とともに増大する。

【０００９】このため、動作周波数が高くなるにつれ、
素子の持つインダクタンスが供給すべき過渡電流を制限
してしまい、ロジック回路側の電源電圧の瞬時低下、ま
たは新たな電圧ノイズを発生させてしまう。結果とし
て、ロジック回路上のエラーを引き起こしてしまう。特
に最近のＬＳＩは総素子数の増大による消費電力増大を
抑えるために電源電圧は低下しており、電源電圧の許容
変動幅も小さくなっている。従って、高速動作時の電圧
変動幅を最小に抑えるため、デカップリングコンデンサ
素子自身の持つインダクタンスを減少させることが非常
に重要である。

【００１０】インダクタンスを減少させる方法として以
下に示す３つの方法がある。第１は電流経路の長さを最
小にする方法、第２は電流経路をループ構造としループ
断面積を最小にする方法、第３は電流経路をｎ個に分配
して実効的なインダクタンスを１／ｎにする方法であ
る。

【００１１】上記第１の方法は、単位面積あたりの容量
を増加させて小型化を図ればよく、コンデンサ素子を薄
膜化することにより達成できる。特に、大容量で高周波
特性の良好なコンデンサを得る目的で、誘電体厚さを１
μm 以下に薄膜化した例が特開昭６０−９４７１６号公
報等に開示されている。

【００１２】また、上記第２の方法は、一本の電流経路
が形成する磁場を、近接する別の電流経路が形成する磁
場により相殺低減する効果を利用する方法であるから、
コンデンサを形成する一対の電極板、または電極層に流
れる電流の向きをできるだけ同一方向にしないようにす
ればよい。

【００１３】また、上記第３の方法は、分割したコンデ
ンサを並列接続することによって低インダクタンス化を
図るものであり、薄膜誘電体層を利用した例として、例
えば特開平４−２１１１９１号公報に開示されている。

【００１４】

【発明が解決しようとする課題】しかしながら、所望の
場所に実装できるデカップリングコンデンサを考えた場
合、ハンドリング可能な寸法として０．５ｍｍ×０．５
ｍｍ程度以上が必要であり、上記第１の方法、すなわち
薄膜，小型化の方法のみでインダクタンスを低減するに
は限界があった。

【００１５】また、上記第２の方法では、正負の電極取
り出し部を同一端面か、直交方向にする必要があり、実
装上不利となる。

【００１６】また、上記第３の分割並列接続の方法で
は、基板内蔵型では有利な手段となるが、実装の自由度
はない。また、通常の積層型コンデンサも並列接続であ
るが、電流の向きが同一方向であるため、各電極電流が
形成する磁場が重畳される。つまり相互インダクタンス
が大きくなるため、実効的な全インダクタンスを十分に
低減することはできなかった。従って、上記第２の方法
を併せて採用する必要があったが、上述したとおり、電
極取り出し方向の問題により実装上の問題があった。

【００１７】そこで本発明は、上述の従来の諸問題を解
消し、実装が容易でかつ大容量の低インダクタンス構造
を有する薄膜コンデンサ素子を提供することを目的とす
る。

【００１８】

【課題を解決するための手段】上記目的を達成するため
の薄膜コンデンサは、基板上に形成した下部電極層上
に、複数の開口が形成された誘電体層を形成し、該誘電
体層の開口に対応する開口を形成した複数の枠状の上部
電極層を、前記誘電体層の開口を取り囲むようにそれぞ
れ積層して複数のコンデンサ素子からなるコンデンサア
レイを構成するとともに、該コンデンサアレイの上面中
央部に絶縁体層を介して導体層を形成し、該導体層を前
記誘電体層の開口内に延設して下部電極層に接続し、さ
らに前記導体層上の中央部に内側導体を形成し、前記上
部電極層上に外側導体をそれぞれ形成してなることを特
徴とする。

【００１９】また、基板上に形成した下部電極層上に、
枠状の誘電体層と枠状の上部電極層とを順次積層した積
層体を複数配設して複数のコンデンサ素子からなるコン
デンサアレイを構成するとともに、該コンデンサアレイ
の上面中央部に絶縁体層を介して導体層を形成し、該導
体層を前記誘電体層の開口内に延設して下部電極層に接
続し、さらに前記導体層上の中央部に内側導体を形成
し、前記上部電極層上に外側導体をそれぞれ形成してな
ることを特徴とする。

【００２０】また、基板上に形成した下部電極層上に、
複数の枠状の誘電体層と複数の枠状の電極層とを交互に
多層に積層させて成る積層体を複数配設して成り、該各
積層体は、上下に位置する複数の枠状の電極層を交互に
一対の電極体に接続させ、一方の電極体を前記下部電極
層に接続させ、複数のコンデンサ素子からなるコンデン
サアレイを構成するとともに、前記コンデンサアレイの
上面中央部に絶縁体層を介して導体層を形成し、該導体
層を前記誘電体層の開口内に延設して下部電極層に接続
し、さらに前記導体層上の中央部に内側導体を形成し、
前記上部電極層上に外側導体をそれぞれ形成してなるこ
とを特徴とする。

【００２１】

【作用】上記構成により、複数に分割形成された個々の
コンデンサ素子の各電極面において、電流が中央部（ま
たは外周部）から外周部（または中央部）方向に流れる
ため、相互インダクタンスによって自己インダクタンス
を打ち消す効果が生じ、個々のコンデンサ素子のインダ
クタンスを大幅に減少させることができると同時に、個
々のコンデンサ素子が並列接続されているため、電流が
分流されて個々のコンデンサ素子に流れることにより、
コンデンサアレイとなっている薄膜コンデンサの全イン
ダクタンスを減少させることができる。

【００２２】なお、薄膜コンデンサの上面側を下部電極
側の端子部とすることにより、実装がきわめて容易とな
る。

【００２３】

【発明の実施の形態】以下、図面に基づき本発明の実施
の形態について詳細に説明する。図１及び図２に本発明
の薄膜コンデンサ（以下、薄膜コンデンサアレイともい
う（例：２×２タイプ））の対角線上の断面構造（図１
のＡ−Ａ線断面図）を示す。図１及び図２に示すよう
に、本発明の薄膜コンデンサアレイＣ１は、基板１上に
形成した下部電極層２上に、複数の開口３ａが形成され
た誘電体層３と、各開口３ａに対応する部位に誘電体層
３を覆う複数の枠状の上部電極層４とを形成して成る。
この例ではコンデンサ素子が合計４つ形成されている。

【００２４】ここで、複数のコンデンサ素子の下部電極
側を薄膜コンデンサアレイＣ１の上面中央部に端子部と
して形成するために、コンデンサアレイＣ１の中央部に
絶縁体層５を形成した後、下部電極層２上で且つ誘電体
層３及び上部電極層４の開口部位（挿入孔ともいう）６
に導体層７を形成し、この導体層７上に第１端子部材で
ある内側導体８を、上部電極層４上に第２端子部材であ
る外側導体９をそれぞれ形成している。

【００２５】各電極層及び誘電体層の平面形状は、図５
に示すように、方形状をなすものであり、誘電体層３及
び上部電極層４は方形状の開口部３ａ，４ａを有してい
るが、形状はこれに限定されるものではなく、上部電極
層４が下部電極層２と絶縁を確保できるように、誘電体
層３の開口部３ａの周囲を取り囲む形状を有していれば
どのような形状であってもよい。また絶縁体層５は導体
層７及び内側導体８と、上部電極層４及び外側導体９と
の絶縁を確保できれば、形状はこれに限定されない。導
体層７は誘電体層３及び上部電極層４の開口部３ａ、４
ａを通じて、下部電極層２と電気的に接続できればよ
く、その形状は特に限定されない。また、上記例におい
ては、下部電極層上に、複数の開口が形成された誘電体
層と各開口に対応する部位に該誘電体層を覆う複数の枠
状の上部電極層とを形成したものを示したが、下部電極
層上に、枠状の誘電体層と枠状の上部電極層とを順次積
層した積層体を複数設けた構成によっても同様な作用効
果を奏することができる。

【００２６】また、図３及び図４に本発明の積層型の薄
膜コンデンサ（薄膜コンデンサアレイともいう（例：２
×２タイプ））の対角線上の断面構造（図３のＢ−Ｂ線
断面図）を示す。図３及び図４に示すように、積層型の
薄膜コンデンサアレイＣ２は、基板１上に形成した下部
電極層２に複数の挿入孔１５が形成された誘電体層１２
と複数の枠状の電極層（１１ａ，１３ａ）とを交互に多
層に積層させ、かつ上下に位置する複数の枠状の電極層
を一つおきに一対の電極体１１，１３とするべく共通に
接続させるとともに、一方の電極体１１を下部電極層２
に接続させ、他方の電極体１３を第２端子部材である外
側導体１９に接続させるとともに、複数の積層型薄膜コ
ンデンサ素子の下部電極層２及び電極体１１どうしを電
気的に接続するため、薄膜コンデンサアレイＣ２の中央
部に絶縁体層１６を形成した後、下部電極層２上で且つ
誘電体層１２及び電極層１１の開口部位（挿入孔ともい
う）１５に導体層１７を形成し、導体層１７上に第１端
子部材である内側導体１８を、上部電極層１３ａ上に第
２端子部材である外側導体１９をそれぞれ形成してい
る。

【００２７】すなわち、基板１上に、電極層（１１ａ，
１３ａ）と誘電体層１２とが交互に積層された領域を有
し、かつ挿入孔１５が開口した薄膜コンデンサ素子１０
を複数個（この例では４つ）形成し、個々の薄膜コンデ
ンサ素子１０の下部電極２どうしを絶縁体層１６を介し
て、導体層１７によって並列に接続されてなるものであ
って、薄膜コンデンサアレイ本体Ｃ２は、基板１上に形
成した下部電極層２と、個々の薄膜コンデンサ素子１０
の中央部１５から内側に延出した複数の電極層（１１
ａ）が相互に接続された内側電極体１１と、個々の薄膜
コンデンサ素子１０の中央部１５から外側に延出した複
数の電極層（１３ａ）が相互に接続された外側電極体１
３と、誘電体層１２を介して噛み合うとともに、個々の
薄膜コンデンサ素子１０どうしを並列接続するべく、内
側電極体１１と下部電極層２が絶縁体層１６を介し、最
上部電極層１７によって電気的に接続され、さらに最上
部電極層１７上に形成された外側導体１８と外側電極体
１３ａ上に形成された外側導体１９とでもって電気的に
接続して構成されている。

【００２８】具体的には、例えば内側電極体１１は基板
１側から数えて奇数番目の電極層１１ａと、外側電極体
１３は基板１側から数えて偶数番目の電極層１３ａとに
より構成されている。そして、奇数電極層１１ａどうし
は挿通孔１５の内壁部に形成された電極層１１ｂによっ
て相互に接続されており、さらにこの内側電極体１１は
下部電極層２と電気的に接続されている。また、外側電
極体１３は偶数電極層１３ａどうしが個々の薄膜コンデ
ンサ素子１０の外周部で電極層１３ｂによって相互に接
続されて構成されている。この外側電極体１３は下部電
極層２とは非接触の状態で形成されている。さらに、個
々の薄膜コンデンサ素子１０どうしは下部電極層２と内
側電極１１において、絶縁体層１６を介し、最上部電極
層１７によって、並列接続され、本発明の積層型の薄膜
コンデンサアレイＣ２を構成している。

【００２９】ここで、本発明で用いられる基板１として
は、アルミナ、サファイア、ＭｇＯ単結晶、ＳｒＴｉＯ
₃単結晶、チタン被覆シリコン、または銅（Ｃｕ）、ニ
ッケル（Ｎｉ）、チタン（Ｔｉ）、スズ（Ｓｎ）、ステ
ンレススチール（ＳＵＳ３１６等）などの薄膜もしくは
薄板が望ましい。特に、薄膜との反応性が小さく、安価
で硬度が大きく、かつ金属薄膜の結晶性という点からア
ルミナ、サファイアが望ましく、高周波領域における低
抵抗化の点で銅（Ｃｕ）薄板または銅（Ｃｕ）薄膜が望
ましい。

【００３０】また、本発明の電極層は、白金（Ｐｔ）、
金（Ａｕ）、パラジウム（Ｐｄ）薄膜、低抵抗のＣｕ薄
膜等が好適に使用可能であるが、誘電体層を５００℃以
上の高温で形成する場合、これら金属膜の内でも、白金
（Ｐｔ）と金（Ａｕ）等の貴金属薄膜、あるいはＣｕ表
面にそれら貴金属をコートしたＣｕ薄膜が最適である。
なぜなら、Ｐｔ、Ａｕ等の貴金属は誘電体層との反応性
が小さく、また酸化されにくいので、誘電体層１２との
界面に低誘電率層が形成されにくいからである。

【００３１】さらに、誘電体層は、高周波領域において
高い誘電率を有するものであれば良いが、その膜厚は１
μm 以下が望ましい。また、誘電体層は、例えば、金属
元素としてＰｂ、Ｍｇ、Ｎｂを含むペロブスカイト型複
合酸化物結晶からなる誘電体薄膜であって、測定周波数
３００ＭHz（室温）での比誘電率が１０００以上の誘電
体薄膜が望ましい。なお、本発明においてはＰｂ、Ｍ
ｇ、Ｎｂを含むペロブスカイト型酸化物結晶からなる誘
電体薄膜以外のＰＺＴ、ＰＬＺＴ、ＢａＴｉＯ₃、Ｓｒ
ＴｉＯ₃、Ｔａ₂Ｏ₅や、これらに他の金属を添加した
り、置換した化合物であってもよく、特に限定されるも
のではない。このような誘電体層は、ＰＶＤ法、ＣＶＤ
法、ゾルゲル法の公知の方法により作製される。

【００３２】さらに、絶縁体層は、ＳｉＯ₂、Ｓｉ₃Ｎ
₄等の一般に電極間の絶縁が確保できるものであれば、
どのような材料でもよく、上記に記載された高誘電率材
料でもよい。膜厚は絶縁が確保できればよく、特に限定
はされない。成膜法もＰＶＤ、ＣＶＤ、ゾルゲル法の公
知の方法により作製される。

【００３３】以上のように構成された薄膜コンデンサア
レイＣ１においては、個々の薄膜コンデンサにおいて、
上部電極層４並びに誘電体層３に挿通孔６を設けた構造
にすることにより、また、積層型薄膜コンデンサアレイ
Ｃ２においては、個々の積層型薄膜コンデンサにおい
て、例えば奇数番目の電極層が電極層の中央部において
別の奇数番目の電極層と接点を持ち、偶数番目の電極層
が電極層の外周部において別の偶数番目の電極層と接点
を持つ構造にすることにより、各電極面において、電流
が中央部（または外周部）から外周部（または中央部）
方向に流れる為、相互インダクタンスによって自己イン
ダクタンスを打ち消す効果が生じ、全インダクタンスを
大幅に減少させることができ、さらに、個々の薄膜コン
デンサ及び積層型薄膜コンデンサを並列に接続すること
により、個々のコンデンサ素子に流れる電流が減少し、
コンデンサアレイとしての全インダクタンスがさらに減
少することができる。

【００３４】さらに、本構造の上部電極並びに挿通孔上
に形成した最上部電極に端子電極部を設けることによ
り、実装が容易となる。

【００３５】なお、上記例においては、内側電極体は奇
数番目の電極層どうしを接続し、外側電極体は偶数番目
の電極層どうしを接続した場合について説明したが、内
側電極体として偶数番目の電極層どうしを、外側電極体
として奇数番目の電極層どうしを接続するような構成と
してもよい。また、上記例においては内側電極体を下部
電極と接続する例について説明したが、外側電極体を下
部電極と接続し、内側電極体と下部電極とは非接触とな
るように構成してもよく、本発明の要旨を逸脱しない範
囲内で適宜変更し実施が可能である。

【００３６】

【実施例】次に、より具体的な実施例について詳細に説
明する。

【００３７】実施例１図１及び図２に示す薄膜コンデンサアレイに係わる実施
例について説明する。各電極層の形成は高周波マグネト
ロンスパッタ法を用いた。まず、スパッタ用ガスとして
プロセスチャンバー内にArガスを導入し、真空排気によ
り圧力は６．７Paに維持した。スパッタ時には成膜する
材料種のターゲット位置に基板ホルダーを移動させ、基
板−ターゲット間距離は６０mmに固定した。

【００３８】次に、基板ホルダーとターゲット間には外
部の高周波電源により１３．５６ＭHzの高周波電圧を印
加し、ターゲット背面に設置された永久磁石により形成
されたマグネトロン磁界により、ターゲット近傍に高密
度のプラズマを生成させてターゲット表面のスパッタを
行った。

【００３９】本実施例では、基板に最近接のターゲット
にのみ印加してプラズマを生成した。基板ホルダーはヒ
ータによる加熱機構を有しており、スパッタ成膜中の基
板温度は一定となるよう制御した。また、基板ホルダー
に設置された基板のターゲット側には厚さ０．１ｍｍの
金属マスクが設置されており、成膜パターンに応じて必
要なマスクが基板成膜面にセットできる構造とした。
誘電体層は全てゾルゲル法にて作製した。また、酢酸Ｍ
ｇとＮｂエトキシドを１：２のモル比で秤量し、１，３
−プロパンジオール中で還流操作（約１２４℃で６時
間）を行い、ＭｇＮｂ複合アルコキシド溶液（Ｍｇ＝
５．０ｍmol 、Ｎｂ１０．０ｍmol ／1、3 −プロパンジ
オール１５０ｍmol ）を合成した。次にこのＭｇＮｂ複
合アルコキシド溶液に酢酸鉛（三水和物）１５ｍmol を
添加し、６０℃で溶解させ、Ｐｂ（Ｍｇ1/3 Ｎｂ2/3 ）
Ｏ3 （ＰＭＮ）前駆体溶液を合成した。

【００４０】そして、図６（ａ）に示すマスクパターン
により１ｍｍ□のＰｔ電極を上記スパッタ蒸着された厚
さ０．１５ｍｍのサファイア単結晶の基板上に、前記塗
布溶液をスピンコ−タ−で塗布し、乾燥させた後、約４
００℃で熱処理を１分間行い、ゲル膜を作製した。

【００４１】塗布溶液の塗布−熱処理の操作を繰り返し
た後、約８３０℃で５分間（大気中）の焼成を行い、膜
厚０．７μｍのＰＭＮ薄膜を得た。得られた薄膜のＸ線
回折結果より、ペロブスカイト生成率を計算するとそれ
ぞれ約９５％であった。

【００４２】この焼成されたＰＭＮ薄膜上にフォトリソ
グラフィーを用いて、図６（ｂ）に示すマスクパターン
を用いてパターニング処理を行った。

【００４３】このパターニングされたＰＭＮ膜表面に、
図６（ａ）のマスクパターンによる１ｍｍ□のＰｔ電極
をスパッタ蒸着した後、このＰｔ上部電極をフォトリソ
グラフィーを用いて、図６（ｃ）に示すマクスパターン
によるパターニング処理を行った．次に図６（ｄ）のマ
スクパターンを用いて、ＳｉＯ₂の絶縁体層を形成した
後、図６（ｅ）のマスクパターンを用いて、最上部電極
層を形成した。この薄膜コンデンサアレイの最上部電極
上に０．２ｍｍφの半田バンプを形成した。また、上部
電極にも同様に０．２ｍｍφの半田パンプを形成し、図
１及び図２に示したような薄膜コンデンサアレイを得
た。なお、誘電体層を挟んだ個々の電極層の面積は０．
１９ｍｍ²であり、２×２アレイでの全電極面積は０．
７４ｍｍ²であった。

【００４４】作製した薄膜コンデンサの１ＭHzから１．
８ＧHzでのインピーダンス特性をインピーダンスアナラ
イザー（ヒューレットパッカード社製ＨＰ４２９１Ａ）
を用いて測定した結果、容量２７ｎＦ、インダクタンス
５０ｐＨ（半田バンプ込み）の値を得た。

【００４５】実施例２次に、図３及び図４に示す薄膜コンデンサアレイに係わ
る実施例について説明する。実施例１と同様に電極層の
形成は高周波マグネトロンスパッタ法、誘電体層はゾル
ゲル法、パターニングはフォトリソグラフィーを用い
た。

【００４６】図７（ａ）に示したマスクパターンにより
１ｍｍ□のＰｔ電極を上記スパッタ蒸着された、厚さ
０．１５ｍｍのサファイア単結晶基板上に、前記塗布溶
液をスピンコ−タ−で塗布し、乾燥させた後、４００℃
で熱処理を１分間行い、ゲル膜を作製した。塗布溶液の
塗布−熱処理の操作を繰り返した後、８３０℃で５分間
（大気中）の焼成を行い、膜厚０．７μｍのＰＭＮ薄膜
を得た。得られた薄膜のＸ線回折結果より、ペロブスカ
イト生成率を計算するとそれぞれ約９５％であった。

【００４７】この焼成されたＰＭＮ薄膜上にフォトリソ
グラフィーを用いて、図７（ｂ）に示すマスクパターン
によるＰＭＮ膜のパターニング処理を行った。

【００４８】このパターニングされたＰＭＮ膜表面にＰ
ｔ電極をスパッタ蒸着した後、このＰｔ上部電極をフォ
トリソグラフィーを用いて、図７（ｃ）のマスクパター
ンによるパターニング処理を行った。

【００４９】次に、再度、誘電体層を形成した後、図７
（ｄ）のマスクパターンによるパターニング処理を行っ
た。このパターニングされたＰＭＮ膜表面に、Ｐｔ電極
をスパッタ蒸着した後、図７（ｅ）のマスクパターンに
よるＰｔ電極のパターニング処理を行った。

【００５０】次に、再度、誘電体層を形成し、図７
（ｄ）のパターニング処理を行った。このパターニング
されたＰＭＮ膜表面にＰｔ電極をスパッタ蒸着した後、
図７（ｃ）のマスクパターンによるＰｔ電極のパターニ
ング処理を行った。

【００５１】これら誘電体層形成、及び電極形成、並び
にそれぞれ図７（ｄ），図７（ｅ）及び図７（ｃ）のパ
ターニングをくり返し、５層積層された薄膜コンデンサ
を作製した。次に、図７（ｆ）のマスクパターンを用い
て、ＳｉＯ₂の絶縁体層を形成し、最後に図７（ｇ）の
マスクパターンを用いて、Ｐｔの最上部電極層を形成し
た。この薄膜コンデンサの最上部電極上にに０．２ｍｍ
φの半田バンプを形成した。また、上部電極にも同様に
０．２ｍｍφの半田パンプを形成し、図２に示したよう
な５層積層された積層型の薄膜コンデンサアレイを得
た。なお、個々の積層型薄膜コンデンサの誘電体層を挟
んだ各層の電極層の面積は０．１６ｍｍ2であり、個々
の積層薄膜コンデンサ当り約２８ｎＦの容量であった。
積層型薄膜コンデンサアレイとして約１１２ｎＦの容量
を得た。

【００５２】作製した薄膜コンデンサの１ＭHzから１．
８ＧHzでのインピーダンス特性をインピーダンスアナラ
イザー（ヒューレットパッカード社製ＨＰ４２９１Ａ）
を用いて測定した結果、容量１１２ｎＦ、インダクタン
ス３０ｐＨ（半田バンプ込み）の値を得た。

【００５３】

【発明の効果】以上の詳述したように、本発明によれ
ば、個々のコンデンサ素子の電極層において電流が中央
部（または外周部）から外周部（または中央部）方向に
流れる為、相互インダクタンスによって自己インダクタ
ンスを打ち消す効果が生じ、全インダクタンスを大幅に
減少させることができ、さらに個々の薄膜コンデンサを
並列接続することによって、個々のコンデンサ素子に流
れる電流が減少し、コンデンサアレイの全インダクタン
スをさらに減少させることができる．さらに、本構造の
内側導電体及び外側導電体を端子電極とすることによ
り、実装がきわめて容易な薄膜コンデンサアレイを提供
することができる。

【図面の簡単な説明】

【図１】本発明の薄膜コンデンサアレイ（２×２タイ
プ）の構成を説明する平面図である。

【図２】図１のＡ−Ａ線断面図である。

【図３】本発明の積層型の薄膜コンデンサアレイ（２×
２タイプ）の構成を説明する平面図である。

【図４】図２のＢ−Ｂ線断面図である。

【図５】本発明の薄膜コンデンサアレイ（２×２タイ
プ）の層構成を模式的に説明する分解斜視図である。

【図６】（ａ）〜（ｅ）はそれぞれ本発明の薄膜コンデ
ンサアレイを製造する時に用いる電極層及び誘電体層の
マスクパターンである。

【図７】（ａ）〜（ｇ）はそれぞれ本発明の積層型薄膜
コンデンサアレイを製造する時に用いる電極層及び誘電
体層のマスクパターンである。

【符号の説明】

１・・・基板２・・・下部電極層３・・・誘電体層４・・・上部電極層５・・・絶縁体層６・・・挿入孔７・・・最上部電極層８、９、１８、１９・・・外側導体１０・・・薄膜コンデンサ１２・・・誘電体層１１・・・内側電極体１３・・・外側電極体１５・・・挿入孔１６・・・絶縁体層Ｃ１・・・薄膜コンデンサアレイＣ２・・・積層型薄膜コンデンサアレイ

Claims

(57)【特許請求の範囲】

【請求項１】基板上に形成した下部電極層上に、複数の
開口が形成された誘電体層を形成し、該誘電体層の開口
に対応する開口を形成した複数の枠状の上部電極層を、
前記誘電体層の開口を取り囲むようにそれぞれ積層して
複数のコンデンサ素子からなるコンデンサアレイを構成
するとともに、該コンデンサアレイの上面中央部に絶縁
体層を介して導体層を形成し、該導体層を前記誘電体層
の開口内に延設して下部電極層に接続し、さらに前記導
体層上の中央部に内側導体を形成し、前記上部電極層上
に外側導体をそれぞれ形成してなることを特徴とする薄
膜コンデンサ。
【請求項２】基板上に形成した下部電極層上に、枠状の
誘電体層と枠状の上部電極層とを順次積層した積層体を
複数配設して複数のコンデンサ素子からなるコンデンサ
アレイを構成するとともに、該コンデンサアレイの上面
中央部に絶縁体層を介して導体層を形成し、該導体層を
前記誘電体層の開口内に延設して下部電極層に接続し、
さらに前記導体層上の中央部に内側導体を形成し、前記
上部電極層上に外側導体をそれぞれ形成してなることを
特徴とする薄膜コンデンサ。
【請求項３】基板上に形成した下部電極層上に、複数の
枠状の誘電体層と複数の枠状の電極層とを交互に多層に
積層させて成る積層体を複数配設して成り、該各積層体
は、上下に位置する複数の枠状の電極層を交互に一対の
電極体に接続させ、一方の電極体を前記下部電極層に接
続させ、複数のコンデンサ素子からなるコンデンサアレ
イを構成するとともに、前記コンデンサアレイの上面中
央部に絶縁体層を介して導体層を形成し、該導体層を前
記誘電体層の開口内に延設して下部電極層に接続し、さ
らに前記導体層上の中央部に内側導体を形成し、前記上
部電極層上に外側導体をそれぞれ形成してなることを特
徴とする薄膜コンデンサ。