JP3692258B2 - コンデンサ - Google Patents
コンデンサ Download PDFInfo
- Publication number
- JP3692258B2 JP3692258B2 JP15097599A JP15097599A JP3692258B2 JP 3692258 B2 JP3692258 B2 JP 3692258B2 JP 15097599 A JP15097599 A JP 15097599A JP 15097599 A JP15097599 A JP 15097599A JP 3692258 B2 JP3692258 B2 JP 3692258B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- capacitance
- capacity
- electrode layer
- electrode layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
Description
【発明の属する技術分野】
本発明はコンデンサに関し、例えば、高速動作する電気回路に配設され、高周波ノイズのバイパス用として、もしくは電源電圧の変動防止用に供される大容量、低インダクタンスのコンデンサに関するものである。
【0002】
【従来技術】
近年、電子機器の小型化、高機能化に伴い電子機器内に設置される電子部品にも小型化、薄型化、高周波対応などの要求が強くなってきている。
【0003】
特に大量の情報を高速に処理する必要のあるコンピュータの高速デジタル回路では、パーソナルコンピュータレベルにおいても、CPUチップ内のクロック周波数は400MHz〜1GHz、チップ間バスのクロック周波数も75MHz〜100MHzという具合に高速化が顕著である。また、LSIの集積度が高まりチップ内の素子数の増大につれ、消費電力を抑えるために電源電圧は低下の傾向にある。これらIC回路の高速化、高密度化、低電圧化に伴いコンデンサ等の受動部品も小型大容量化と併せて、高周波もしくは高速パルスに対して優れた特性を示すことが必須になってきている。
【0004】
コンデンサを小型高容量にするためには、一対の電極に挟持された誘電体を薄くし、薄層化することが最も有効である。薄層化は上述した電圧の低下の傾向にも適合している。
【0005】
一方、IC回路の高速動作に伴う諸問題は各素子の小型化よりも一層深刻な問題である。このうち、コンデンサの役割である高周波ノイズの除去機能において、特に重要となるのは、論理回路の同時切り替えが同時に発生したときに生ずる電源電圧の瞬間的な低下をコンデンサに蓄積されたエネルギーを瞬時に供給することにより低減する機能であり、いわゆるデカップリングコンデンサと称されるものである。
【0006】
このデカップリングコンデンサに要求される性能は、クロック周波数よりも速い負荷部の電流変動に対して、いかにすばやく電流を供給できるかにある。従って、100MHz〜1GHzにおける周波数領域に対してコンデンサとして確実に機能しなければならない。
【0007】
しかし、実際のコンデンサ素子は静電容量成分の他に抵抗成分、インダクタンス成分を持つ。容量成分のインピーダンスは周波数増加とともに減少し、インダクタンス成分は周波数の増加とともに増大する。
【0008】
このため、動作周波数が高くなるにつれ、素子の持つインダクタンスが供給すべき過渡電流を制限してしまい、ロジック回路側の電源電圧の瞬時低下、または新たな電圧ノイズを発生させてしまう。結果として、ロジック回路上のエラーを引き起こしてしまう。特に最近のLSIは総素子数の増大による消費電力増大を抑えるために電源電圧は低下しており、電源電圧の許容変動幅も小さくなっている。従って、高速動作時の電圧変動幅を最小に抑えるため、デカップリングコンデンサ素子自身の持つインピーダンスを高周波の領域においても減少させ、貯えられた電荷を瞬時に必要な電流として供給できる性能を有することが非常に重要である。
【0009】
インピーダンス低減の目安は、A. J. Rainal, " Computing Inductive Noise of CMOS Drivers", IEEE Trans. Comp., Packag., Manufact. Technol.-Part B, Vol. 19, pp. 789-802(1996) に記載されているように、1ドライバ当りの電流変化は40mA/nsである。電源電圧が1.8V、電圧変動の許容範囲が10%の0.18V、オフチップドライバの数が64個とすると、インダクタンスの上限は0.14nHとなり、1GHzでのインピーダンスを約0.4Ω以下としなければならない。
【0010】
必要な周波数領域でコンデンサのインピーダンスを最小にするためには、コンデンサ自身の静電容量成分を大きくし、抵抗成分並びにインダクタンス成分を小さくするか、等価直列インダクタンスESLと静電容量Cとで決定される共振周波数f0 =1/2π(ESL・C)1/2 を必要周波数に合わせるように静電容量を下げればよい。
【0011】
前者の手法は、まず静電容量に関しては、上述したように電極に狭持された誘電体層の厚みを薄くすることがもっとも有効である。抵抗成分は誘電体の誘電損失および電極部の抵抗により決定され、電極部の抵抗については数GHz以上の顕著になる表皮効果を別にすれば、ほぼ一定値と考えればよい。
【0012】
インダクタンスを減少させる方法としては以下に示す3つの方法がある。第1の方法は電流経路の長さを最小にする方法、第2は電流経路をループ構造としループ断面積を最小にする方法、第3は電流経路をn個に分配して実効的なインダクタンスを1/nにする方法である。
【0013】
このようにコンデンサ素子のインダクタンス低減により、素子のインピーダンスを低減させる試みはなされているが、インピーダンスが0.4Ω以下で使用できる領域はコンデンサの静電容量とインダクタンスで決定される共振周波数付近のみである。これ以上の周波数領域で容量を下げて使用した場合、上記共振周波数付近の領域でしか機能しないコンデンサになってしまう。
【0014】
共振周波数付近でしかインピーダンスが低下しない点を克服し、広い周波数領域において低インピーダンスで機能するコンデンサを実現する方法としては、容量の異なるコンデンサを並列接続する手段が考えられている。例えば、特開平6−77083号公報で開示されているように、比誘電率の異なる複数の誘電体材料を並列に配列し、大容量でかつ高周波特性に優れるコンデンサを得る試みもある。
【0015】
積層セラミックコンデンサにおいては、特開平8−162368号公報に記載されているように、1つのチップコンデンサ内で電極面積および誘電体層厚みを変えることにより、容量の異なる2つのコンデンサを並列接続し、単一の部品で広い周波数領域でノイズ吸収機能を発現させる試みがなされている。容量の異なる2つのコンデンサ素子の共振点で低インピーダンスにすることができる。
【0016】
また、特開平9−246098号公報には、各容量が異なるように各層の電極を形成し、各段をインダクタ素子を介して並列接続することによっても同様に広い周波数領域でノイズ吸収機能を発現させる試みがなされている。
【0017】
【発明が解決しようとする課題】
しかしながら、特開平6−77083号公報の薄膜コンデンサでは、コンデンサ素子の外部端子電極が1対であり、内部構造のコンデンサを平面内で分割しても、等価回路は単一のコンデンサ素子と何ら変わらないため、材料の誘電特性の並列効果のみで、等価回路上の効果は現れていないと考えられる。
【0018】
また、特開平8−162368号公報の並列コンデンサでも、上記と同様に、外部端子電極が一対であったため、等価回路は単一のコンデンサ素子と何ら変わらない。さらに、この構造では、外部端子電極が一対であったため、2つのコンデンサ素子自身には同時に同一方向の電流が流れてしまうため、2つのコンデンサ間の相互インダクタンスが大きくなり、並列接続の効果を期待することはできない。
【0019】
さらに、特開平9−246098号公報では、素子全体のインダクタンスが増大してしまい低インピーダンス化に逆行する。さらに重要な問題として、各共振点間には並列共振によるインピーダンスの極大点が存在してしまう点が上げられる。この並列共振を抑えないと100MHz以上の広い周波数領域でインピーダンスを下げることはできない。
【0020】
本発明は、より高周波領域で、かつ幅広い周波数領域でデカップリングコンデンサとして機能し得る大容量、低インダクタンスのコンデンサを提供することを目的とする。
【0021】
【課題を解決するための手段】
本発明のコンデンサは、誘電体層の上下面に、2つの最外部の容量発生部と中央部の容量発生部とを形成する電極層を一列に所定間隔を置いてそれぞれ形成し、上下の電極層とその間の誘電体層とにより、2つの最外部の容量発生部と中央部の容量発生部とを一列に形成するとともに、前記2つの最外部の容量発生部の容量を等しくし、かつ、前記中央部の容量発生部の容量よりも小さくし、前記誘電体層の同一面の隣設する電極層同士を導体により接続し、かつ、前記誘電体層の同一面における最外部の電極層に引出電極層をそれぞれ設け、該引出電極層に外部接続端子をそれぞれ設けたものである。
【0022】
ここで、引出電極層は、容量発生部を構成する上下の電極層からそれぞれ同一方向に延設されていることが望ましい。また、容量発生部が大容量発生部と小容量発生部とからなり、前記大容量発生部の容量が前記小容量発生部の容量の10倍以下であることが望ましい。
【0023】
【作用】
本発明のコンデンサでは、異なる面積を有する複数の電極層は導体により接続されており、最外部の電極層に設けられた引出電極層から電流が流れるため、例えば、電流変動がLSIに生じた場合、先ず、LSIに小容量発生部から引出電極層、外部接続端子を介して電流が流れ込み、小容量発生部からの電流の流れ込み終了後に、大容量発生部から引出電極層、外部接続端子を介して電流が流れ込むことになる。このため、あたかも2つのコンデンサが独立して作用することになり、等価回路上、並列接続の効果が現れる。
【0024】
また、最外部の電極層から延設された引出電極に外部接続端子をそれぞれ設けているので、外部接続端子を2対以上有することになり、例えば、電流変動が生じたLSIに電流が流れ込む際に、電流を2方向に確実に分流させることができる。
【0025】
そして、並列接続と分流の効果を発揮することによって、幅広い周波数領域で低インピ−ダンス特性を示すことが可能となる。
【0026】
また、引出電極層を、容量発生部を構成する上下の電極層からそれぞれ同一方向に延設することにより、容量発生部を構成する上下の電極層に接続した引出電極層の端部を隣設することができ、異なる極性の外部接続端子間の距離を限りなく最小にすることができ、低インピ−ダンスを実現させることが可能となる。
【0027】
さらに、最外部の容量発生部の容量を、中央部の容量発生部の容量よりも小さくすることにより、コンデンサが構造上対称性を有するため、LSI等に接続する向きを考慮することがない。また、LSI等に接続する側の容量発生部の容量が小さいため、より高周波化を促進できる。
【0028】
さらにまた、容量発生部が大容量発生部と小容量発生部とからなり、大容量発生部の容量を小容量発生部の容量の10倍以下とすることにより、低インピ−ダンス特性を示す周波数領域を最大とすることができるとともに、この領域におけるインピ−ダンスを平坦とすることができ、より使用周波数領域を拡大することができる。
【0029】
【発明の実施の形態】
図1は本発明の積層型コンデンサの外観斜視図、図2は図1のx−x線に沿う断面図、図3は電極パターンを示す平面図である。本発明のコンデンサは、図1に示すように、コンデンサ本体1の対向する両側面には外部端子電極2a、2b、3a、3bが形成されている。
【0030】
コンデンサ本体1は、図2に示すように、誘電体層4の上面に2個の電極層5a、7aが所定間隔を置いて形成され、下面には2個の電極層5b、7bが所定間隔を置いて形成されている。電極層5aと電極層5b、電極層7aと電極層7bは同一面積とされており、電極層5a、5bと、電極層7a、7bは異なる面積とされている。これにより、上下の電極層5a、5bと、その間の誘電体層4とにより、また、電極層7a、7bとその間の誘電体層4とにより、異なる容量を有する2つの容量発生部A、Bが形成されている。
【0031】
誘電体層4の上下面には、誘電体層4と同一材料からなる保護層8が形成され、これによりコンデンサ本体1が形成されている。
【0032】
電極層5aと電極層7aは、図3(a)に示すように、導体9により連結されており、電極層5bと電極層7bは、図3(b)に示すように、導体10により連結されている。電極層5a、5bと、電極層7a、7bには、引出電極層11、12がそれぞれ設けられ、引出電極層11には外部接続端子2b、3bが、引出電極層12には外部接続端子2a、3aがそれぞれ設けられている。
【0033】
引出電極層11、12は、容量発生部A、Bを構成する上下の電極層5a、5bから、または電極層7a、7bからそれぞれ同一方向に延設されている。つまり、電極層5aから延設された引出電極層11と、電極層5bから延設された引出電極層12は、コンデンサ本体1の同一側面に露出しており、電極層7aから延設された引出電極層11と、電極層7bから延設された引出電極層12は、コンデンサ本体1の同一側面に露出している。
【0034】
また、容量発生部Bの容量は、容量発生部Aの容量よりも小さく形成され、容量発生部Aは、容量発生部Bの容量の10倍以下とされている。容量発生部Aは、容量発生部Bの容量の1.5〜4倍、さらには1.5〜2.5倍とされることが望ましい。
【0035】
外部接続端子2a、3aはグランドに接続され、外部接続端子2b、3bは電源に接続される。尚、LSIは、外部接続端子3bに接続されることになる。
【0036】
以上のように構成されたコンデンサでは、例えば、LSIに瞬間的な電圧低下が生じた時、容量発生部Bから外部接続端子3bを介して電流が流れ、容量素子Bからの容量の流れ込みが終了した後に、容量発生部Aから外部接続端子3bを介して電流が流れ、容量発生部Aから容量が流れ込む。従って、あたかも2つのコンデンサが独立して作用することになり、等価回路上、並列接続の効果が現れる。また、電極層5a、7a、電極層5b、7bは外部接続端子2b、3b、外部接続端子2a、3aを有するため、電流を2方向に確実に分流させることができる。上記の並列接続と分流の効果を発揮することによって、幅広い周波数領域で低インピ−ダンス特性を示すことができる。
【0037】
また、電極層5aから延設された引出電極層11と、電極層5bから延設された引出電極層12は、コンデンサ本体1の同一側面に露出し、外部接続端子2a、2bに接続されており、電極層7aから延設された引出電極層11と、電極層7bから延設された引出電極層12は、コンデンサ本体1の同一側面に露出し、外部接続端子3a、3bに接続されているため、コンデンサ本体1の同一側面において引出電極層11と引出電極層12を近づけることができ、外部接続端子2a、2b、外部接続端子3a、3bを近づけて形成でき、より低インピ−ダンスを実現させることができる。
【0038】
さらに、LSIを容量発生部Bの電極層7aに接続される外部接続端子3bに接続したので、ICに接続する側の容量発生部Bの容量が小さいため、より高周波化を促進できる。
【0039】
尚、上記例では、誘電体層4の上下面に、2個の電極層5a、7a、5b、7bをそれぞれ形成した例について説明したが、誘電体層の上下面に、3個以上の電極層を形成しても良い。この場合には、両脇(最外部)の容量発生部の容量を、中央の容量発生部の容量よりも小さくすることにより、コンデンサが対称性を有するため、LSI等に接続するための向きを考慮することがない。また、LSI等に接続する側の容量発生部の容量が小さいため、より高周波化を促進できる。図4に、誘電体層14の上下面に3個以上の電極層15a、17a、19a、電極層15b、17b、19bを形成したコンデンサの電極パターンを示す。
【0040】
また、図5に示すように、電極層5a、7aに引出電極層21、電極層5b、7bに引出電極層22を形成しても良い。
【0041】
さらに、上記例では、一層の誘電体層の上下面に電極層を形成した例について説明したが、本発明のコンデンサは、複数の誘電体層の上下面に電極層を形成しても良い。
【0042】
図6および図7は、本発明の薄膜コンデンサを示すもので、絶縁基板31の上面には2個の電極層35a、37aが所定間隔を置いて形成され、これらの電極層35a、37aの上面には誘電体層38が形成され、この誘電体層38の上面には2個の電極層35b、37bが所定間隔を置いて形成されている。
【0043】
電極層35aと電極層37aは、導体39により連結されており、電極層35bと電極層37bは導体40により連結され、電極層35a、35bと、電極層37a、37bには、引出電極層41、42がそれぞれ設けられている。
電極層37a、37bの上面には保護層39が被覆され、引出電極層41、42の位置する保護層39は開口しており、それぞれ電極層35a、37aに接続する引出電極層41、電極層35b、37bに接続する引出電極層42が露出しており、電極層35aの引出電極層41の露出部分には外部接続端子52aが、電極層35bの引出電極層42の露出部分には外部接続端子52bが設けられている。尚、電極層37aの引出電極層41の露出部分、および電極層37bの引出電極層42の露出部分にも、図示しないが外部接続端子が形成されている。
【0044】
以上のように構成された薄膜コンデンサでも、上記と同様の効果を得ることができる。
【0045】
尚、本発明のコンデンサに用いられる電極層材料は、白金(Pt)、金(Au)、銀(Ag)、パラジウム(Pd)、低抵抗の銅(Cu)、ニッケル(Ni)等が好適に使用可能であり、誘電体層との反応性が小さい材料であれば特に限定されず、スクリーン印刷、スパッタ等の手法で形成可能であればよい。
【0046】
また、外部接続端子は半田ボール若しくは半田ペースト等により形成される半田バンプや、Ag、Pd、Cu、Niを主成分とするペーストのスクリーン印刷や、キャリアプレートと呼ばれるプレートに整列させてのディッピング方式、Ni−半田メッキ、Ni−Snメッキ等の公知の技術で形成できればよい。
【0047】
さらに、誘電体材料は、高周波領域において高い誘電率を有するものであれば良いが、Pb、Mg、Nbを含むペロブスカイト型酸化物結晶からなる誘電体やそれ以外のPZT、PLZT、BaTiO3 、SrTiO3 、Ta2 O5 やこれらに他の金属を添加したり、置換した化合物であってもよく、特に限定されるものではない。
【0048】
また、薄膜タイプの場合、膜厚は高い容量と絶縁性を確保するため、0.3μm〜1.0μm、特に0.4μm〜0.8μmが望ましい。積層チップコンデンサタイプの場合、膜厚は数μmから数十μmで形成されていれば特に限定されない。また、薄膜タイプの場合、用いる絶縁体基板はアルミナ、サファイヤ、窒化アルミ、MgO単結晶、SrTiO3 単結晶、表面酸化シリコン、ガラス、石英等から選択されるもので特に限定されない。
【0049】
【実施例】
(実施例1)
まず、チタン酸バリウムを主成分とし、焼結助剤、溶剤、分散剤、バインダーなどを混合したスリップを用いて、ドクターブレード法にて厚み10μmのグリーンシートを成形した。一方、内部電極として、市販のPdペーストを用意した。
【0050】
そして、、図3(a)に示すような電極パターンが形成されたグリーンシートと、図3(b)に示すような電極パターンが形成されたグリーンシートと、電極パターンが形成されていないグリーンシートをそれぞれ順次積層し、熱圧着により積層成形体を得た。
【0051】
得られた積層成形体を所定の寸法となるように切断した後、大気中にて温度1250℃で2時間焼成した。この後、銀を主成分とする導電性ペーストを塗布、乾燥した後、800℃で焼き付けを行い、外部接続端子を形成した。
【0052】
その後、外部接続端子の最外層上にNi−ハンダメッキによりメッキ被覆層を形成し、端子電極とし、容量発生部Aの容量を容量発生部Bの容量の2倍、3倍、4倍、10倍とした、図1乃至図3に示すような積層コンデンサを得た。
【0053】
作製したコンデンサの1〜1.8GHzでのインピーダンス特性をインピーダンスアナライザー(ヒューレットパッカード社製HP4291A)とマイクロ波プローブ(ピコプローブ社製)を用いて測定し、結果を図8に示した。尚、図8(a)は容量発生部Aの容量が容量発生部Bの容量の2倍、(b)は3倍、(c)は4倍、(d)は10倍の場合のインピーダンス特性である。
【0054】
尚、外部端子電極が一対である特開平8−162368号公報に開示されたコンデンサを作製し、上記と同様の評価を行った。尚、容量発生部A、Bにおける有効電極面積は同一とした。結果を図9に示す。
【0055】
これらの図8、図9により、より高周波領域で、幅広い周波数領域で低インピーダンスであることが判る。
【0056】
(実施例2)
薄膜コンデンサを以下のようにして作製した。各電極層の形成は高周波マグネトロンスパッタ法を用いた。まず、スパッタ用ガスとしてプロセスチャンバー内にArガスを導入し、真空排気により圧力は6.7Paに維持した。スパッタ時には成膜する材料種のターゲット位置に基板ホルダーを移動させ、基板−ターゲット間距離は60mmに固定した。
【0057】
次に、基板ホルダーとターゲット間には外部の高周波電源により13.56MHzの高周波電圧を印加し、ターゲット背面に設置された永久磁石により形成されたマグネトロン磁界により、ターゲット近傍に高密度のプラズマを生成させてターゲット表面のスパッタを行った。
【0058】
本実施例では、基板に最近接のターゲットにのみ印加してプラズマを生成した。基板ホルダーはヒータによる加熱機構を有しており、スパッタ成膜中の基板温度は一定となるよう制御した。また、基板ホルダーに設置された基板のターゲット側には厚さ0.1mmの金属マスクが設置されており、成膜パターンに応じて必要なマスクが基板成膜面にセットできる構造とした。
【0059】
誘電体層は全てゾルゲル法にて作製した。また、酢酸MgとNbエトキシドを1:2のモル比で秤量し、1,3−プロパンジオール中で還流操作(約124℃で6時間)を行い、MgNb複合アルコキシド溶液(Mg=5.0mmol、Nb10.0mmol、1,3−プロパンジオール100mmol)を合成した。次にこのMgNb複合アルコキシド溶液に酢酸鉛(三水和物)15mmolを添加し、60℃で溶解させ、Pb(Mg1/3 Nb2/3 )O3 (PMN)前駆体溶液を合成した。
【0060】
そして、図7(a)に示す電極層(0.9mm×1.0mm)のマスクパターンにより、厚さ0.25mmのアルミナの基板に0.3μm厚みのAu電極を形成し、このAu電極上に、前記塗布溶液をスピンコ−タ−で塗布し、乾燥させた後、約400℃で熱処理を1分間行い、ゲル膜を作製した。
【0061】
塗布溶液の塗布−熱処理の操作を繰り返した後、約800℃で2分間(大気中)の焼成を行い、膜厚0.7μmのPMN薄膜を得た。得られた薄膜のX線回折結果より、ペロブスカイト生成率を計算するとそれぞれ約95%であった。その後、フォトレジスト工程により、誘電体膜のパターニングを行った。
【0062】
このPMN膜表面に、図7(b)に示す電極層のマスクパターンによってAu電極をスパッタ蒸着した。それぞれの素子形成後、光感光性樹脂を用い、ビアホールを有する保護膜を形成し、そのビアホール内に、半田ペーストのスクリーン印刷により、半田ペーストを印刷した後、リフロー処理によって、0.1mmφの半田バンプを4個形成し、図6および図7に示したような薄膜コンデンサを得た。
【0063】
作製した薄膜コンデンサの1MHzから1.8GHzでのインピーダンス特性をインピーダンスアナライザー(ヒューレットパッカード社製HP4291A)とマイクロ波プローブ(ピコプローブ社製)を用いて測定した結果を図9に示す。この図9より、本発明の薄膜コンデンサは、より高周波領域で、幅広い周波数領域で低インピーダンスであることが判る。
【0064】
【発明の効果】
本発明のコンデンサは、異なる面積を有する複数の電極層は導体により接続されており、最外部の電極層に設けられた引出電極層から電流が流れるため、例えば、電流変動がLSIに生じた場合、先ず、LSIに小容量発生部から引出電極層、外部接続端子を介して電流が流れ込み、小容量発生部からのの電流の流れ込み終了後に、大容量発生部から引出電極層、外部接続端子を介して電流が流れ込むことになる。このため、あたかも2つのコンデンサが独立して作用することになり、等価回路上、並列接続の効果が現れる。
【0065】
また、最外部の電極層から延設された引出電極に外部接続端子をそれぞれ設けているので、外部接続端子を2対以上有することになり、電流変動が生じたLSIに電流が流れ込む際に、電流を2方向に確実に分流させることができる。
【0066】
そして、並列接続と分流の効果を発揮することによって、幅広い周波数領域で低インピ−ダンス特性を示すことが可能となる。
【図面の簡単な説明】
【図1】コンデンサの外観斜視図である。
【図2】図1のx−x線に沿う断面図である。
【図3】図2の電極パターンを示す平面図である。
【図4】本発明のコンデンサの他の例の電極パターンを示す平面図である。
【図5】引出電極の引き出し方向を変更した本発明のコンデンサの電極パターンを示す平面図である。
【図6】薄膜コンデンサの断面図である。
【図7】図6の電極層パターンを示す平面図である。
【図8】積層型コンデンサのインピーダンス特性である。
【図9】特開平8−162368号における積層コンデンサのインピーダンス特性である。
【図10】薄膜コンデンサのインピーダンス特性である。
【符号の説明】
4・・・誘電体層
5a、5b、7a、7b・・・電極層
A、B・・・容量発生部
9、10・・・導体
11、12・・・引出電極層
2a、2b、3a、3b・・・外部接続端子
Claims (3)
- 誘電体層の上下面に、2つの最外部の容量発生部と中央部の容量発生部とを形成する電極層を一列に所定間隔を置いてそれぞれ形成し、上下の電極層とその間の誘電体層とにより、2つの最外部の容量発生部と中央部の容量発生部とを一列に形成するとともに、前記2つの最外部の容量発生部の容量を等しくし、かつ、前記中央部の容量発生部の容量よりも小さくし、前記誘電体層の同一面の隣設する電極層同士を導体により接続し、かつ、前記誘電体層の同一面における最外部の電極層に引出電極層をそれぞれ設け、該引出電極層に外部接続端子をそれぞれ設けたことを特徴とするコンデンサ。
- 最外部の電極層に設けられたそれぞれの引出電極層は、容量発生部を構成する前記誘電体層の同一面における電極層から同一方向に延設されていることを特徴とする請求項1記載のコンデンサ。
- 容量発生部が、中央部の容量発生部である大容量発生部と最外部の容量発生部である小容量発生部とからなり、前記大容量発生部の容量が前記小容量発生部の容量の10倍以下であることを特徴とする請求項1又は2に記載のコンデンサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15097599A JP3692258B2 (ja) | 1999-05-31 | 1999-05-31 | コンデンサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15097599A JP3692258B2 (ja) | 1999-05-31 | 1999-05-31 | コンデンサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000340447A JP2000340447A (ja) | 2000-12-08 |
JP3692258B2 true JP3692258B2 (ja) | 2005-09-07 |
Family
ID=15508549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15097599A Expired - Lifetime JP3692258B2 (ja) | 1999-05-31 | 1999-05-31 | コンデンサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3692258B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006013383A (ja) * | 2004-06-29 | 2006-01-12 | Tdk Corp | 積層コンデンサ |
JP4577325B2 (ja) * | 2007-03-29 | 2010-11-10 | Tdk株式会社 | 貫通型積層コンデンサ |
JP2016187036A (ja) * | 2016-06-02 | 2016-10-27 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
-
1999
- 1999-05-31 JP JP15097599A patent/JP3692258B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2000340447A (ja) | 2000-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6282079B1 (en) | Capacitor | |
US6104597A (en) | Thin-film capacitor | |
JP2001015382A (ja) | 薄膜コンデンサ | |
JP3860675B2 (ja) | コンデンサ | |
JP3692258B2 (ja) | コンデンサ | |
JPH11214249A (ja) | 薄膜コンデンサ | |
JP3914731B2 (ja) | 多層配線基板 | |
JP3363335B2 (ja) | 積層型薄膜コンデンサ | |
JP3825324B2 (ja) | 多層配線基板 | |
JP3720540B2 (ja) | 薄膜コンデンサ | |
JP2000150290A (ja) | コンデンサ | |
JP2002158448A (ja) | 多層配線基板 | |
JPH1126290A (ja) | 薄膜コンデンサ | |
JP3523465B2 (ja) | 薄膜コンデンサ | |
JP3798959B2 (ja) | 多層配線基板 | |
JP2002075782A (ja) | 薄膜コンデンサ | |
JP3572228B2 (ja) | 薄膜電子部品 | |
JP2002217545A (ja) | 多層配線基板 | |
JP2006313947A (ja) | コンデンサ | |
JP3600734B2 (ja) | 薄膜コンデンサおよび基板 | |
JP3591814B2 (ja) | 薄膜コンデンサおよび基板 | |
JP2000182878A (ja) | コンデンサ | |
JP3600740B2 (ja) | 薄膜コンデンサおよび基板 | |
JP3591815B2 (ja) | 薄膜コンデンサおよび基板 | |
JP2002075781A (ja) | 薄膜コンデンサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050322 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050614 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050620 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090624 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090624 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100624 Year of fee payment: 5 |