JP3389435B2

JP3389435B2 - 薄膜コンデンサ

Info

Publication number: JP3389435B2
Application number: JP34821996A
Authority: JP
Inventors: 文雄福丸; 成生厚主; 尚謙永仮
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 1996-12-26
Filing date: 1996-12-26
Publication date: 2003-03-24
Anticipated expiration: 2016-12-26
Also published as: JPH10189389A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は薄膜コンデンサに関
し、特に、高速動作する電気回路に配設され、高周波ノ
イズのバイパス用、もしくは電源電圧の変動防止用に供
される、大容量、低インダクタンスの薄膜コンデンサに
関するものである。

【０００２】

【従来の技術】近年においては、電子機器の小型化、高
機能化に伴い、電子機器内に設置される電子部品にも小
型化、薄型化、高周波対応などの要求が強くなってきて
いる。

【０００３】特に大量の情報を高速に処理する必要のあ
るコンピュータの高速デジタル回路では、パーソナルコ
ンピュータレベルにおいても、ＣＰＵチップ内のクロッ
ク周波数は１００ＭＨｚから数百ＭＨｚ、チップ間バス
のクロック周波数も３０ＭＨｚから７５ＭＨｚと高速化
が顕著である。

【０００４】また、ＬＳＩの集積度が高まりチップ内の
素子数の増大につれ、消費電力を抑えるために電源電圧
は低下の傾向にある。これらＩＣ回路の高速化、高密度
化、低電圧化に伴い、コンデンサ等の受動部品も小型大
容量化と併せて、高周波もしくは高速パルスに対して優
れた特性を示すことが必須になってきている。

【０００５】コンデンサを小型高容量にするためには一
対の電極に挟持された誘電体を薄くし、薄膜化すること
が最も有効である。薄膜化は上述した電圧の低下の傾向
にも適合している。

【０００６】一方、ＩＣ回路の高速動作に伴う諸問題は
各素子の小型化よりも一層深刻な問題である。このう
ち、コンデンサの役割である高周波ノイズの除去機能に
おいて特に重要となるのは、論理回路の同時切り替えが
同時に発生したときに生ずる電源電圧の瞬間的な低下
を、コンデンサに蓄積されたエネルギーを瞬時に供給す
ることにより低減する機能である。いわゆるデカップリ
ングコンデンサである。

【０００７】デカップリングコンデンサに要求される性
能は、クロック周波数よりも速い負荷部の電流変動に対
して、いかにすばやく電流を供給できるかにある。従っ
て、１００ＭＨｚから１ＧＨｚにおける周波数領域に対
してコンデンサとして確実に機能しなければならない。

【０００８】しかし、実際のコンデンサ素子は静電容量
成分の他に、抵抗成分、インダクタンス成分を持つ。容
量成分のインピーダンスは周波数増加とともに減少し、
インダクタンス成分は周波数の増加とともに増大する。
このため、動作周波数が高くなるにつれ、素子の持つイ
ンダクタンスが供給すべき過渡電流を制限してしまい、
ロジック回路側の電源電圧の瞬時低下、または新たな電
圧ノイズを発生させてしまう。結果として、ロジック回
路上のエラーを引き起こしてしまう。

【０００９】特に最近のＬＳＩは総素子数の増大による
消費電力増大を抑えるために電源電圧は低下しており、
電源電圧の許容変動幅も小さくなっている。従って、高
速動作時の電圧変動幅を最小に抑えるため、デカップリ
ングコンデンサ素子自身の持つインダクタンスを減少さ
せることが非常に重要である。

【００１０】インダクタンスを減少させる方法は３つあ
る。第１は電流経路の長さを最小にする方法、第２は電
流経路をループ構造としループ断面積を最小にする方
法、第３は電流経路をｎ個に分配して実効的なインダク
タンスを１／ｎにする方法である。

【００１１】第１の方法は、単位面積あたりの容量を増
加させて小型化を図ればよく、コンデンサ素子を薄膜化
することにより達成できる。大容量で高周波特性の良好
なコンデンサを得る目的で、特開昭６０−９４７１６号
公報に誘電体厚さを１μｍ以下に薄膜化した例が開示さ
れている。

【００１２】第２の方法は、一本の電流経路が形成する
磁場を、近接する別の電流経路が形成する磁場により相
殺低減する効果であるから、コンデンサを形成する一対
の電極板、または電極層に流れる電流の向きをできるだ
け同一方向にしないようにすればよい。

【００１３】第３の方法では、分割したコンデンサを並
列接続することによって低インダクタンス化が図れる。
この例として、特開平４−２１１１９１号公報に薄膜誘
電体層を利用した例が開示されている。

【００１４】

【発明が解決しようとする課題】しかしながら、所望の
場所に実装できるデカップリングコンデンサを考えた場
合、ハンドリング可能な寸法として０．５ｍｍ×０．５
ｍｍ程度以上が必要であり、第１の薄膜、小型化の方法
のみでインダクタンスを低減するには限界があった。

【００１５】また、第２の方法では正負の端子電極を同
一端面か、直交方向にする必要があり、実装上不利とな
る。

【００１６】さらに、第３の分割並列接続の方法では、
基板内蔵型では有利な手段となるが、実装の自由度はな
い。また、通常の積層型コンデンサも並列接続である
が、電流の向きが同一方向であるため各電極電流が形成
する磁場が重畳される。つまり相互インダクタンスが大
きくなるため、実効的な全インダクタンスを十分に低減
することはできなかった。従って第２の手段を併せて採
用する必要があったが、上述したとおり、端子電極取り
出し方向の問題により実装上の問題があった。

【００１７】本発明は、実装が容易でかつ大容量の低イ
ンダクタンス構造を有する薄膜コンデンサを提供するこ
とを目的とする。

【００１８】

【課題を解決するための手段】本発明の薄膜コンデンサ
は、基板と、該基板上に形成された第１電極層と、該第
１電極層上に形成された誘電体層と、該誘電体層上に形
成された第２電極層とにより構成され、両端部に前記第
１電極層または前記第２電極層の一端と接続される一対
の端子電極を具備する薄膜コンデンサにおいて、前記第
１電極層および前記第２電極層にそれぞれスリットを形
成するとともに、前記第１電極層のスリットと前記第２
電極層のスリットとの前記端子電極側に形成される相対
角度θが６０度以上であることを特徴とする。

【００１９】また、本発明の薄膜コンデンサは、基板上
に電極層と誘電体層とを交互に形成してなり、両端部に
前記電極層の基板側から数えて奇数番目の奇数電極層ま
たは前記電極層の基板側から数えて偶数番目の偶数電極
層の一端と接続される一対の端子電極を具備する積層型
の薄膜コンデンサにおいて、前記奇数電極層と前記偶数
電極層にそれぞれスリットを形成するとともに、前記奇
数電極層のスリットと前記偶数電極層のスリットとの前
記端子電極側に形成される相対角度θが６０度以上であ
ることを特徴とする。

【００２０】

【作用】本発明の薄膜コンデンサでは、誘電体層を挟持
する一対の電極層にスリットがそれぞれ形成され、一対
の電極層に形成されるスリットが所定の相対角度θを有
しているため、電極層を流れる電流の向きが誘電体層の
表裏で異なることになり、自己インダクタンスに付加さ
れる相互インダクタンスを極力減らすことができる。そ
して、上記一対の電極層に形成されるスリットのなす相
対角度（端子電極側に形成される相対角度θ）が、６０
度以上である場合にはその効果が大きく、特に、９０度
以上である場合には相互インダクタンスにより自己イン
ダクタンスを打ち消す効果が生じ、全インダクタンスを
大幅に減少させることができる。

【００２１】

【発明の実施の形態】本発明の薄膜コンデンサは、図１
に示すように、基板１と、この基板１上に形成された第
１電極層２と、この第１電極層２上に形成された誘電体
層３と、この誘電体層３上に形成された第２電極層４と
により構成されている。これらの第１電極層２および第
２電極層４には、両端がそのまま端子電極５とされてお
り、このため実装が容易となる。

【００２２】そして、第１電極層２および第２電極層４
には、端子電極５に対して斜めに複数のスリット７、８
が形成されており、第１電極層２のスリット７と第２電
極層４のスリット８とが所定の相対角度を有している。
これらのスリット７、８の形状は、図１では三角形状で
あるが、これらのスリット７、８は、電極層の電流の流
れを制御できる形状であれば特に形状に限定されるもの
ではない。また、スリット７、８の本数に関しても、電
流の流れを制御しうるという点から１本でも良いが、電
流の流れをより確実に制御するという点から複数形成す
ることが望ましい。

【００２３】第１電極層２および第２電極層４のスリッ
トがなす相対角度は、図２および図３に示すように、そ
の端子電極５側の相対角度θは６０度以上である。これ
は、相対角度θが６０度よりも小さい場合にはインダク
タンス低減の効果が小さいからである。インダクタンス
低減の効果を大きくするという点から相対角度θは９０
〜１２０度であることが望ましい。９０度以上である場
合には相互インダクタンスにより自己インダクタンスを
打ち消す効果が生じ、好ましいが、１２０度を越えると
現実的な構成が殆ど不可能だからである。

【００２４】本発明で用いられる基板としては、アルミ
ナ、サファイア、ＭｇＯ単結晶、ＳｒＴｉＯ₃単結晶、
チタン被覆シリコン、または銅（Ｃｕ）、ニッケル（Ｎ
ｉ）、チタン（Ｔｉ）、スズ（Ｓｎ）、ステンレスステ
ィール（Ｆｅ）薄膜もしくは薄板が望ましい。特に、薄
膜との反応性が小さく、安価で強度が大きく、かつ金属
薄膜の結晶性という点からアルミナ、サファイアが望ま
しく、高周波領域における低抵抗化の点で銅（Ｃｕ）薄
板または銅（Ｃｕ）薄膜が望ましい。

【００２５】また、本発明の電極層は、例えば、白金
（Ｐｔ）、金（Ａｕ）、パラジウム（Ｐｄ）、銅（Ｃ
ｕ）薄膜等があり、これらのうちでも白金（Ｐｔ）と金
（Ａｕ）薄膜が最適である。Ｐｔ、Ａｕは誘電体との反
応性が小さく、また酸化されにくい為、誘電体との界面
に低誘電率相が形成されにくい為である。

【００２６】さらに、誘電体層は、高周波領域において
高誘電率を有するものであれば良いが、その膜厚は１μ
ｍ以下が望ましい。また、誘電体層は、例えば、金属元
素としてＰｂ、Ｍｇ、Ｎｂを含むペロブスカイト型複合
酸化物結晶からなる誘電体薄膜であって、測定周波数３
００ＭＨｚ（室温）での比誘電率が１０００以上の誘電
体薄膜が望ましい。尚、本発明においてはＰｂ、Ｍｇ、
Ｎｂを含むペロブスカイト型複合酸化物結晶からなる誘
電体薄膜以外のＰＺＴ、ＰＬＺＴ、ＢａＴｉＯ₃、Ｓｒ
ＴｉＯ₃、Ｔａ₂Ｏ₅等の誘電体薄膜であっても良く、
特に限定されるものではない。このような誘電体層は、
ＰＶＤ法、ＣＶＤ法、ゾルゲル法等の公知の方法により
作製される。

【００２７】以上のように構成された薄膜コンデンサで
は、誘電体層３を挟持する一対の電極層２、４にスリッ
ト７、８がそれぞれ形成され、一対の電極層２、４に形
成されるスリット７、８が所定の相対角度を有している
ため、電極層２、４を流れる電流の向きが誘電体層３の
表裏で異なることになり、自己インダクタンスに付加さ
れる相互インダクタンスを極力減らすことができる。ま
た、電極層を延設してその延設部を端子電極５とするこ
とができるため、新たに端子電極５を形成する必要もな
く、実装を容易とすることができる。

【００２８】また、本発明の薄膜コンデンサでは、電極
層と誘電体層を交互に形成した積層型の薄膜コンデンサ
にも適用できる。このような積層型の薄膜コンデンサ
は、図４に示すように、基板上に形成される奇数電極層
３２、誘電体層３３、偶数電極層３４、誘電体層３３、
奇数電極層３２が順次形成されている。

【００２９】そして、これらの奇数電極層３２および偶
数電極層３４にも、斜めに複数のスリット７、８が形成
されており、奇数電極層３２のスリット７と偶数電極層
３４のスリット８とが所定の相対角度を有している。奇
数電極層３２および偶数電極層３４には、それぞれ端子
電極用延設部５ａ、５ｂが形成されており、奇数電極層
３２の端子電極用延設部５ａおよび偶数電極層３４の端
子電極用延設部５ｂがそれぞれ相互に接続され、正負の
端子電極５を構成している。

【００３０】このような積層型の薄膜コンデンサでも上
記と同様の効果が得られる。そして、この場合には容量
を増加することができる。

【００３１】

【実施例】

実施例１電極層及び誘電体層の形成は全て高周波マグネトロンス
パッタ法を用いた。スパッタ用ガスとしてプロセスチャ
ンバー内にＡｒガスを導入し、真空排気により圧力は
６．７Ｐａに維持した。プロセスチャンバー内には基板
ホルダーと３個のターゲットホルダーが設置され、３種
類のターゲット材料からのスパッタが可能である。

【００３２】スパッタ時には成膜する材料種のターゲッ
ト位置に基板ホルダーを移動させ、基板−ターゲット間
距離は６０ｍｍに固定した。基板ホルダーとターゲット
間には外部の高周波電源により１３．５６ＭＨｚの高周
波電圧を印可し、ターゲット背面に設置された永久磁石
により形成されたマグネトロン磁界により、ターゲット
近傍に高密度のプラズマを生成させてターゲット表面の
スパッタを行った。

【００３３】高周波電圧の印可は３個のターゲットに独
立に可能であり、本実施例では基板に最近接のターゲッ
トにのみ印可してプラズマを生成した。

【００３４】基板ホルダーはヒータによる加熱機構を有
しており、スパッタ成膜中の基板温度は一定となるよう
制御した。

【００３５】また、基板ホルダーに設置された基板のタ
ーゲット側には厚さ０．１ｍｍの金属マスクが３種類設
置されており、成膜パターンに応じて必要なマスクが基
板成膜面にセットできる構造とした。

【００３６】先ず、厚さ０．２５ｍｍのアルミナ焼結体
基板上に第１のマスクパターンで白金ターゲットのスパ
ッタにより第１電極層を形成し、続いてターゲットにＰ
ｂ（Ｍｇ_1/3Ｎｂ_2/3）Ｏ₃焼結体を用い、第２のマス
クパターンをセットし、基板温度５３５℃、高周波電力
２００Ｗの条件で誘電体層を形成した。最後に第３のマ
スクパターンをセットし、白金ターゲットのスパッタに
より第２電極層を形成した。各形成層の形状は図３に示
す。

【００３７】電極層の外形部の面積は０．４ｍｍ²、第
１と第２電極層パターンにおけるスリット方向は直交
（θ＝９０度）しており、両電極層の電極電流はほぼ直
交して流れる構造とした。さらに図２に示すように、電
極層のスリットが形成される側と反対側を誘電体層より
も延設し、この部分を端子電極とした。

【００３８】作製した薄膜コンデンサの１ＭＨｚから
１．８ＧＨｚでのインピーダンス特性を、インピーダン
スアナライザー（ヒュウレットパッカード社製ＨＰ４２
９１Ａ）を用いて測定した結果、容量成分は７．８ｎ
Ｆ、インダクタンス成分１００ｐＨの値を得た。また上
記測定後、薄膜コンデンサの断面をＳＥＭ観察したとこ
ろ、誘電体層の厚さは約０．４μｍであった。

【００３９】さらに、本発明者等は、第１電極層と第２
電極層のスリットの相対角度θを変化させて薄膜コンデ
ンサを作製し、同様に測定を行った。その結果、角度０
度（並行）、５５度、６０度、７５度、８０度、１００
度に対して、インダクタンスはそれぞれ２２０ｐＨ、２
０５ｐＨ、１５０ｐＨ、１２５ｐＨ、１２０ｐＨ、７０
ｐＨの値が得られ、スリットが所定の相対角度を有する
場合には、インダクタンスの減少が見られるが、スリッ
トのなす相対角度θが６０度未満ではインダクタンスの
減少が顕著でないことが判った。尚、容量についてはス
リットの相対角度に対する依存性は見られなかった。

【００４０】実施例２基板材、電極材、電極形成方法、形状、及び寸法は実施
例１（θ＝９０度）と全く同様にして、誘電体膜のみを
ゾルゲル法により形成した。ゾルゲル法による膜の作製
手順は以下のとおりとした。

【００４１】酢酸ＭｇとＮｂエトキシドを１：２のモル
比で秤量し、２−メトキシエタノール中で還流操作（１
２４℃で２４時間）を行い、ＭｇＮｂ複合アルコキシド
溶液（Ｍｇ＝４．９５ｍｍｏｌ、Ｎｂ１０．０５ｍｍｏ
ｌ／２−メトキシエタノール１５０ｍｍｏｌ）を合成し
た。次に酢酸鉛（無水物）１５ｍｍｏｌと１５０ｍｍｏ
ｌの２−メトキシエタノールを混合し、１２０℃での蒸
留操作により、Ｐｂ前駆体溶液を合成した。

【００４２】ＭｇＮｂ前駆体溶液とＰｂ前駆体溶液をモ
ル比Ｐｂ：（Ｍｇ＋Ｎｂ）＝１：１になるよう混合し、
室温で十分撹拌し、Ｐｂ（Ｍｇ_1/3Ｎｂ_2/3）Ｏ₃（Ｐ
ＭＮ）前駆体溶液を合成した。

【００４３】この溶液の濃度を２−メトキシエタノール
で約３倍に希釈し、塗布溶液とした。次に第１電極層が
形成されたサファイア基板上に、前記塗布溶液をスピン
コーターで塗布し、乾燥させた後、３００℃で熱処理を
１分間行い、ゲル膜を作製した。塗布溶液の塗布−熱処
理の操作を繰り返した後、８３０℃で１分間（大気中）
の焼成を行い、Ｐｂ（Ｍｇ_1/3Ｎｂ_2/3）Ｏ₃薄膜を得
た。

【００４４】得られた上記誘電体薄膜の上にレジストを
塗布しフォトリソグラフィー工程によって露光、現像
し、これをマスクとするウェットエッチングにより、実
施例１と同様のパターン形状に誘電体膜のパターニング
を行った。その後、実施例１と同様にスパッタ法により
第２電極層を形成した。

【００４５】作製した薄膜コンデンサの１ＭＨｚから
１．８ＧＨｚでのインピーダンス特性を、インピーダン
スアナライザー（ヒュウレットパッカード社製ＨＰ４２
９１Ａ）を用いて測定した。その結果、容量成分は１
４．６ｎＦ、インダクタンス成分９０ｐＨの値を得た。
また上記測定後、薄膜コンデンサの断面をＳＥＭ観察し
たところ、誘電体層の厚さは約０．５μｍであった。

【００４６】実施例３実施例１と全く同様に第２電極層まで形成した後、以後
交互に誘電体層／電極層の順にスパッタ成膜し、誘電体
層を５層まで積層し、最後に電極層の形成を行い、積層
薄膜コンデンサを作製した。第３の電極層以降のマスク
パターンは奇数番目の奇数電極層は実施例１記載中第１
のマスクパターンを、偶数番目の偶数電極層については
実施例１記載中第３のマスクパターンを使用した。

【００４７】作製した薄膜コンデンサの１ＭＨｚから
１．８ＧＨｚでのインピーダンス特性を、インピーダン
スアナライザー（ヒュウレットパッカード社製ＨＰ４２
９１Ａ）を用いて測定した。その結果、容量成分は３
５．３ｎＦ、インダクタンス成分９５ｐＨの値を得た。
また上記測定後、薄膜コンデンサの断面をＳＥＭ観察し
たところ、各誘電体層の厚さは約０．４μｍであった。

【００４８】さらに、本発明者等は、奇数電極層と偶数
電極層のスリットの相対角度θを変化させて薄膜コンデ
ンサを作製し、同様に測定を行った。その結果、角度０
度（並行）、５５度、６０度、７５度、８０度、１２０
度に対して、インダクタンスはそれぞれ２３５ｐＨ、２
００ｐＨ、１６０ｐＨ、１１０ｐＨ、１０５ｐＨ、６０
ｐＨの値が得られ、スリット方向の角度が６０度未満で
はインダクタンスの減少が顕著でないことが判った。

【００４９】

【発明の効果】以上詳述した様に、本発明によれば、誘
電体層を挟持する一対の電極層にスリットがそれぞれ形
成され、一対の電極層のスリットで構成される端子電極
側の相対角度θが６０度以上であるため、電極層を流れ
る電流の向きが誘電体層の表裏で異なることになり、自
己インダクタンスに付加される相互インダクタンスを極
力減らすことができる。このため、実装が容易で大容
量、低インダクタンスの薄膜コンデンサを提供すること
ができる。

【図面の簡単な説明】

【図１】本発明の薄膜コンデンサを示す分解斜視図であ
る

【図２】図１の平面図である。

【図３】図１の各層のパターン形状を示す説明図であ
る。

【図４】本発明の積層型の薄膜コンデンサを示す分解斜
視図である

【符号の説明】

１・・・基板２・・・第１電極層３・・・誘電体層４・・・第２電極層５・・・端子電極７、８・・・スリット３２・・・奇数電極層３４・・・偶数電極層

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01G 4/00 - 4/42

Claims

(57)【特許請求の範囲】

【請求項１】基板と、該基板上に形成された第１電極層
と、該第１電極層上に形成された誘電体層と、該誘電体
層上に形成された第２電極層とにより構成され、両端部
に前記第１電極層または前記第２電極層の一端と接続さ
れる一対の端子電極を具備する薄膜コンデンサにおい
て、前記第１電極層および前記第２電極層にそれぞれス
リットを形成するとともに、前記第１電極層のスリット
と前記第２電極層のスリットとの前記端子電極側に形成
される相対角度θが６０度以上であることを特徴とする
薄膜コンデンサ。
【請求項２】基板上に電極層と誘電体層とを交互に形成
してなり、両端部に前記電極層の基板側から数えて奇数
番目の奇数電極層または前記電極層の基板側から数えて
偶数番目の偶数電極層の一端と接続される一対の端子電
極を具備する積層型の薄膜コンデンサにおいて、前記奇
数電極層と前記偶数電極層にそれぞれスリットを形成す
るとともに、前記奇数電極層のスリットと前記偶数電極
層のスリットとの前記端子電極側に形成される相対角度
θが６０度以上であることを特徴とする薄膜コンデン
サ。