JP4150552B2 - 複合キャパシタ - Google Patents
複合キャパシタ Download PDFInfo
- Publication number
- JP4150552B2 JP4150552B2 JP2002249204A JP2002249204A JP4150552B2 JP 4150552 B2 JP4150552 B2 JP 4150552B2 JP 2002249204 A JP2002249204 A JP 2002249204A JP 2002249204 A JP2002249204 A JP 2002249204A JP 4150552 B2 JP4150552 B2 JP 4150552B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- thin film
- electrode layer
- layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【発明の属する技術分野】
本発明は、キャパシタに関し、特にデカップリングキャパシタ等として用いるのに適した低インダクタンス、高容量のキャパシタに関する。
【0002】
【従来の技術】
高容量、低インダクタンスのキャパシタは、制限的ではないが電子回路の電源電圧配線のノイズ吸収に用いられる。以下、制限的な意味なく電源配線のデカップリングキャパシタを例にとって説明する。
【0003】
高周波で動作する大規模集積回路(LSI)において、スイッチングノイズ等による誤動作を防ぐため、ノイズを吸収するデカップリングキャパシタを電源に並列に接続し、電源インピーダンスを下げる方法が用いられている。
【0004】
電源インピーダンスZは、
Z(P) ∝ V/(nif) (1)
で表される。ただし、Vは電源電圧、nはLSI当りの素子数、iは素子のスイッチング電流、fは駆動周波数である。
【0005】
LSIの低電圧化、素子の高集積化、高周波数化のため、要求されるインピーダンスは、急激に低下している。デカップリングキャパシタのインピーダンスZ(C)は、
Z(C) = [R2+{2πfL−(1/2πfC)}2]1/2 (2)
で与えられる。ただし、Rは抵抗、Lはインダクタンス、Cは容量である。デカップリングキャパシタの低インピーダンス化のためには、容量Cを大きくし、インダクタンスLを小さくすることが望まれる。
【0006】
通常デカップリングキャパシタとしては、LSIの周辺に積層セラミックキャパシタが配置される。積層セラミックキャパシタは、電極層とセラミック誘電体層とを交互に積層し、側面に一対の表面電極を形成し、1つおきの電極層に接続した構成を有している。大容量を提供することができるが、電極層が側面で表面電極に接続されるのでインダクタンスを小さくすることは容易でない。
【0007】
LSIの動作周波数が高周波化されるにつれ、デカップリングキャパシタの低インダクタンス化が要求されるが、積層セラミックキャパシタでの対応は厳しくなっている。
【0008】
低インダクタンスのキャパシタとして、薄膜キャパシタが開発されている。薄膜キャパシタは、例えばシリコン基板上に電極層と誘電体層とを積層し、電極層に選択的に開口を設けておき、絶縁層を貫通し電極層に厚さ方向から接続される引き出し電極を多数形成する。引き出し電極上に例えばハンダバンプを形成し、表面実装を行えるようにする。電極の各点と端子との間の距離を短くでき、低インダクタンス化に有利である。半導体プロセスを利用できるので、寸法精度を高くすることができ、バンプピッチを短くすることができる。
【0009】
薄膜キャパシタは、誘電体薄膜を薄くすることが容易で、電極単位面積当りの容量を大きくするのに有利である。薄い誘電体層に欠陥があるとリーク電流が大きくなりやすい。積層セラミックキャパシタと比較すると、薄膜キャパシタを多層化することは容易でない。また、薄膜誘電体は誘電率が低くなる傾向を有する。このような事情により、積層セラミックキャパシタと比較すると、薄膜キャパシタで大容量を得ることは、容易でない。
【0010】
薄膜キャパシタの容量増加、リーク電流低減のための例として、特開平11−97289号公報は、薄膜キャパシタのリーク電流を減少させるため、誘電体層を2回に分けてゾルゲル法で形成することを提案している。2回めの成膜は、原料濃度の低いゾルゲル原料を用いている。このような工夫も、大容量化には限界がある。
【0011】
【発明が解決しようとする課題】
本発明の目的は、大容量、かつ低インダクタンスのキャパシタを提供することである。
【0012】
本発明の他の目的は、積層セラミックキャパシタのメリットを活かしつつ、デメリットを補うことのできるキャパシタを提供することである。
本発明の更に他の目的は、デカップリングキャパシタとして優れた特性を有する複合キャパシタを提供することである。
【0013】
【課題を解決するための手段】
本発明の1観点によれば、絶縁表面を有する支持基板と、前記支持基板上に形成された第1の電極層と、前記第1の電極層の上に形成された第1の誘電体薄膜と、前記第1の誘電体薄膜の上に形成され、複数の開口部を有する第2の電極層と、前記第2の電極層上方を覆う絶縁層と、前記絶縁層、第2の電極層の開口部、誘電体薄膜を通って、前記第1の電極層に接続された複数の第1組の端子と、前記絶縁層を貫通し、前記第2の電極層に接続された複数の第2組の端子と、を有する薄膜キャパシタと;前記支持基板裏面側に結合され、交互に積層された電極層とセラミック層とであって、電極層が交互に2つの側面に引き出された電極層とセラミック層と、前記2つの側面上に形成され、引き出された電極と電気的に接続された2つの表面電極とを有する積層セラミックキャパシタと;前記2つの表面電極を前記第1組および第2組の端子から選択された内部接続用端子に電気的に接続する接続導電部と;を有する複合キャパシタが提供される。
【0014】
【発明の実施の形態】
以下、図面を参照しつつ、本発明の実施例を説明する。本発明者等は、積層セラミックキャパシタと薄膜キャパシタとを併せて用いることを考えた。ここで、薄膜キャパシタの低インピーダンスを十分活用するためには、薄膜キャパシタの配線長を長くすることは避けることが望ましい。又、薄膜キャパシタと積層セラミックキャパシタとをそれぞれプリント回路基板上に実装することはキャパシタの占有面積を増大するので好ましくない。
【0015】
図1(A)〜(C)は、本発明の実施例による複合キャパシタを示す断面図、及び平面図である。
図1(A)に示すように、積層セラミックキャパシタLCと薄膜キャパシタTCが接着層4で接着され一体化されている。積層セラミックキャパシタLCは、チタン酸バリウム(BaTiO3)等のペロブスカイト型結晶構造を有する酸化物等の誘電体層1とNi系金属の電極層2が交互に積層された構成を有する。電極層2は、左右にずれて配置されており、1層おきに左右の側面で表面電極3に接続されている。
【0016】
このような積層セラミックキャパシタは、低価格で市販されている。たとえば、TDKから入手できるCシリーズ、村田製作所から入手できるGRシリーズなどが知られている。これらを利用することもできる。
【0017】
図の構成においては、積層セラミックキャパシタの下面に接着層4により薄膜キャパシタTCが接着され、一体化されている。薄膜キャパシタTCの下面からは多数のハンダバンプ6が突出している。積層セラミックキャパシタの表面電極3は、導電性樹脂体7により薄膜キャパシタTCに接続されている。
【0018】
図1(B)は、下側から複合キャパシタを見た平面図である。ハンダバンプ6は、複数列複数行に配置され、各列ごとに、電源側電極6(V),あるいは接地側電極6(G)となっている。なお、簡略化された形状で示しているが、例えば、薄膜キャパシタの平面寸法は5mmx5mmであり、ハンダバンプ6は150μmピッチで配置される。このような短いピッチでキャパシタの電極対に接続されたバンプを配置することにより、低インピーダンスが容易に実現される。また、左右1つずつの導電性樹脂体7が例示されている。導電性樹脂体の数を増やしてもよい。
【0019】
図1(C)は、薄膜キャパシタの断面構成を示す。シリコン基板8aの表面に酸化シリコンの絶縁層8bが形成されている。絶縁層8bの上(図では下方)にPt,Au,Cu等の下部電極9、チタン酸バリウムストロンチウム(BaxSr1-xTiO3、BST)、添加物を入れて強誘電性をなくし、常誘電性としたチタン酸鉛ジルコニウム(PbxZr1-xTiO3,PZT)等のペロブスカイト型結晶構造の酸化物等の誘電体層10、下部電極より広い範囲から選択できる上部電極11が積層されている。上部電極11、誘電体層10には、下部電極9を露出する開口が形成されている。
【0020】
上部電極11の表面を覆って感光性ポリイミドの保護層12が形成され、下部電極を露出する開口が形成されている。開口内壁から上面に延在するバリア金属層13が形成され、引き出し電極(端子)を構成する。バリア金属層13は、例えばNi層とAu層の積層で形成される。積層セラミックキャパシタとの接続に利用する内部接続用引き出し電極以外の、外部接続用引き出し電極のバリア金属層の上にハンダバンプ6が形成されている。
【0021】
積層セラミックキャパシタを薄膜キャパシタの電極層に接続するため、導電性樹脂体7が、内部接続用引出し電極のバリア金属層13の表面から薄膜キャパシタの側面を経て、積層セラミックキャパシタLCの表面電極3上にと形成されている。
【0022】
このような構成とすることにより、薄膜キャパシタは単独で使用したとき同様、最短距離で回路基板又は半導体チップ(の電源配線)に接続できる。積層セラミックキャパシタは薄膜キャパシタの電極層を介して電源配線に接続されるが、元々インダクタンスはさほど小さくなく、受ける影響は少ない。積層セラミックキャパシタの大容量はほとんど影響なく利用できる。
【0023】
図2は、図1(A)〜(C)に示す複合キャパシタのインピーダンスの周波数特性を示す。破線で示す積層セラミックキャパシタの特性LCと薄膜キャパシタの特性TCとが合成され、実線で示すような特性CCが得られる。積層セラミックキャパシタLCと薄膜キャパシタTCそれぞれ単独の場合と比べ、より広い周波数領域で低インピーダンスが実現される。
【0024】
図3(A)〜(F)は、図1(C)に示す、薄膜キャパシタの製造工程を概略的に示す断面図である。
図3(A)は、絶縁表面を有する支持基板をしめす。シリコン基板8aの表面に酸化シリコン層8bが形成されている。酸化シリコン層8bは、例えば熱酸化によって形成する。他の方法で酸化シリコン層を形成してもよい。酸化シリコン膜がすでに形成されているシリコン基板を用いてもよい。又酸化シリコン以外の絶縁物を用いてもよい。セラミック基板、ガラス基板等を用いることも可能である。但し、シリコン基板を用いると、シリコンプロセスをそのまま利用でき、寸法精度向上等に有利である。
【0025】
図3(B)に示すように、酸化シリコン層8bの上に、Pt下部電極層9、BST誘電体層10、Pt上部電極層11を、スパッタリングにより形成する。誘電体層10を、スパッタリングに代え、ゾルゲル法、CVD等により形成してもよい。電極層もスパッタリング以外の方法で形成してもよい。
【0026】
図3(C)に示すように、上部電極層11の上に、下部電極露出用窓W1を有するレジストパターンPR1を形成する。レジストパターンPR1をマスクとし、上部電極層11、誘電体層10をミリング又はエッチングし、下部電極層9を露出する。窓W1は、1つのみを図示するが、図1(B)のバンプ6(G)または6(V)に対応するように複数個を行列状に形成されている。その後、レジストパターンPR1は除去する。
【0027】
図3(D)に示すように、感光性ポリイミドを用いて絶縁保護層12を形成する。保護層12は、下部電極9用の開口W1内で下部電極9を露出する開口W2及び上部電極のコンタクト領域を露出する開口W3を有する。
【0028】
図3(E)に示すように、Ni層13a、Au層13bを積層し、バリア金属層13を形成する。バリア金属層上にレジストパターンを形成し、エッチングによりパターニングして、開口W2,W3領域にのみ、端子となるバリア層13を残す。積層セラミックキャパシタとの接続に用いる内部接続用端子を除き、バリア層13上にハンダバンプ6を形成する。この工程までは、1枚のウエハ上に多数の薄膜キャパシタを同時に形成する工程として行われる。
【0029】
図3(F)に示すように、スクライブ装置により、ウエハWFを縦方向、横方向にスクライブして、個々の薄膜キャパシタに分離する。多数の薄膜キャパシタが効率的に同時に製造される。なお、上述の材料、寸法、製造工程等は例示であり、これらに限定されるものではない。
【0030】
このようにして、図1(C)に示すような薄膜キャパシタを作成することができる。なお、電極層は最低2枚必要であるが、2枚以上であれば枚数に特に制限はない。
【0031】
図4(A)〜(F)は、4層の電極層とその間の3層の誘電体層を用いる場合の製造工程を示す断面図である。
図4(A)に示すように、シリコン基板8a上に酸化シリコン絶縁層8bを有する支持基板8上に電極層9を形成し、その上に開口W1を有するレジストパターンPR1を形成する。開口W1は、電極層9と後に製作する貫通配線との短絡を防止する領域を画定する開口である。レジストパターンPR1をマスクとして電極層9のミリングまたはエッチングを行う。その後レジストパターンPR1は除去する。
【0032】
図4(B)に示すように、開口を形成した電極層9の上に、誘電体層10、電極層11を積層し、その上にレジストパターンPR2を形成する。レジストパターンPR2は、電極層11と電極層11を貫通する貫通配線との短絡を防止する領域を画定する開口W2を有する。このレジストパターンPR2を用い、電極層11のパターニングを行い、電極層11に開口を形成する。その後、レジストパターンPR2は除去する。
【0033】
図4(C)に示すように、開口を形成した電極層11の上に誘電体層10、電極層9を積層する。電極層9の上にレジストパターンPR3を形成する。レジストパターンPR3は、レジストパターンPR1同様の開口W1を有する。レジストパターンPR3をマスクとし、電極層9をミリング、またはエッチングして開口を形成する。その後、レジストパターンPR3は、除去する。上下の電極層9は、同一位置に開口を有することになる。
【0034】
図4(D)に示すように、開口を形成した電極層9の上に、誘電体層10、電極層11をスパッタリングにより積層する。4層の電極層9、11とそれらの間の3層の誘電体層10が積層された構造となる。図4(B)同様のレジストパターンを用い電極層11に開口を形成する。上下の電極層11も同一位置に開口を有することになる。
【0035】
レジストパターンを除去し、感光性ポリイミドの保護絶縁層12を形成する。感光性ポリイミド層12を露光現像し、開口W3を形成する。開口W3は、電極層の開口W1,W2と軸合わせされ、開口W1、W2より小さな径を有する。開口W3を有する保護層をマスクとし、最も下の電極層9に達する接続孔をミリング又はエッチングにより形成する。接続孔側面には電極層9又は電極層11が選択的に露出する。
【0036】
図4(E)に示すように、接続孔内面を覆うようににバリア金属層を形成し、パターニングする。接続孔内で、バリア金属層13と電極層9または11が電気的に接続される。必要なバリア金属層13の上にハンダバンプ6を形成する。
【0037】
なお、4層の電極層を作成する場合を説明したが、図4(C)の工程に続いて絶縁保護層を形成すれば、3層の電極層とその間の2層の誘電体層とを有する薄膜キャパシタが作成される。
【0038】
貫通導体と電極層との絶縁分離のため。貫通導体を配置する領域及びその周辺の領域で電極層を除去する場合を説明したが、他の方法で絶縁を確保することもできる。
【0039】
図4(F)示すように、電極層21に閉じたループ状の開口22を形成し、その内側に電極領域23を残す。その後電極領域23を貫通する貫通導体25を形成する。貫通導体25は、電極領域23と電気的に接続されるが、外側の電極層21からは電気的に分離されている。
【0040】
図1(A)の構成においては、接着層で積層セラミックキャパシタと薄膜キャパシタとを結合した。複合キャパシタをを形成するための結合方法は、接着層に限定されない。
【0041】
図5(A)〜(C)は、フレキシブルプリント基板を用いた複合キャパシタの実装方法を示す。
図5(A)に示すように、薄膜キャパシタTCを準備する。薄膜キャパシタTCは、図1(C)に示したように、シリコン基板8a上に酸化シリコン層8bを形成した支持基板8上に、下部電極9、誘電体層10、上部電極11、保護層12、バリア金属層13、ハンダバンプ6を有する。薄膜キャパシタTCの下面から側面を経て、上面に到るフレキシブルプリント基板13を配置する。
【0042】
フレキシブルプリント基板13は、例えば接着層を内側表面に、配線層14を外側表面に有する。配線14は、薄膜キャパシタTCの下側から、上側に延在する。薄膜キャパシタTCの所定の端子であるバリア金属層13とフレキシブルプリント基板15の対応する配線とを導電性樹脂体7で電気的に接続する。
【0043】
図5(B)に示すように、フレキシブルプリント基板15の下面上に積層セラミックキャパシタLCを配置し、必要に応じて接着した後、表面電極3とフレキシブルプリント基板15の配線14とを導電性樹脂7で接続する。
【0044】
フレキシブルプリント基板を用いる場合、フレキシブルプリント基板上の配線パターンは、種々のパターンに設計することができる。複数の積層セラミックキャパシタを並列に接続する配線等を形成することも容易である。
【0045】
図5(C)は、1つの薄膜キャパシタTCの裏面に6つの積層セラミックキャパシタLCを接続した形態を示す。薄膜キャパシタTCはフレキシブルプリント基板で覆われており、その表面には配線が形成されている。6つの積層セラミックキャパシタLCは、配線によって並列に薄膜キャパシタTCの電極に接続され、複合キャパシタを構成する。
【0046】
図6(A)〜(C)は、複合キャパシタと他の電子部品とをプリント回路基板上へ実装する構成例を示す。回路システムの規模などに応じて種々の実装が可能である。
【0047】
図6(A)は、LSI1個とデカップリングキャパシタとをプリント回路基板上に実装する比較的簡単な構成を示す。プリント回路基板PCの上面に多数のハンダバンプにより1つの集積回路LSIがフェイスダウンボンディングにより接続されている。集積回路LSIの裏面(図中上面)には放熱プレートDPが熱的に結合されている。プリント回路基板PCの裏面には接続用の多数のピンPが突出して設けられている。
【0048】
プリント回路基板PCの裏面には、ピンPが配置されていない領域があり、ここに2つの複合キャパシタCC1,CC2が結合されている。各複合キャパシタCCは、薄膜キャパシタTCと積層セラミックキャパシタLCとを含み、薄膜キャパシタがプリント回路基板PC側に配置されている。薄膜キャパシタのハンダバンプがプリント回路基板に直接接続され、プリント回路基板内の配線によって集積回路LSIに接続される。LSIと複合キャパシタとが同一領域の上下に配置されているので、配線長を短くすることができる。
【0049】
図6(B)においては、2つの集積回路LSI1,LSI2が共通の放熱プレートDP上に配置され、多数のハンダバンプ6により、プリント回路基板PCに接続されている。集積回路LSI1に対応する位置で、複合キャパシタCC1がハンダバンプによりプリント回路基板PC裏面に接続され、集積回路LSI2に対応する位置で、複合キャパシタCC2がはんだバンプによりプリント回路基板PC裏面に接続されている。図6(A)同様、配線長を短くでき低インピーダンスを実現できる。
【0050】
図6(C)は、より大規模のシステムに適した構成を示す。プリント回路基板PCは、裏面全面に配置したピンPを有する。放熱フィンDFを備えた集積回路LSI1,LSI2は、それぞれハンダバンプによりプリント回路基板上面の所定の位置に結合される。複合キャパシタCC1,CC2,CC3は、集積回路LSI1,LSI2の周辺でハンダバンプによりプリント回路基板PC上面に結合されている。
【0051】
集積回路LSIと複合キャパシタCCとを接続する配線が横方向にも配置されるため、インピーダンスが若干増加するが、LSIと複合キャパシタCCとの間の距離を最短化することにより、可能な限りの低インピーダンスを実現する。
【0052】
以上、実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば積層セラミックキャパシタ、薄膜キャパシタの誘電体層は、例示のものに限らず、種々の材料から選択できる。薄膜キャパシタと積層セラミックキャパシタとの電気的接続に導電性樹脂を用いる場合を説明したが、ハンダ、導電性ペーストその他種々の導電材料を利用できる。
【0053】
その他、種々の変更、改良、組合せ等が可能なことは当業者に自明であろう。
【0054】
【発明の効果】
以上説明したように、本発明によれば、特性の優れたキャパシタが提供される。
【0055】
積層キャパシタの利点を保持しつつ、薄膜キャパシタの利点を併せて享受することができる。
【図面の簡単な説明】
【図1】 本発明の実施例による複合キャパシタの構成を示す断面図及び平面図である。
【図2】 図1(A)〜(C)に示す複合キャパシタの特性を示すグラフである。
【図3】 図1(C)に示す薄膜キャパシタの製造工程を示す断面図及び平面図である。
【図4】 薄膜キャパシタの他の製造工程を示す断面図である。
【図5】 複合キャパシタの他の構成例を示す断面図および平面図である。
【図6】 複合キャパシタの実装例を示す断面図である。
【符号の説明】
LC 積層セラミックキャパシタ
TC 薄膜キャパシタ
CC 複合キャパシタ
PC プリント回路基板
P ピン
1 誘電体(セラミック)層
2 内層電極
3 表面電極
4 接着層
6 ハンダバンプ
7 導電性樹脂体
8 支持基板
9 電極層
10 誘電体層
11 電極層
12 絶縁保護層
13 バリア金属層
14 配線
15 フレキシブルプリント基板
Claims (9)
- 絶縁表面を有する支持基板と、
前記支持基板上に形成された第1の電極層と、
前記第1の電極層の上に形成された第1の誘電体薄膜と、
前記第1の誘電体薄膜の上に形成され、複数の開口部を有する第2の電極層と、
前記第2の電極層上方を覆う絶縁層と、
前記絶縁層、第2の電極層の開口部、誘電体薄膜を通って、前記第1の電極層に接続された複数の第1組の端子と、
前記絶縁層を貫通し、前記第2の電極層に接続された複数の第2組の端子と、を有する薄膜キャパシタと;
前記支持基板裏面側に結合され、交互に積層された電極層とセラミック層とであって、電極層が交互に2つの側面に引き出された電極層とセラミック層と、前記2つの側面上に形成され、引き出された電極と電気的に接続された2つの表面電極とを有する積層セラミックキャパシタと;
前記2つの表面電極を前記第1組および第2組の端子から選択された内部接続用端子に電気的に接続する接続導電部と;
を有する複合キャパシタ。 - さらに、前記内部接続用端子以外の前記第1組および第2組の端子の上に形成され、前記絶縁層上方に突出するバンプを有する請求項1記載の複合キャパシタ。
- 前記第1組および第2組の端子は、前記絶縁層上で、複数の列状に配置され、前記薄膜キャパシタのインダクタンスが前記積層セラミックキャパシタのインダクタンスより小さい請求項1又は2記載の複合キャパシタ。
- 前記積層セラミックキャパシタの容量が、前記薄膜キャパシタの容量より大きい請求項3記載の複合キャパシタ。
- 前記薄膜キャパシタが、前記積層セラミックキャパシタの表面電極間の距離より短い第1方向の幅を有し、前記薄膜キャパシタの支持基板が接着層により前記積層セラミックキャパシタの表面電極間に接着されている請求項1〜4のいずれか1項記載の複合キャパシタ。
- さらに、前記薄膜キャパシタの裏面から側面を回り上面に達し、外側表面に配線を有するフレキシブルプリント基板;を有し、
前記接続導電部が前記フレキシブルプリント基板の配線と、前記表面電極および前記内部接続用端子とを接続する導電部を含む請求項1〜4のいずれか1項記載の複合キャパシタ。 - さらに他の積層セラミックキャパシタ;を有し、
前記他の積層セラミックキャパシタも前記支持基板裏面側で、前記フレキシブルプリント基板の配線に接続されている請求項6記載の複合キャパシタ。 - 前記薄膜キャパシタが、さらに前記第2の電極層の上に形成された第2の誘電体薄膜、その上に形成された第3の電極層を含む請求項1〜7のいずれか1項記載の複合キャパシタ。
- 前記第1の誘電体薄膜がペロブスカイト構造を有する酸化物で形成されている請求項1〜8のいずれか1項記載の複合キャパシタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002249204A JP4150552B2 (ja) | 2002-08-28 | 2002-08-28 | 複合キャパシタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002249204A JP4150552B2 (ja) | 2002-08-28 | 2002-08-28 | 複合キャパシタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004087959A JP2004087959A (ja) | 2004-03-18 |
JP4150552B2 true JP4150552B2 (ja) | 2008-09-17 |
Family
ID=32056389
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002249204A Expired - Fee Related JP4150552B2 (ja) | 2002-08-28 | 2002-08-28 | 複合キャパシタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4150552B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018034067A1 (ja) * | 2016-08-19 | 2018-02-22 | 株式会社村田製作所 | キャパシタ付半導体装置 |
CN114600209A (zh) * | 2019-10-24 | 2022-06-07 | 株式会社村田制作所 | 复合电容器 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58220492A (ja) * | 1982-06-16 | 1983-12-22 | 松下電器産業株式会社 | 複合回路装置 |
JPH0738361B2 (ja) * | 1986-10-20 | 1995-04-26 | 松下電器産業株式会社 | セラミツクコンデンサ |
JPH0547586A (ja) * | 1991-08-16 | 1993-02-26 | Toshiba Corp | コンデンサ部品 |
JP3135443B2 (ja) * | 1994-02-15 | 2001-02-13 | 松下電器産業株式会社 | 積層セラミックコンデンサー |
JPH08162368A (ja) * | 1994-12-02 | 1996-06-21 | Murata Mfg Co Ltd | 複合型積層コンデンサ |
JPH09270338A (ja) * | 1996-03-29 | 1997-10-14 | Tokin Corp | 電子部品 |
JP3523465B2 (ja) * | 1997-09-30 | 2004-04-26 | 京セラ株式会社 | 薄膜コンデンサ |
JP2002100871A (ja) * | 1999-09-02 | 2002-04-05 | Ibiden Co Ltd | プリント配線板及びプリント配線板の製造方法 |
-
2002
- 2002-08-28 JP JP2002249204A patent/JP4150552B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004087959A (ja) | 2004-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI400731B (zh) | 電容元件及其製造方法 | |
JP3843708B2 (ja) | 半導体装置およびその製造方法ならびに薄膜コンデンサ | |
JP4166013B2 (ja) | 薄膜キャパシタ製造方法 | |
JP2960276B2 (ja) | 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法 | |
US8810007B2 (en) | Wiring board, semiconductor device, and method for manufacturing wiring board | |
KR930010076B1 (ko) | 다층혼성집적회로 | |
US7538375B2 (en) | Capacitor structure of semiconductor device and method of fabricating the same | |
US10468187B2 (en) | Thin-film ceramic capacitor having capacitance forming portions separated by separation slit | |
JP4912992B2 (ja) | キャパシタ内蔵基板及びその製造方法 | |
JP2001326305A (ja) | 半導体装置用インターポーザー、その製造方法および半導体装置 | |
JP2002008942A (ja) | コンデンサ装置、コンデンサ装置の製造方法及びコンデンサ装置が実装されたモジュール | |
JPS63266809A (ja) | 集積薄膜コンデンサ | |
US10720280B2 (en) | Thin-film ceramic capacitor having capacitance forming portions separated by separation slit | |
US7531862B2 (en) | Semiconductor device having ferroelectric substance capacitor | |
JP3918675B2 (ja) | 薄膜キャパシタ、それを内蔵した配線基板、それを搭載した半導体集積回路および電子機器システム | |
JP5263528B2 (ja) | キャパシタ構造体及びその製造方法 | |
JP4738228B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4150552B2 (ja) | 複合キャパシタ | |
JP2010251530A (ja) | キャパシタ内蔵型多層プリント配線板及びその製造方法 | |
TWI677071B (zh) | 電子零件搭載封裝體 | |
JP4864313B2 (ja) | 薄膜キャパシタ基板、その製造方法、及び、半導体装置 | |
JP2001177056A (ja) | 半導体集積回路装置 | |
JP3246166B2 (ja) | 薄膜コンデンサ | |
JP2001177008A (ja) | キャパシタを内蔵した回路基板とそれを用いた半導体装置 | |
JP7272003B2 (ja) | 薄膜電子部品搭載基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080321 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080617 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080630 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |