JPH0897070A

JPH0897070A - セラミックコンデンサ

Info

Publication number: JPH0897070A
Application number: JP22786794A
Authority: JP
Inventors: Koichi Hashimoto; 浩一橋本; Yukihiro Nishi; 幸宏西; Takashi Atsuji; 孝厚地
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 1994-09-22
Filing date: 1994-09-22
Publication date: 1996-04-12

Abstract

(57)【要約】【構成】誘電体磁器層と長方形状の内部電極25ａ、25
ｂとを交互に積層して形成されたコンデンサ部26を有す
るチップ本体24と、チップ本体24の主面上に形成された
一対の基板用電極27ａ、27ｂとを有し、その一対の基板
用電極27ａ、27ｂと内部電極25ａ、25ｂとが内部電極の
引出部28ａ、28ｂでもって接続されて成るセラミックコ
ンデンサ23において、内部電極25ａ、25ｂの短辺の長さ
Ａと長辺の長さをＢとの比Ａ／Ｂを 0.5以下とするとと
もに、引出部28ａ、28ｂを内部電極25ａ、25ｂの長辺の
ほぼ中央部に配設し、かつ引出部の幅Ｃを０＜Ｃ＜Ｂ／
２とする。【効果】コンデンサに生じるインダクタンスを非常に
小さく抑制でき、高速化された回路モジュールにおいて
もノイズ発生による電圧レベルの変動に起因する誤動作
を引き起こさない、極めて低インダクタンスのセラミッ
クコンデンサが得られる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コンデンサ部と外部の
電気回路基板の配線に接続するための基板用電極とを有
するセラミックコンデンサに関し、詳細には、非常に高
速でスイッチングする大型コンピュータ等の回路モジュ
ールに組み込まれる、低インダクタンスのセラミックコ
ンデンサに関するものである。

【０００２】

【従来の技術】従来、面実装タイプのセラミック（磁
器）コンデンサとしては、特開昭59-914号等に開示され
たチップ型積層セラミックコンデンサが知られている。

【０００３】図６（ａ）および（ｂ）はそのようなチッ
プ型コンデンサの構成を示すもので、同図（ａ）は横断
面図であり、（ｂ）は縦断面図である。図６（ａ）およ
び（ｂ）に示したチップ型コンデンサ１は、誘電体磁器
からなるチップ本体２の内部に、第１パターンの内部電
極３ａと第２パターンの内部電極３ｂとが誘電体磁器を
介して交互に積層されてコンデンサ部（容量発生部）４
が形成されている。チップ本体２の左右の端面には、外
部の電気回路基板の配線に接続するための基板用電極と
しての端子電極５ａ、５ｂが形成され、内部電極３ａ、
３ｂの一端がそれぞれ接続されている。そして、端子電
極５ａ、５ｂが半田等で回路基板の配線と接続されて面
実装される。

【０００４】このようなチップ型コンデンサ１において
は、図６（ａ）において端子電極に直交する方向の内部
電極の長さＥと端子電極に平行な方向の内部電極の長さ
Ｆとの比Ｅ／Ｆが大きくなる程、インダクタンスが大き
くなることが知られている。図６に示した従来のチップ
型コンデンサ１では、Ｅ／Ｆが通常 1.5以上と大きかっ
たためインダクタンスが 1.0ｎＨ以上と大きくなってい
た。

【０００５】これに対し、コンピュータ等の非常に高速
でスイッチングする集積回路モジュールにおいては、コ
ンデンサのインダクタンスが大きくなるとノイズ発生に
よる電圧レベルの変動に起因する回路の誤動作が生じる
おそれがある。従って、上記構成の従来のチップ型セラ
ミックコンデンサ１では、そのような集積回路に適用で
きないという問題点があった。

【０００６】近年、このようなノイズ発生による電圧レ
ベルの変動に起因する回路の誤動作を防止するべく、例
えば図７（ａ）および（ｂ）にそれぞれ横断面図および
縦断面図で示すような構成のセラミックコンデンサ６が
開発されている。なお、同図において図６と同様の箇所
には同じ符号を付してある。このセラミックコンデンサ
６は、内部電極３ａ、３ｂの端子電極に直交する方向の
長さＥと端子電極に平行な方向の長さＦとの比Ｅ／Ｆを
0.5〜 0.7とすることにより、発生するインダクタンス
を 0.7ｎＨ程度に抑制することができるものである。

【０００７】また、特開昭56-94720号には、図８に縦断
面図で示すような構成のセラミックコンデンサ７が開示
されている。このセラミックコンデンサ７においては、
誘電体磁器からなるチップ本体８の内部に、第１の内部
電極９ａと第２の内部電極９ｂとが誘電体磁器を介して
交互に垂直方向に形成されてコンデンサ部10が形成され
ている。そして、第１の内部電極９ａおよび第２の内部
電極９ｂは、それぞれ同じ側の端部において第１の端子
電極11ａおよび第２の端子電極11ｂに接続されている。
なお、12は第１の端子電極11ａと第２の端子電極11ｂと
を電気的に絶縁するための絶縁層である。このような構
成として、内部電極を流れる電流が、誘電体磁器層を介
して隣接する対向した第１の内部電極９ａおよび第２の
内部電極９ｂ中を反対方向に流れるようにし、それによ
り内部電極中を流れる電流に付随する誘導磁場を相殺し
て相互インダクタンスを減少させるものである。

【０００８】さらに、特公平4-70764 号には、図９に横
断面図で示すような構成のセラミックコンデンサ13が開
示されている。このセラミックコンデンサ13において
は、誘電体磁器からなるチップ本体14の第１の角へ向か
って延びて外部に露出する耳片部と本体部とを有する第
１の内部電極15ａと、誘電体磁器の第２の角へ向かって
延びて外部に露出する耳片部と本体部とを有する第２の
内部電極15ｂとが誘電体磁器を介して交互に積層され
て、コンデンサ部16が形成されている。そして、各耳片
部同士が外部で端子電極（図示せず）により接続されて
コンデンサ13を形成している。このような構成として、
内部電極を流れる電流が、誘電体磁器層を介して隣接す
る対向した第１の内部電極15ａおよび第２の内部電極15
ｂ中をほぼ反対方向に流れるようにし、それにより内部
電極中を流れる電流による磁界を相殺して相互インダク
タンスを減少させるものである。

【０００９】さらにまた、特開平5-326317号には、図10
（ａ）および（ｂ）にそれぞれ分解斜視図および横断面
図で示すような構成のセラミックコンデンサ17が開示さ
れている。なお、同図（ｂ）では図の中央付近の破断線
の両側で異なる断面を表わしている。このセラミックコ
ンデンサ17においては、誘電体磁器層18に第１の内部電
極19ａと第２の内部電極19ｂとが交互に形成されてい
て、各内部電極19ａ、19ｂには、その有効電極部分より
幅が狭い引出部20ａ、20ｂ（同公報中の実施例では有効
電極部分の幅 1.0ｍｍに対して幅 0.5ｍｍ）が対向する
端面に向かって形成されている。そして、これらを積層
してコンデンサ部21が形成されており、引出部20ａ、20
ｂはそれぞれの端部で外部電極22ａ、22ｂに接続されて
いる。このような構成とすることにより、電気的特性等
を変えずに内部電極材料の使用を減らすことが可能にな
ってコストを抑えることができるものである。

【００１０】

【発明が解決しようとする課題】しかしながら、上記図
７に示したセラミックコンデンサ６においても、図６に
示したセラミックコンデンサ１と同様にインダクタンス
が 0.7ｎＨ程度と比較的大きいため、やはりノイズ発生
による電圧レベルの変動に起因する回路の誤動作が生じ
るおそれがあった。

【００１１】また、特開昭56-94720号に開示されたセラ
ミックコンデンサ７には、大容量を得るために内部電極
９ａ、９ｂおよび誘電体磁器層の積層数を増加すると、
各内部電極に接続させる端子電極11ａ、11ｂもそれに応
じて数多くかつ交互に極めて近接させて配置しなければ
ならず、しかも各端子電極11ａ、11ｂ間を絶縁した上で
第１の端子電極11ａ同士および第２の端子電極11ｂ同士
を接続する必要があるので、構造が非常に複雑となって
しまうという問題点があった。また、各内部電極９ａ、
９ｂを回路基板に対して垂直に配置するためコンデンサ
７本体の高さが高くなってしまい、電子回路用の電子部
品として小型化の要求に応じることが難しいという問題
点もあった。さらに、静電容量との関係で内部電極の長
さの比Ｅ／Ｆを小さくすることに限界があるため、自己
インダクタンスが大きくなってしまうという問題点もあ
った。

【００１２】さらに、特公平4-70764 号に開示されたセ
ラミックコンデンサ13にも、隣接する対向した内部電極
15ａおよび15ｂ中を反対方向に流れる電流により相互イ
ンダクタンスは小さくなるものの、そのような効果を維
持しつつ内部電極15ａ、15ｂの縦横比を小さくすること
が静電容量との関係で難しいため、自己インダクタンス
が大きくなってしまうという問題点があった。

【００１３】さらにまた、特開平5-326317号に開示され
たセラミックコンデンサ17では、インダクタンスの低減
は考慮されておらず、内部電極19ａ、19ｂの端子電極22
ａ、22ｂに直交する方向の長さＥと端子電極に平行な方
向の長さＦとの比Ｅ／Ｆが大きいために自己インダクタ
ンスが大きく、また、相互インダクタンスも小さくなら
ないという問題点があった。

【００１４】本発明は、上記事情に鑑みて本発明者等が
鋭意研究を進めた結果完成されたもので、その目的は、
製造が容易で小型化の要求に対応可能な、低インダクタ
ンスのセラミックコンデンサを提供することにある。

【００１５】

【課題を解決するための手段】本発明の請求項１に係る
セラミックコンデンサは、誘電体磁器層と長方形状の内
部電極とを交互に積層して形成されたコンデンサ部を有
するチップ本体と、該チップ本体の主面上に形成された
一対の基板用電極とを有し、該一対の基板用電極と前記
内部電極とが内部電極の引出部でもって接続されて成る
セラミックコンデンサにおいて、前記内部電極の短辺の
長さＡと長辺の長さをＢとの比Ａ／Ｂを０．５以下とす
るとともに、前記引出部を内部電極の長辺のほぼ中央部
に配設し、かつ引出部の幅Ｃを０＜Ｃ＜Ｂ／２としたこ
とを特徴とするものである。

【００１６】また、本発明の請求項２に係るセラミック
コンデンサは、誘電体磁器層と長方形状の内部電極とを
交互に積層して形成されたコンデンサ部を有するチップ
本体と、該チップ本体の主面上に形成された一対の基板
用電極とを有し、該一対の基板用電極と前記内部電極と
がビアホールでもって接続されて成るセラミックコンデ
ンサにおいて、前記内部電極の短辺の長さＡと長辺の長
さをＢとの比Ａ／Ｂを０．５以下とするとともに、前記
ビアホールを内部電極の長辺のほぼ中央部に配設し、か
つビアホールの径Ｄを０＜Ｄ＜Ｂ／２としたことを特徴
とするものである。

【００１７】

【作用】本発明のセラミックコンデンサは、誘電体磁器
層と長方形状の内部電極とを交互に積層して形成された
コンデンサ部において、内部電極の短辺の長さをＡとし
長辺の長さをＢとしたときの比Ａ／Ｂを 0.5以下とする
ことにより内部電極中を流れる短辺方向の電流について
は十分に低い自己インダクタンスを達成できるので、セ
ラミックコンデンサに生じるインダクタンスを 0.1ｎＨ
以下に抑制することができる。

【００１８】また、本発明のセラミックコンデンサで
は、内部電極の長辺のほぼ中央部に配設した、長辺に比
して十分に幅の狭い引出部もしくはビアホールでもって
内部電極と外部電極との接続を行なうので、相対する内
部電極中を流れる長辺方向の電流がほぼ逆向きに流れる
ようになる。そのため、相互インダクタンスを相殺する
ことができて、セラミックコンデンサに生じるインダク
タンスをより一層抑制することができる。

【００１９】従って、本発明によれば、これらの作用効
果により総合的に極めて低インダクタンスのセラミック
コンデンサとなり、非常に高速化された回路モジュール
においてもノイズ発生による電圧レベルの変動に起因す
る誤動作を引き起こさないセラミックコンデンサを提供
することができる。

【００２０】しかも、製造が簡単なため量産性にも優れ
ていることから、安価な低インダクタンスのセラミック
コンデンサを提供することができる。

【００２１】さらに、本発明の請求項２に係るセラミッ
クコンデンサでは、チップ本体の内部電極と平行な主面
上、すなわち底面のみに一対の基板用電極を内部電極と
平行になるように形成して基板用電極が互いに対向しな
い構成とし、この基板用電極とそれに接続される内部電
極とをビアホールを介して接続することにより、チップ
本体の端面に互いに基板用電極を対向配置した場合に比
べて基板用電極間の相互インダクタンスも低減できるた
め、セラミックコンデンサに生じるインダクタンスをよ
り一層低減する効果も有している。

【００２２】

【実施例】以下、本発明のセラミックコンデンサを実施
例に基づいて詳述する。図１（ａ）および（ｂ）は本発
明の請求項１に係るセラミックコンデンサの構成例を示
すもので、同図（ａ）はセラミックコンデンサ23の横断
面図であり、図の中央付近の破断線の両側で異なる断面
を表わしている。また、同図（ｂ）は基板用電極に直交
する面での縦断面図である。

【００２３】これらの図において、24はコンデンサ部を
有するチップ本体であり、多数の誘電体磁器層を積層し
て構成されている。このチップ本体24内には、チップ本
体24を構成する誘電体磁器層の間に長方形状の内部電極
25ａ、25ｂを介装してコンデンサ部26を形成している。
ここで、図１（ａ）におけるＡは長方形状の内部電極25
ａ、25ｂの短辺の長さを示し、Ｂは同じく長辺の長さを
示している。そして、本発明のセラミックコンデンサ23
においては、内部電極25ａ、25ｂの短辺と長辺の長さの
比Ａ／Ｂを 0.5以下としている。

【００２４】また、チップ本体24の側面には、外部の電
気回路基板の配線に接続するための一対の基板用電極27
ａ、27ｂを形成している。この一対の基板用電極27ａ、
27ｂは、チップ本体24の対向する２つの主面（側面）の
みに形成してもよいし、一部をその主面から他の主面に
回り込ませて形成してもよい。例えば、底面となる主面
に基板用電極27ａ、27ｂを回り込ませて形成することに
より、面実装型のセラミックコンデンサとすることがで
きる。

【００２５】そして、長方形状の内部電極25ａ、25ｂの
長辺のほぼ中央部には、基板用電極27ａ、27ｂと内部電
極25ａ、25ｂとを接続するための引出部28ａ、28ｂを配
設しており、その引出部28ａ、28ｂの幅をＣとしたと
き、０＜Ｃ＜Ｂ／２となるように設定している。なお、
引出部28ａ、28ｂの長さ、すなわち内部電極25ａ、25ｂ
から基板用電極27ａ、27ｂまでの長さは、必要とするコ
ンデンサの容量や寸法、インダクタンス等に応じて適宜
設定するが、可能な範囲で短く設定することがインダク
タンスを低くできるという点で好ましい。このような引
出部28ａ、28ｂは、それぞれ内部電極25ａ、25ｂを形成
する際に、その長辺のほぼ中央部を延設することによっ
て容易に形成できる。

【００２６】このようなセラミックコンデンサ23におけ
る充電電流や放電電流などの内部電極25ａ、25ｂ中を流
れる電流の向きを、図２に基づいて説明する。

【００２７】図２（ａ）〜（ｃ）は、図１に示した本発
明のセラミックコンデンサ23の内部電極25ａ、25ｂ中を
流れる電流の向きを示す横断面図ならびに基板用電極27
ａ、27ｂに直交する面での縦断面図および基板用電極27
ａ、27ｂに平行な面での縦断面図であり、図１と同様の
箇所には同じ符号を付してある。これらの図において
は、電流の向きとして、一方の基板用電極27ａから引出
部28ａおよび内部電極25ａを通り、誘電体磁器層を介し
て内部電極25ｂから引出部28ｂを通って他方の基板用電
極27ｂへと流れる場合を示している。そして、図中の実
線の矢印は基板用電極27ａから引出部28ａを通って内部
電極25ａの中を流れる電流の主な向きを表わし、破線の
矢印は内部電極25ｂの中を流れて引出部28ｂを通って基
板用電極27ｂへと流れる電流の主な向きを表わしてい
る。なお、電流がこれとは逆に基板用電極27ｂから基板
用電極27ａへと流れる場合には、各々の矢印の向きは逆
向きとなる。

【００２８】本発明の構成のセラミックコンデンサ23に
おいては、図２（ａ）に示したように、基板用電極27ａ
から幅の狭い引出部28ａを通って内部電極25ａの長辺の
ほぼ中央部に流入した電流は、長辺方向に拡がるように
拡散して内部電極25ａ中を流れる。そして、誘電体磁器
層を介して内部電極25ｂへ流れた電流は、幅の狭い引出
部28ｂへ向かって集中するように内部電極25ｂ中を流
れ、引出部28ｂを通って基板用電極27ｂへと流れる。

【００２９】このような電流の流れは、内部電極25ａ、
25ｂの短辺方向に見た場合は、図２（ｂ）に示したよう
に、誘電体磁器層を挟んで相対した内部電極25ａと25ｂ
とで全体としてほぼ同方向になる。この場合は、内部電
極25ａ、25ｂ間の相互インダクタンスは低減されない。
しかし、内部電極25ａ、25ｂの短辺と長辺の長さの比Ａ
／Ｂを 0.5以下としているために、自己インダクタンス
を十分に小さくすることができる。

【００３０】これに対して、電流の流れを内部電極25
ａ、25ｂの長辺方向に見た場合は、図２（ｃ）に示した
ように、誘電体磁器層を挟んで相対した内部電極25ａと
25ｂとで全体としてほぼ反対方向になる。そのため、内
部電極25ａ、25ｂ間に発生する相互インダクタンスを相
殺することができる。

【００３１】従って、以上のように構成されたセラミッ
クコンデンサ23では、長方形状の内部電極25ａ、25ｂの
短辺と長辺の長さの比を 0.5以下とし、さらに基板用電
極27ａ、27ｂと内部電極25ａ、25ｂとを内部電極25ａ、
25ｂの長辺のほぼ中央部に配設した幅の狭い引出部28
ａ、28ｂで接続する構造とすることにより、内部電極25
ａ、25ｂの短辺方向の電流の流れによる自己インダクタ
ンスを低減でき、かつ長辺方向の電流の流れによる相互
インダクタンスを低減できる。そのため、セラミックコ
ンデンサ23に生じる総合インダクタンスを非常に低く抑
制することができ、非常に高速でスイッチングする回路
モジュールに使用した場合においても、ノイズ発生によ
る電圧レベルの変動に起因する回路の誤動作を生じるこ
とがなくなる。

【００３２】次に、図３（ａ）〜（ｃ）は本発明の請求
項２に係るセラミックコンデンサの構成例を示すもの
で、同図（ａ）はセラミックコンデンサ29の横断面図で
あり、図の中央付近の破断線の両側で異なる断面を表わ
している。また、同図（ｂ）は縦断面図であり、同図
（ｃ）は底面図である。

【００３３】これらの図において、30はコンデンサ部を
有するチップ本体であり、多数の誘電体磁器層を積層し
て構成されている。このチップ本体30内には、チップ本
体30を構成する誘電体磁器層の間に長方形状の内部電極
31ａ、31ｂを介装してコンデンサ部32を形成している。
ここで、図３（ａ）におけるＡも長方形状の内部電極31
ａ、31ｂの短辺の長さを示し、Ｂも同じく長辺の長さを
示している。そして、このセラミックコンデンサ29にお
いても、内部電極31ａ、31ｂの短辺と長辺の長さの比Ａ
／Ｂを 0.5以下としている。

【００３４】また、チップ本体30の底面には、外部の電
気回路基板の配線に接続するための一対の基板用電極33
ａ、33ｂを形成している。この一対の基板用電極33ａ、
33ｂは、図示したようにチップ本体30の１つの主面（底
面）のみに形成してもよいし、一部をその主面から他の
主面に回り込ませて形成してもよい。また、必要とする
電極形状に応じて底面の一部のみに設けてもよく、その
一部から他の主面に回り込ませたものとしてもよい。

【００３５】そして、長方形状の内部電極31ａ、31ｂの
長辺のほぼ中央部には、基板用電極33ａ、33ｂと内部電
極31ａ、31ｂとを接続するための導体を内部に充填した
ビアホール34ａ、34ｂを配設している。ここで、内部電
極31ａと基板用電極33ａを接続するビアホール34ａは、
他方の内部電極31ｂをその長辺のほぼ中央部において貫
通しているが、このビアホール34ａの周囲の内部電極31
ｂに電極膜を形成しないブランク部を設けることにより
空隙を確保して、ビアホール34ａと内部電極31ｂとの間
を絶縁している。また、内部電極31ｂを接続するビアホ
ール34ｂとそれが貫通する内部電極31ａとの間も同様に
して絶縁している。また、ビアホール34ａ、34ｂの幅を
Ｄとしたとき、０＜Ｄ＜Ｂ／２となるように設定してい
る。なお、ビアホール34ａ、34ｂの内部電極31ａ、31ｂ
内での位置、すなわち内部電極31ａ、31ｂの長辺からビ
アホール34ａ、34ｂまでの距離は、必要とするコンデン
サの容量や寸法、インダクタンス等に応じて適宜設定す
るが、可能な範囲で短く設定することが、インダクタン
スを低くできるという点で好ましい。

【００３６】このようなセラミックコンデンサ29におけ
る充電電流や放電電流などの内部電極31ａ、31ｂ中を流
れる電流の向きを、図４に基づいて説明する。

【００３７】図４（ａ）〜（ｃ）は、図３に示した本発
明のセラミックコンデンサ29の内部電極31ａ、31ｂ中を
流れる電流の向きを示す横断面図ならびにビアホール34
ａ、34ｂを通る断面での縦断面図およびその断面に直交
する面での縦断面図であり、図３と同様の箇所には同じ
符号を付してある。これらの図においては、電流の向き
として、一方の基板用電極33ａからビアホール34ａおよ
び内部電極31ａを通り、誘電体磁器層を介して内部電極
31ｂからビアホール34ｂを通って他方の基板用電極33ｂ
へと流れる場合を示している。そして、図中の実線の矢
印は基板用電極33ａからビアホール34ａを通って内部電
極31ａの中を流れる電流の主な向きを表わし、破線の矢
印は内部電極31ｂの中を流れてビアホール34ｂを通って
基板用電極33ｂへと流れる電流の主な向きを表わしてい
る。なお、電流がこれとは逆に基板用電極33ｂから基板
用電極33ａへと流れる場合には、各々の矢印の向きは逆
向きとなる。

【００３８】本発明の構成のセラミックコンデンサ29に
おいても、図４（ａ）に示したように、基板用電極33ａ
からビアホール34ａを通って内部電極31ａの長辺のほぼ
中央部に流入した電流は、長辺方向に拡がるように拡散
して内部電極31ａ中を流れる。そして、誘電体磁器層を
介して内部電極31ｂへ流れた電流は、ビアホール34ｂへ
向かって集中するように内部電極31ｂ中を流れ、ビアホ
ール34ｂを通って基板用電極33ｂへと流れる。

【００３９】このような電流の流れは、内部電極31ａ、
31ｂの短辺方向に見た場合は、図４（ｂ）に示したよう
に、誘電体磁器層を挟んで相対した内部電極31ａと31ｂ
とで全体としてほぼ同方向になる。この場合は、内部電
極31ａ、31ｂ間の相互インダクタンスは低減されない。
しかし、内部電極31ａ、31ｂの短辺と長辺の長さの比Ａ
／Ｂを 0.5以下としているために自己インダクタンスを
十分に小さくすることができる。

【００４０】これに対して、電流の流れを内部電極31
ａ、31ｂの長辺方向に見た場合は、図４（ｃ）に示した
ように、誘電体磁器層を挟んで相対した内部電極31ａと
31ｂとで全体としてほぼ反対方向になる。そのため、内
部電極31ａ、31ｂ間に発生する相互インダクタンスを相
殺することができる。

【００４１】従って、以上のように構成されたセラミッ
クコンデンサ29では、長方形状の内部電極31ａ、31ｂの
短辺と長辺の長さの比を 0.5以下とし、さらに基板用電
極33ａ、33ｂと内部電極31ａ、31ｂとを内部電極31ａ、
31ｂのほぼ中央部に配設した幅の狭いビアホール34ａ、
34ｂで接続する構造とすることにより、内部電極31ａ、
31ｂの短辺方向の電流の流れによる自己インダクタンス
を低減でき、かつ長辺方向の電流の流れによる相互イン
ダクタンスを低減できる。そのため、セラミックコンデ
ンサ29に生じる総合インダクタンスを非常に低く抑制す
ることができ、非常に高速でスイッチングする回路モジ
ュールに使用した場合においても、ノイズ発生による電
圧レベルの変動に起因する回路の誤動作を生じることが
なくなる。

【００４２】また、図５（ａ）および（ｂ）に、本発明
の請求項２に係るセラミックコンデンサの他の構成例を
示す。図５（ａ）は本発明の請求項２に係るセラミック
コンデンサ35の横断面図であり、図の中央付近の破断線
の両側で異なる断面を表わしている。また、同図（ｂ）
は縦断面図である。

【００４３】図５において、36はコンデンサ部を有する
チップ本体であり、多数の誘電体磁器層を積層して構成
されている。このチップ本体36内には、チップ本体36を
構成する誘電体磁器層の間に長方形状の内部電極37ａ、
37ｂを介装してコンデンサ部38を形成している。ここ
で、図５（ａ）におけるＡも長方形状の内部電極37ａ、
37ｂの短辺の長さを示し、Ｂも同じく長辺の長さを示し
ている。そして、このセラミックコンデンサ35において
も、内部電極37ａ、37ｂの短辺と長辺の長さの比Ａ／Ｂ
を 0.5以下としている。

【００４４】また、チップ本体36の底面には、外部の電
気回路基板の配線に接続するための一対の基板用電極39
ａ、39ｂを形成している。この一対の基板用電極39ａ、
39ｂも、図示したようにチップ本体36の１つの主面（底
面）のみに形成してもよいし、一部をその主面から他の
主面に回り込ませて形成してもよい。また、必要とする
電極形状に応じて底面の一部のみに設けてもよく、その
一部から他の主面に回り込ませたものとしてもよい。

【００４５】そして、長方形状の内部電極37ａ、37ｂの
長辺のほぼ中央部にそれぞれその一部を延設した突起部
40ａ、40ｂを形成し、その突起部40ａ、40ｂ内に、基板
用電極39ａ、39ｂと内部電極37ａ、37ｂとを接続するた
めの導体を内部に充填したビアホール41ａ、41ｂを配設
している。ここで、内部電極37ａと基板用電極39ａを接
続するビアホール41ａは、内部電極37ａから延設された
突起部40ａを貫通するように形成されていて、他方の内
部電極37ｂを貫通することはないので、ビアホール41ａ
と内部電極37ｂとの間の絶縁は確保されている。また、
内部電極37ｂを接続するビアホール41ｂと内部電極37ａ
との間も同様に絶縁が確保されている。また、ビアホー
ル41ａ、41ｂも、その幅をＤとしたとき０＜Ｄ＜Ｂ／２
となるように設定している。なお、突起部40ａ、40ｂの
幅や長さ、ならびに突起部40ａ、40ｂ内でのビアホール
41ａ、41ｂの位置、すなわち内部電極37ａ、37ｂの長辺
からビアホール41ａ、41ｂまでの距離は、必要とするコ
ンデンサの容量や寸法、インダクタンス等に応じて適宜
設定するが、可能な範囲で短く設定することが、インダ
クタンスを低くできるという点で好ましい。

【００４６】このようなセラミックコンデンサ35におけ
る充電電流や放電電流などの内部電極37ａ、37ｂ中を流
れる電流の向きは、図４に示した例とほぼ同様になる。
従って、セラミックコンデンサ29と同じ作用効果により
総合インダクタンスを非常に低く抑制することができ
る。

【００４７】なお、上記の本発明のセラミックコンデン
サ23、29、35においてはチップ本体内に一連のコンデン
サ部を有する構造を示したが、チップ本体内に並列もし
くは直列あるいは直並列に複数のコンデンサ部を有して
いてもよく、その場合にも同様に低インダクタンスのセ
ラミックコンデンサを得ることができる。

【００４８】チップ本体24、30、36を構成する誘電体磁
器層には、種々の誘電体材料を用いることができ、例え
ばＢａＴｉＯ₃、ＬａＴｉＯ₃、ＣａＴｉＯ₃、ＮｄＴ
ｉＯ₃、ＭｇＴｉＯ₃、ＳｒＴｉＯ₃、ＣａＺｒＯ₃、
ＳｒＳｎＯ₃、ＢａＴｉＯ₃にＮｂ₂Ｏ₅、Ｔａ
₂Ｏ₅、ＺｎＯ、ＣｏＯ等を添加した組成物、ＢａＴｉ
Ｏ₃の構成原子であるＢａをＣａで、ＴｉをＺｒやＳｎ
で部分的に置換した固溶体等のチタン酸バリウム系材料
や、Ｐｂ（Ｍｇ_1/3Ｎｂ_2/3）Ｏ₃、Ｐｂ（Ｆｅ，Ｎ
ｄ，Ｎｂ）Ｏ₃系ペロブスカイト型構造化合物、Ｐｂ
（Ｍｇ_1/3Ｎｂ_2/3）Ｏ₃−ＰｂＴｉＯ₃等の２成分系
組成物、Ｐｂ（Ｍｇ_1/3Ｎｂ_2/3）Ｏ₃−ＰｂＴｉＯ₃
−Ｐｂ（Ｍｇ_1/2Ｗ_1/2）Ｏ₃、Ｐｂ（Ｍｇ_1/3Ｎｂ
_2/3）Ｏ₃−Ｐｂ（Ｚｎ_1/3Ｎｂ_2/3）Ｏ₃−ＰｂＴｉ
Ｏ₃、Ｐｂ（Ｍｇ_1/3Ｎｂ_2/3）Ｏ₃−Ｐｂ（Ｚｎ_1/3
Ｎｂ_2/3）Ｏ₃−Ｐｂ（Ｓｍ_1/2Ｎｂ_1/2）Ｏ₃等の３
成分系組成物、あるいはそれらにＭｎＯ、ＭｎＯ₂、Ｃ
ｕＯ、ＢａＴｉＯ₃等を添加したもの等の鉛系リラクサ
ー材料などが挙げられる。チップ本体24、30、36の形成
に際しては、これらの誘電体粉末をバインダーと十分に
混合したスリップからセラミックグリーンシートに成形
したものを使用する。

【００４９】内部電極25ａ、25ｂ、31ａ、31ｂ、37ａ、
37ｂを形成する材料としては、例えばＰｄ、Ａｇ、Ｐ
ｔ、Ｎｉ、Ｃｕ、Ｐｂ及びそれらの合金が挙げられる。
内部電極の形成に当たっては、このような電極材料粉末
をバインダーと混合粉砕してペースト状にした導電性ペ
ーストが用いられる。この導電性ペーストをスクリーン
印刷法などによってセラミックグリーンシート上に内部
電極パターンとして印刷して積層・圧着・焼成すること
により、所望の内部電極25ａ、25ｂ、31ａ、31ｂ、37
ａ、37ｂを形成する。

【００５０】また、基板用電極27ａ、27ｂ、33ａ、33
ｂ、39ａ、39ｂを形成する材料は内部電極と同様であ
り、導電性ペーストとしてチップ本体24、30、36の底面
に塗布して焼成することにより、所望の基板用電極27
ａ、27ｂ、33ａ、33ｂ、39ａ、39ｂを形成する。あるい
は、スパッタリング等の薄膜形成法による導体膜によっ
て形成してもよい。また、このようにして形成した電極
膜に、さらにメッキ法によりＮｉ、Ｎｉ−Ｓｎ、Ａｕ等
のメッキ膜を析出させてもよい。

【００５１】これらの基板用電極27ａ、27ｂ、33ａ、33
ｂ、39ａ、39ｂの厚さは、20μｍ以下とするとさらにイ
ンダクタンスが低下するといった点で好ましい。そし
て、基板用電極27ａ、27ｂ、33ａ、33ｂ、39ａ、39ｂの
各々は、外部の回路モジュール基板に、その基板上の接
続ランドなどを介して半田などを用いて接続される。

【００５２】ビアホール34ａ、34ｂ、41ａ、41ｂは、図
３あるいは図５に示したように長方形状の内部電極31
ａ、31ｂ、37ａ、37ｂの長辺のほぼ中央部に形成する。
これらのビアホールの形成に当たっては、まずセラミッ
クグリーンシートの所定の位置に、後から印刷する内部
電極パターンのほぼ中央部に長辺方向に沿って列状に並
ぶように穴加工（スルーホール加工）を施す。この穴加
工は、ＭＰＳ（マルチ・パンチング・システム）装置な
どを使用して行なう。

【００５３】次に、スルーホールを形成したグリーンシ
ート上に、導電性ペーストを所定の内部電極パターン形
状に印刷する。この内部電極パターンには、基板用電極
33ａまたは39ａに接続される内部電極31ａまたは37ａと
なるパターンと、基板用電極33ｂまたは39ｂに接続され
る内部電極31ｂまたは37ｂとなるパターンとのそれぞれ
２種類を用いる。これら内部電極パターンの印刷に際し
ては、内部電極と接続されるビアホールとなるスルーホ
ール部分には、導電性ペーストの一部がスルーホールの
淵に掛かるように、スルーホールの径と同じ程度の大き
さの中抜きを施して印刷する。一方、他方の内部電極と
接続されないスルーホール部分には、内部電極とビアホ
ールとの電気的な導通を避けて絶縁性を確保するため、
スルーホール端部から所定のマージン（間隙）を設定し
て、図２（ａ）に示した内部電極31ａのように印刷す
る。このマージンは印刷あるいは積層時のずれを見込ん
で設定されるが、通常は 150μｍより小さくなると絶縁
不良を起こしやすい傾向があるため、それ以上に設定す
ることが好ましい。但しこの数値は、内部電極パターン
の印刷精度や印刷後のグリーンシートの積層精度、誘電
体および内部電極の材質の選定、ビアホール形成の際の
導体のにじみ等により異なるため、それらに応じて適宜
選択すれば良い。なお、スルーホールすなわちビアホー
ルの形状および上記所定のマージンの形状は必ずしも円
形である必要はなく、所望の特性を有すれば、三角形、
四角形、六角形等の多角形や楕円形などの種々の形状で
あってもよい。

【００５４】次いで、上記のスルーホール加工と内部電
極パターン印刷を施したグリーンシートを、２種類の内
部電極パターンが交互に積層されてコンデンサ部30、36
が形成されるように所定数積層する。その後、互いに繋
がって細長い空洞を形成したスルーホール部に、基板用
電極33ａ、33ｂまたは39ａ、39ｂと内部電極31ａ、31ｂ
または37ａ、37ｂとを接続するための導体を、スクリー
ン印刷・エッチングプレート印刷等の方法によって充填
する。この導体の材料は、安定して電気的導通を確保で
きれば特に限定はないが、内部電極と同種の材料を用い
ると、焼成時の収縮の違いによる接続不良が発生せず接
続部が一体化して良好な導通特性が得られる点で好まし
い。このようにして導体が充填されたスルーホールは、
焼成後に基板用電極と内部電極とを接続するビアホール
となる。なお、ビアホール34ａ、34ｂおよび41ａ、41ｂ
の長さはインダクタンスの発生に関与し、ビアホールが
長くなるに従ってビアホールの持つ自己インダクタンス
が増加するため、なるべく短くすることが好ましい。

【００５５】また、内部電極25ａ、25ｂに引出部28ａ、
28ｂを形成して基板用電極27ａ、27ｂと接続するセラミ
ックコンデンサ23では、前述のように、それぞれ内部電
極25ａ、25ｂを形成する際にその長辺のほぼ中央部を延
設することによって引出部28ａ、28ｂを形成し、そのよ
うな２種類の内部電極パターンが印刷されたグリーンシ
ートを交互に所定数積層する。

【００５６】そして、必要に応じてチップ本体の上部の
ブランク層となるセラミックグリーンシートを積層し、
熱圧着した後で所定のサイズに切断し、脱バインダーを
行なった後に焼成する。

【００５７】焼成後に、バレル研磨を行なってチップ本
体の角面を研磨した後、チップ本体の主面に端部が露出
している引出部またはビアホールに対して一対の基板用
電極を形成する。この基板用電極は、前述のように導電
性ペーストを用いて形成してもよく、あるいはスパッタ
リング等の薄膜形成法によって形成してもよい。

【００５８】以下に、本発明のセラミックコンデンサの
具体例を示す。〔例１〕本例においては、図１に示した構成の、本発明
の請求項１に係るセラミックコンデンサを作製した。

【００５９】まず、誘電体磁器層の材料としてＰＭＮ
（Ｐｂ（Ｍｇ_1/3Ｎｂ_2/3）Ｏ₃）を主成分とする鉛系
リラクサー材料粉末を用意し、それをアクリル系樹脂の
バインダーと混合して得られたスリップを用いて、ドク
ターブレード法によって厚さ30μｍのセラミックグリー
ンシートを成形した。

【００６０】このセラミックグリーンシートに、Ａｇま
たはＡｇ／Ｐｄからなる導電性ペーストを用いて、スク
リーン印刷法により長方形状の内部電極パターンを印刷
した。この内部電極パターンの寸法は、内部電極の短辺
の長さＡ＝ 0.8ｍｍ、長辺の長さ（幅）Ｂ＝ 3.2ｍｍ、
短辺と長辺の長さの比Ａ／Ｂ＝0.25となり、厚さが２〜
４μｍとなるようにした。また、同時に長辺方向のほぼ
中央部から垂直にグリーンシート端部まで、約 200μｍ
の幅で引出部を設けた。

【００６１】次いで、引出部が互いに内部電極の反対側
の長辺にくるように、２種類の内部電極パターンを印刷
したグリーンシートを交互に５枚ずつ積層した後、さら
にその上下にマージン部分となるグリーンシートを積層
した。

【００６２】このように積層したグリーンシートを熱圧
着して一体化した後、長さ4.15ｍｍ、幅2.23ｍｍのチッ
プに切断した。これを乾燥機により 300℃で脱バインダ
ーした後、950 ℃、3.5 時間の条件で焼成して、長さ
3.2ｍｍ、幅 1.6ｍｍ、厚さ 0.7ｍｍのチップ本体を作
製した。

【００６３】このチップ本体をバレル研磨にかけて角面
を研磨した後、引出部が露出した側面に、Ａｇからなる
導電性ペーストを用いてディップ方式で塗布して基板用
電極パターンを形成した。これを乾燥後に、600 ℃、10
分間の条件で焼き付け工程を通し、さらに５μｍ厚のＮ
ｉメッキ膜と２μｍ厚のＳｎ−Ｐｂメッキ膜を形成して
基板用電極を形成し、セラミックコンデンサ試料Ａを得
た。

【００６４】このようにして得た試料Ａについて、測定
器ＹＨＰ4274Ａを用いて周波数１ｋＨｚ、電圧１Ｖの時
の静電容量を測定した後、測定器ＹＨＰ4191Ａを用いて
共振周波数を測定し、共振周波数ｆ₀と静電容量Ｃとイ
ンダクタンスＬの関係式ｆ₀＝１／２π√（Ｌ・Ｃ）よ
りインダクタンスを算出した。その結果、試料Ａが有す
るインダクタンスは、0.250 ｎＨと非常に小さいもので
あった。

【００６５】これに対し、比較例として図６に示した構
造の長さ 3.2ｍｍ、幅 1.6ｍｍ、厚さ 1.0ｍｍのコンデ
ンサについて同様にインダクタンスを測定したところ、
1.0〜1.5 ｎＨのインダクタンスを有しており、本発明
のセラミックコンデンサが極めて低インダクタンスであ
ることが確認できた。

【００６６】〔例２〕次に、〔例１〕と同様にしてセラ
ミックコンデンサ試料を作製するに当り、内部電極の短
辺の長さＡおよび長辺の長さＢを変えて、表１に示すよ
うに短辺と長辺の長さの比Ａ／Ｂの異なる試料Ｂ〜Ｈを
得た。これらについて〔例１〕と同様にしてインダクタ
ンスを求めたところ、表１に示した結果が得られた。

【００６７】

【表１】

【００６８】表１の結果より、内部電極の短辺と長辺の
長さの比Ａ／Ｂが 0.5以下のコンデンサ試料Ｅ〜Ｈであ
れば、インダクタンスを 0.5ｎＨ以下と小さく抑制で
き、実用上使用可能であることが確認できた。

【００６９】〔例３〕次に、〔例１〕と同様にしてセラ
ミックコンデンサ試料を作製するに当り、引出部の幅と
内部電極の長辺の長さの比Ｃ／Ｂの異なる試料Ｉ〜Ｏを
得た。

【００７０】これらについて〔例１〕と同様にしてイン
ダクタンスを求めたところ、表２に示した結果が得られ
た。

【００７１】

【表２】

【００７２】表２の結果より、本実施例のセラミックコ
ンデンサにおいては、試料Ｋ〜Ｏであればインダクタン
スを 0.5ｎＨ以下とすることができ、好ましい結果とな
ったことがわかる。

【００７３】〔例４〕次に、本例においては、図３に示
した構成の、本発明の請求項２に係るセラミックコンデ
ンサを作製した。

【００７４】まず、誘電体磁器層の材料としてＰＭＮを
主成分とする鉛系リラクサー材料粉末を用意し、それを
アクリル系樹脂のバインダーと混合して得られたスリッ
プを用いて、ドクターブレード法によって厚さ30μｍの
セラミックグリーンシートを成形した。

【００７５】このセラミックグリーンシートの所定の位
置に、ＭＰＳ装置を使用して、後から印刷する内部電極
パターンの長辺のほぼ中央部に直径 120μｍのスルーホ
ールを１個ずつ計２個加工した。

【００７６】このスルーホール加工を施したグリーンシ
ートに、ＡｇまたはＡｇ／Ｐｄからなる導電性ペースト
を用いて、スクリーン印刷法により長方形状の内部電極
パターンを印刷した。この内部電極パターンの寸法は、
内部電極の短辺の長さＡ＝ 0.8ｍｍ、長辺の長さ（幅）
Ｂ＝ 3.2ｍｍ、短辺と長辺の長さの比Ａ／Ｂ＝0.25とな
り、厚さが２〜４μｍとなるようにした。また、ビアホ
ールと接続する部分には、導電性ペーストの一部がスル
ーホールの淵に掛かるようにスルーホール径と同じ直径
120μｍの中抜きを設け、ビアホールと接続しない部分
には、スルーホールの周囲にそれぞれ 150μｍのマージ
ンを取って直径 540μｍの中抜きを設けた。

【００７７】次いで、上記２つのビアホールに交互に導
通するように、２種類の内部電極パターンを印刷したグ
リーンシートを交互に５枚ずつ積層した後、細長い空洞
となったスルーホールに、内部電極と同じＡｇまたはＡ
ｇ／Ｐｄからなる導電性ペーストを充填した。

【００７８】このように積層したグリーンシートを熱圧
着して一体化した後、長さ4.15ｍｍ、幅2.23ｍｍのチッ
プに切断した。これを乾燥機により 300℃で脱バインダ
ーした後、950 ℃、3.5 時間の条件で焼成して、長さ
3.2ｍｍ、幅 1.6ｍｍ、厚さ 0.7ｍｍのチップ本体を作
製した。

【００７９】このチップ本体をバレル研磨にかけて角面
を研磨した後、ビアホールの端部が露出した底面に、Ａ
ｇからなる導電性ペーストを用いてスクリーン印刷法に
より基板用電極パターンを印刷した。この基板用電極パ
ターンは、図３（ｃ）に示した一対の長方形状のものと
し、その寸法は基板用電極の長さが 3.2ｍｍ、幅が 0.4
ｍｍとなるようにし、厚さは20μｍとなるようにした。
これを乾燥後に、 600℃、10分間の条件で焼き付け工程
を通し、さらに５μｍ厚のＮｉメッキ膜と２μｍ厚のＳ
ｎ−Ｐｂメッキ膜を形成して基板用電極を形成し、セラ
ミックコンデンサ試料Ｐを得た。

【００８０】このようにして得た試料Ｐについて〔例
１〕と同様にしてインダクタンスを求めたところ、0.19
0 ｎＨとなり、試料Ａと比較してさらに小さいことが確
認できた。

【００８１】〔例５〕次に、本例においては、図５に示
した構成の、本発明の請求項２に係るセラミックコンデ
ンサを作製した。

【００８２】まず、誘電体磁器層の材料としてＰＭＮを
主成分とする鉛系リラクサー材料粉末を用意し、それを
アクリル系樹脂のバインダーと混合して得られたスリッ
プを用いて、ドクターブレード法によって厚さ30μｍの
セラミックグリーンシートを成形した。

【００８３】このセラミックグリーンシートの所定の位
置に、ＭＰＳ装置を使用して、後から印刷する内部電極
パターンの長辺のほぼ中央部から延設した長方形状の突
起部と重なるように、直径 120μｍのスルーホールを１
個ずつ計２個加工した。

【００８４】このスルーホール加工を施したグリーンシ
ートに、ＡｇまたはＡｇ／Ｐｄからなる導電性ペースト
を用いて、スクリーン印刷法により長方形状の内部電極
パターンを印刷した。この内部電極パターンの寸法は、
内部電極の短辺の長さＡ＝ 0.8ｍｍ、長辺の長さ（幅）
Ｂ＝ 3.2ｍｍ、短辺と長辺の長さの比Ａ／Ｂ＝0.25とな
り、厚さが２〜４μｍとなるようにした。また、ビアホ
ールと接続する部分には、短辺の長さ 0.2ｍｍ、長辺の
長さ 0.3ｍｍとなる長方形状の突起部を同時に印刷し
た。

【００８５】次いで、上記２つのビアホールに交互に導
通するように、２種類の内部電極パターンを印刷したグ
リーンシートを交互に５枚ずつ積層した後、細長い空洞
となったスルーホールに、内部電極と同じＡｇまたはＡ
ｇ／Ｐｄからなる導電性ペーストを充填した。

【００８６】このように積層したグリーンシートを熱圧
着して一体化した後、長さ4.15ｍｍ、幅2.23ｍｍのチッ
プに切断した。これを乾燥機により 300℃で脱バインダ
ーした後、950 ℃、3.5 時間の条件で焼成して、長さ
3.2ｍｍ、幅 1.6ｍｍ、厚さ 0.7ｍｍのチップ本体を作
製した。

【００８７】このチップ本体をバレル研磨にかけて角面
を研磨した後、ビアホールの端部が露出した底面に、Ａ
ｇからなる導電性ペーストを用いてスクリーン印刷法に
より基板用電極パターンを印刷した。この基板用電極パ
ターンは、図３（ｃ）に示した一対の長方形状のものと
し、その寸法は基板用電極の長さが 3.2ｍｍ、幅が 0.4
ｍｍとなるようにし、厚さは20μｍとなるようにした。
これを乾燥後に、 600℃、10分間の条件で焼き付け工程
を通し、さらに５μｍ厚のＮｉメッキ膜と２μｍ厚のＳ
ｎ−Ｐｂメッキ膜を形成して基板用電極を形成し、セラ
ミックコンデンサ試料Ｑを得た。

【００８８】このようにして得た試料Ｑについて〔例
１〕と同様にしてインダクタンスを求めたところ、0.20
0 ｎＨとなり、試料Ａと比較してさらに小さいことが確
認できた。

【００８９】なお、本発明の請求項２に係るセラミック
コンデンサは、請求項１に係るセラミックコンデンサに
比較してインダクタンスをより小さくできるが、作製に
当たってグリーンシートにビアホール加工を行なう必要
があることや、チップ本体の底面に一対の基板用電極を
形成するのに治具を必要とすることなどから、その作製
に手間がかかったり工数が増えたりする場合がある。従
って、それらも考慮して、必要とするインダクタンスや
容量などから最適な構成を選択することが好ましく、そ
れにより幅広い要求に対する対応が可能となる。

【００９０】

【発明の効果】以上詳述したように、本発明のセラミッ
クコンデンサによれば、誘電体磁器層と長方形状の内部
電極とを交互に積層して形成されたコンデンサ部におい
て、内部電極の短辺と長辺の長さの比Ａ／Ｂを 0.5以下
とするとともに、チップ本体の主面上に形成された一対
の基板用電極と内部電極を接続する引出部もしくはビア
ホールを内部電極の長辺のほぼ中央部に配設し、かつ引
出部の幅Ｃを０＜Ｃ＜Ｂ／２またはビアホールの径Ｄを
０＜Ｄ＜Ｂ／２とした構成とすることにより、コンデン
サに発生する総合インダクタンスを非常に小さく抑制す
ることができ、極めて低インダクタンスとしたセラミッ
クコンデンサを提供することができた。

【００９１】また、本発明のセラミックコンデンサによ
れば、非常に高速化された回路モジュールにおいてもノ
イズ発生による電圧レベルの変動に起因する誤動作を引
き起こさない、極めて低インダクタンスとした面実装タ
イプのセラミックコンデンサを提供することができた。
そのため、高速化された回路モジュールの動作を安定化
することが可能となり、さらなる高速化に対応できるよ
うになる。

【００９２】さらに、本発明の請求項１に係るセラミッ
クコンデンサによれば、その作製に当たって従来の積層
セラミックコンデンサと比べて特別な工程を必要としな
いため、低インダクタンスのセラミックコンデンサを低
コストで製造することが可能である。

【図面の簡単な説明】

【図１】（ａ）および（ｂ）は、本発明のセラミックコ
ンデンサの構成例を示す横断面図及び縦断面図である。

【図２】（ａ）〜（ｃ）は、それぞれ本発明のセラミッ
クコンデンサの構成例における電流の向きを説明する横
断面図ならびに縦断面図および縦断面図である。

【図３】（ａ）〜（ｃ）は、それぞれ本発明のセラミッ
クコンデンサの他の構成例を示す横断面図、縦断面図お
よび底面図である。

【図４】（ａ）〜（ｃ）は、それぞれ本発明のセラミッ
クコンデンサの他の構成例における電流の向きを説明す
る横断面図ならびに縦断面図および縦断面図である。

【図５】（ａ）および（ｂ）は、本発明のセラミックコ
ンデンサの他の構成例を示す横断面図および縦断面図で
ある。

【図６】（ａ）および（ｂ）は、従来のセラミックコン
デンサの構成を示す横断面図および縦断面図である。

【図７】（ａ）および（ｂ）は、従来の他のセラミック
コンデンサの構成を示す横断面図および縦断面図であ
る。

【図８】従来の他のセラミックコンデンサの構成を示す
縦断面図である。

【図９】従来の他のセラミックコンデンサの構成を示す
横断面図である。

【図１０】（ａ）および（ｂ）は、従来の他のセラミッ
クコンデンサの構成を示す分解斜視図および横断面図で
ある。

【符号の説明】

23、29、35・・・・・・・・・・・・・・・セラミック
コンデンサ 24、30、36・・・・・・・・・・・・・・・チップ本体 25ａ、25ｂ、31ａ、31ｂ、37ａ、37ｂ・・・内部電極 26、32、38・・・・・・・・・・・・・・・コンデンサ
部 27ａ、27ｂ、33ａ、33ｂ、39ａ、39ｂ・・・基板用電極 28ａ、28ｂ・・・・・・・・・・・・・・・引出部 34ａ、34ｂ、41ａ、41ｂ・・・・・・・・・ビアホール 40ａ、40ｂ・・・・・・・・・・・・・・・突起部Ａ・・・・・内部電極の短辺の長さＢ・・・・・内部電極の長辺の長さＣ・・・・・引出部の幅Ｄ・・・・・ビアホールの径

Claims

【特許請求の範囲】

【請求項１】誘電体磁器層と長方形状の内部電極とを
交互に積層して形成されたコンデンサ部を有するチップ
本体と、該チップ本体の主面上に形成された一対の基板
用電極とを有し、該一対の基板用電極と前記内部電極と
が内部電極の引出部でもって接続されて成るセラミック
コンデンサにおいて、前記内部電極の短辺の長さＡと長
辺の長さをＢとの比Ａ／Ｂを０．５以下とするととも
に、前記引出部を内部電極の長辺のほぼ中央部に配設
し、かつ引出部の幅Ｃを０＜Ｃ＜Ｂ／２としたことを特
徴とするセラミックコンデンサ。
【請求項２】誘電体磁器層と長方形状の内部電極とを
交互に積層して形成されたコンデンサ部を有するチップ
本体と、該チップ本体の主面上に形成された一対の基板
用電極とを有し、該一対の基板用電極と前記内部電極と
がビアホールでもって接続されて成るセラミックコンデ
ンサにおいて、前記内部電極の短辺の長さＡと長辺の長
さをＢとの比Ａ／Ｂを０．５以下とするとともに、前記
ビアホールを内部電極の長辺のほぼ中央部に配設し、か
つビアホールの径Ｄを０＜Ｄ＜Ｂ／２としたことを特徴
とするセラミックコンデンサ。