CN110729127A - 多层陶瓷电容器和具有多层陶瓷电容器的板 - Google Patents

多层陶瓷电容器和具有多层陶瓷电容器的板 Download PDF

Info

Publication number
CN110729127A
CN110729127A CN201910981832.9A CN201910981832A CN110729127A CN 110729127 A CN110729127 A CN 110729127A CN 201910981832 A CN201910981832 A CN 201910981832A CN 110729127 A CN110729127 A CN 110729127A
Authority
CN
China
Prior art keywords
dielectric
dielectric layer
multilayer ceramic
internal electrode
ceramic capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910981832.9A
Other languages
English (en)
Inventor
朴文秀
崔宰宪
张炳哲
金东勋
崔畅学
金昞建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN110729127A publication Critical patent/CN110729127A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)

Abstract

本发明提供一种多层陶瓷电容器和具有多层陶瓷电容器的板。所述多层陶瓷电容器(MLCC)包括：主体，包括第一介电层和第二介电层，主体包括第一表面、第二表面、第三表面、第四表面、第五表面和第六表面；第一内电极，设置在第一介电层上，暴露于第三表面、第五表面和第六表面，并通过第一空间与第四表面分开；第二内电极，设置在第二介电层上以通过插设在第一内电极和第二内电极之间的第一介电层或第二介电层而与第一内电极背对，暴露于第四表面、第五表面和第六表面，并通过第二空间与第三表面分开；第一介电图案和第二介电图案，第一介电图案设置在第一空间的至少一部分中，第二介电图案设置在第二空间的至少一部分中；以及侧部绝缘层。

Description

多层陶瓷电容器和具有多层陶瓷电容器的板
本申请是申请日为2018年1月16日、申请号为201810039389.9的发明专利申请“多层陶瓷电容器和具有多层陶瓷电容器的板”的分案申请。
技术领域
本公开涉及一种多层陶瓷电容器和具有多层陶瓷电容器的板。
背景技术
电容器是能够存储电力的装置。当电压施加到电容器的两个背对的电极时，电容器的各个电极被充电。当直流(DC)电压施加到电容器的电极时，DC电流流入到电容器中同时将电力存储在其中。然而，当完成电力存储时，DC电流不再流入其中。相反，当交流(AC)电压施加到电极时，AC电流持续流入到电容器中同时电极的极性彼此交替。
根据设置在电极之间的绝缘体的类型，这样的电容器可分为以下各种类型：铝电解电容器，具有由铝形成的电极并且在电极之间具有薄的氧化物层；钽电容器，使用钽作为电极材料；陶瓷电容器，在电极之间使用诸如钛酸钡的高k电介质；多层陶瓷电容器(MLCC)，使用高k基陶瓷作为电极之间的电介质，并将电介质设置为多层结构；以及膜电容器，使用聚苯乙烯膜设置为电极之间的电介质。
在这些电容器中，MLCC可具有优异的温度特性和频率特性，并可实现为具有紧凑的尺寸，从而被应用于用在诸如高频电路的各种领域中。
根据现有技术的MLCC具有：层叠体，通过堆叠多个介电片形成；外电极，形成在层叠体的外表面上，以具有不同的极性；以及内电极，交替地堆叠在层叠体内部，以分别电连接到外电极。
近些年，随着电子产品形成为具有紧凑的尺寸和高的集成度，对于在MLCC中实现紧凑的尺寸和高的集成度已经进行了很多的研究。具体地，在MLCC的情况下，为了在MLCC中获得高的电容和紧凑的尺寸，已经进行了各种尝试以改善内电极的连接性同时使介电层薄化并高度地堆叠介电层。
特别地，确保薄膜介电层和内电极高度堆叠的产品的可靠性变得更加重要。随着介电层和内电极的堆叠数量增大，可存在台阶部分的量的增大，台阶部分是由于堆叠有内电极和介电层的一部分(MLCC的诸如中心部分)与形成在该一部分中的内电极中的一些可能不形成在其中的另一部分(诸如边沿部分(或边缘部分))之间的厚度差异而形成的。在压制MLCC主体的致密化过程中，由于介电层的横向伸长，这样的台阶部分可能导致内电极的端部弯曲。
也就是说，当介电层的一些部分重新定位以填充台阶部分时，内电极的端部可能弯曲，并且边缘部分可通过凹陷的覆盖件和边缘宽度的减小去除由台阶部分形成的空的空间。电容层也可因通过去除边缘中的空的空间而减小的边缘宽度而伸长。内电极的这样的结构上不规则的伸长可能降低MLCC的特性，例如击穿电压(BDV)特性。
如上所述的台阶部分的出现可能在既在与MLCC的内电极和介电层的堆叠方向垂直的第一方向上又在与与第一方向垂直并与堆叠方向垂直的第二方向上存在问题。因此，需要存在一种方案来解决这个问题。
发明内容
本公开的一方面可提供一种多层陶瓷电容器(MLCC)，所述多层陶瓷电容器(MLCC)具有能够解决因包括介电层和内电极的层叠体的不同部分之间的厚度上的差异而形成台阶部分的问题的结构。
根据本公开的一方面，一种多层陶瓷电容器(MLCC)可包括：主体，包括第一介电层和第二介电层，所述主体包括在堆叠方向上彼此背对的第一表面和第二表面、连接到所述第一表面和所述第二表面并彼此背对的第三表面和第四表面以及连接到所述第一表面、所述第二表面、所述第三表面和所述第四表面并彼此背对的第五表面和第六表面，所述第一介电层和所述第二介电层沿所述堆叠方向进行堆叠；第一内电极，设置在所述第一介电层上，暴露于所述第三表面、所述第五表面和所述第六表面，并通过第一空间与所述第四表面分开；第二内电极，设置在所述第二介电层上以通过插设在所述第一内电极和所述第二内电极之间的所述第一介电层或所述第二介电层而与所述第一内电极背对，暴露于所述第四表面、所述第五表面和所述第六表面，并通过第二空间与所述第三表面分开；第一介电图案和第二介电图案，所述第一介电图案设置在所述第一空间的至少一部分中，所述第二介电图案设置在所述第二空间的至少一部分中；以及侧部绝缘层，设置在所述主体的所述第五表面和所述第六表面上。
根据本公开的另一方面，一种具有多层陶瓷电容器(MLCC)的板可包括：基板，具有设置在所述基板的表面上的第一焊盘和第二焊盘；以及多层陶瓷电容器，安装在所述基板上，其中，所述多层陶瓷电容器包括：主体，包括第一介电层和第二介电层，所述主体包括在堆叠方向上彼此背对的第一表面和第二表面、连接到所述第一表面和所述第二表面并彼此背对的第三表面和第四表面以及连接到所述第一表面、所述第二表面、所述第三表面和所述第四表面并彼此背对的第五表面和第六表面，所述第一介电层和所述第二介电层沿所述堆叠方向进行堆叠；第一内电极，设置在所述第一介电层上，暴露于所述第三表面、所述第五表面和所述第六表面，并通过第一空间与所述第四表面分开；第二内电极，设置在所述第二介电层上以通过插设在所述第一内电极和所述第二内电极之间的所述第一介电层或所述第二介电层而与所述第一内电极背对，暴露于所述第四表面、所述第五表面和所述第六表面，并通过第二空间与所述第三表面分开；第一介电图案和第二介电图案，所述第一介电图案设置在所述第一空间的至少一部分中，所述第二介电图案设置在所述第二空间的至少一部分中；以及侧部绝缘层，设置在所述主体的所述第五表面和所述第六表面上。
根据本公开的另一方面，一种多层陶瓷电容器(MLCC)可包括：主体，包括第一介电层和第二介电层，所述主体包括在堆叠方向上彼此背对的第一表面和第二表面、连接到所述第一表面和所述第二表面并彼此背对的第三表面和第四表面以及连接到所述第一表面、所述第二表面、所述第三表面和所述第四表面并彼此背对的第五表面和第六表面，所述第一介电层和所述第二介电层沿所述堆叠方向进行堆叠；第一内电极，设置在所述第一介电层上，暴露于所述第三表面，并通过第一空间与所述第四表面分开；第二内电极，设置在所述第二介电层上以通过插设在所述第一内电极和所述第二内电极之间的所述第一介电层或所述第二介电层而与所述第一内电极背对，暴露于所述第四表面，并通过第二空间与所述第三表面分开；第一介电图案和第二介电图案，所述第一介电图案设置在所述第一空间的一部分中，所述第二介电图案设置在所述第二空间的一部分中；以及第一外电极和第二外电极，分别设置在所述第三表面和所述第四表面上，并分别电连接到所述第一内电极和所述第二内电极。
附图说明
通过以下结合附图的详细描述，本公开的以上和其他方面、特征和优点将更加清楚地被理解，其中：
图1示出了根据示例性实施例的多层陶瓷电容器(MLCC)的示意性透视图；
图2示出了根据示例性实施例的MLCC的主体的示意性透视图；
图3示出了沿着图1的线I-I’截取的示意性截面图；
图4示出了沿着图1的线II-II’截取的示意性截面图；
图5A示出了根据对比示例的MLCC的示意性截面图，图5B示出了根据对比示例的MLCC的长度方向上的端部的截面的放大图，并描绘了测量的内电极的变形角度；
图6A示出了根据示例性实施例的MLCC的示意性截面图，图6B示出了根据示例性实施例的MLCC的长度方向上的端部的截面的放大图，并描绘了测量的内电极的变形角度；
图7是根据对比示例的具有边缘部分的MLCC的截面的图像，并描绘了击穿电压(BDV)特性差的位置P；
图8A和图8B示出了在制造MLCC期间，在堆叠以形成主体的工艺之前，设置在陶瓷片上的内电极和介电图案之间的间隙；
图9A和图9B示出了在制造MLCC期间，在堆叠以形成主体的工艺之前，印刷在陶瓷片上的内电极和介电图案的形状；
图10A和图10B示出了根据另一示例性实施例的MLCC的第一内电极和第二内电极的示意性平面图；以及
图11示出了根据另一示例性实施例的具有MLCC的板的示意性透视图。
具体实施方式
在下文中，将参照附图描述本公开的实施例。
然而，本公开可按照不同的形式进行举例说明，并且不应被解释为局限于在此所阐述的特定实施例。更确切的说，提供这些实施例，以使本公开将是彻底的和完整的，并且将本公开的范围全部传达给本领域的技术人员。
在整个说明书中，将理解的是，当诸如层、区域或晶圆(或基板)的元件被称为“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件时，其可直接“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件，或者可存在介于他们之间的其他元件。相比之下，当元件被称为“直接在”另一元件“上”、“直接连接到”另一元件或“直接结合到”另一元件时，可不存在介于他们之间的其他元件。相同的标号始终指示相同的元件。如在此使用的，术语“和/或”包括相关所列项中的任意一个和任意两个或更多个的任意组合。
将显而易见的是，虽然术语“第一”、“第二”和“第三”等可在此用于描述各种构件、组件、区域、层和/或部分，但是这些构件、组件、区域、层和/或部分不受这些术语限制。这些术语仅用于将一个构件、组件、区域、层或部分与另一构件、组件、区域、层或部分区分开。因此，在不脱离示例性实施例的教导的情况下，以下论述的第一构件、组件、区域、层或部分可被称为第二构件、组件、区域、层或部分。
为了方便描述，在此可使用诸如“在……之上”、“上方”、“在……之下”以及“下方”等的空间相对术语来描述如附图中所示的一个元件相对于另一元件的关系。将理解的是，空间相对术语意在除了包含附图中描绘的方位之外还包含装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则被描述为相对于另一元件或特征位于“之上”或“上方”的元件随后将相对于另一元件或特征位于“之下”或“下方”。因此，术语“在……之上”根据附图的具体的方向方位包括“在……之上”和“在……之下”两种方位。装置还可被另外定位(旋转90度或处于其他方位)，并将对在此使用的空间相对描述符做出相应的解释。
在此使用的术语仅是为了描述具体实施例，本公开不限于此。除非上下文另外清楚地指明，否则单数形式也意在包含复数形式。还将理解的是，当在本说明书中使用术语“包含”和/或“包括”时，列举存在所陈述的特征、整体、步骤、操作、构件、元件和/或他们的组，但不排除存在或添加一个或更多个其他特征、整体、步骤、操作、构件、元件和/或他们的组。
在下文中，将参照示出本公开的实施例的示意图描述本公开的实施例。在附图中，例如，由于制造技术和/或公差，可估计所示出的形状的变化。因此，本公开的实施例不应被解释为局限于在此示出的区域的具体形状，而是包括例如由于制造而导致的形状上的变化。以下实施例还可单独构成或作为他们中的多个或全部的组合构成。
以下描述的本公开的内容可具有多种构造，并且仅在此提出了所需的构造，但本公开不限于此。
多层陶瓷电容器(MLCC)
图1示出了根据示例性实施例的MLCC 100的示意性透视图，图2示出了根据示例性实施例的MLCC 100的主体110的示意性透视图。图3示出了沿着图1的线I-I’截取的示意性截面图，图4示出了沿着图1的线II-II’截取的示意性截面图。
参照图1至图4，将在下文中描述根据示例性实施例的MLCC 100。
根据示例性实施例的MLCC 100可包括其中堆叠有多个第一介电层111a和多个第二介电层111b的主体110以及第一外电极151和第二外电极152。
主体110可通过在主体的厚度方向上堆叠第一介电层111a和第二介电层111b并烧制堆叠的第一介电层111a和第二介电层111b来形成。可适当地调整第一介电层111a和第二介电层111b的数量。例如，可堆叠其上均设置有一个内电极的数十至数百个第一介电层111a和第二介电层111b。主体110的彼此相邻的相应的第一介电层111和相应的第二介电层111b可一体化到难以辨认第一介电层111a和第二介电层111b之间的边界的程度。此外，主体110可具有六面体形状，但主体110的形状不限于此。
当主体110具有六面体形状时，主体110可包括彼此背对的第一表面1和第二表面2、连接到第一表面1和第二表面2并彼此背对的第三表面3和第四表面4以及连接到第一表面1、第二表面2、第三表面3和第四表面4并彼此背对的第五表面5和第六表面6。
在示例性实施例中，堆叠方向可称为厚度方向或第一方向Z，形成第三表面3和第四表面4的方向可称为长度方向或第二方向X，形成第五表面5和第六表面6的方向可称为宽度方向或第三方向Y。
主体110可包括具有一定的厚度的形成在最上部内电极的上表面上的上覆盖层113和形成在最下部内电极的下表面上的下覆盖层112。上覆盖层113和下覆盖层112可包括与第一介电层111a和第二介电层111b的组分相同的组分，并可通过在最上部内电极的上表面以及最下部内电极的下表面中的每个上堆叠不具有内电极的至少一个介电层来形成。
第一介电层111a和第二介电层111b可包括高k陶瓷材料，例如，钛酸钡(BaTiO3)基陶瓷粉末等，但本公开不限于此。BaTiO3基陶瓷粉末的示例可包括钙(Ca)、锆(Zr)等部分地溶解在BaTiO3中的(Ba1-xCax)TiO3、Ba(Ti1-yCay)O3、(Ba1-xCax)(Ti1-yZry)O3或Ba(Ti1-yZry)O3，但本公开不限于此。此外，第一介电层111a和第二介电层111b还可包括陶瓷添加剂、有机溶剂、增塑剂、粘合剂和分散剂中的至少一种。陶瓷添加剂的示例可包括过渡金属氧化物或碳化物、稀土元素或镁(Mg)或铝(Al)。
第一介电层111a可具有设置在其上的第一内电极121。第一内电极121可设置在第一介电层111a上以暴露于主体110的第三表面3、第五表面5和第六表面6。第一内电极121可不暴露于主体110的第四表面4。第一内电极121可与第四表面4分开一定的距离。可将第一内电极121中的每个与第四表面4分开的空间限定为第一空间121’。
第二介电层111b可具有设置在其上的第二内电极122。第二内电极122可设置在第二介电层111b上以暴露于主体110的第四表面4、第五表面5和第六表面6。第一内电极121可不暴露于主体110的第三表面3。第二内电极122可与第三表面3分开一定的距离。可将第二内电极122中的每个与第三表面3分开的空间限定为第二空间122’。
第一内电极121和第二内电极122可分别形成并堆叠在用于形成第一介电层111a和第二介电层111b的陶瓷片上，然后可通过与插设在第一内电极121和第二内电极122之间的第一介电层111a和第二介电层111b中的至少一个烧结而在厚度方向上交替地设置在主体110内。
具有不同极性的第一内电极121和第二内电极122可在第一介电层111a和第二介电层111b堆叠的方向上彼此背对，并可通过设置在第一内电极121和第二内电极122之间的第一介电层111a或第二介电层111b而彼此电绝缘。
当内电极暴露于主体的外部时，会由于导电异物渗入主体内而发生短路，因此MLCC的可靠性会降低。结果，当现有技术中的内电极形成在介电层上时，介电层形成为具有比内电极的面积宽的面积，因此边缘部分形成在介电层的除了内电极的连接到外电极的一部分之外的剩余部分中。例如，边缘部分可指介电层的没有形成内电极的区域。当在制造MLCC的工艺中将内电极形成在介电层上时，内电极可具有内电极从边缘部分沿着堆叠方向突出的这样的形状。该形状可导致台阶部分，并且当堆叠数十至数百个介电层时，介电层中的每个可被拉长并弯折以填充台阶部分。当介电层被拉长时，内电极也会一起弯折。当内电极弯曲或弯折时，内电极的弯曲或弯折部分的BDV特性会劣化。
因此，根据示例性实施例的MLCC可通过去除边缘部分以形成主体110的第五表面5和第六表面6以暴露第一内电极121和第二内电极122来防止在制造期间没有在边缘部分中形成内电极而导致的宽度方向上的台阶部分。结果，可通过避免内电极在宽度方向上弯折来防止BDV特性被劣化来增加MLCC的可靠性。
第一内电极121和第二内电极122可分别暴露于第三表面3和第四表面4，以被从其引出。此后，第一外电极151可形成在第三表面3上，第二外电极152可形成在第四表面4上，因此第一内电极121和第二内电极122可分别被第一外电极151和第二外电极152保护而不暴露在外部。
然而，大体上所有的第一内电极121和第二内电极122可暴露于第五表面5和第六表面6，因此可通过在第五表面5和第六表面6上布置另外的侧部绝缘层140来保护第一内电极121和第二内电极122。
主体110可浸渍到包括陶瓷的浆料中，以形成侧部绝缘层140。浆料可包括陶瓷粉末、有机粘合剂或有机溶剂。陶瓷粉末可包括高k材料，并且当形成侧部绝缘层140时，可使用具有优异的耐热性和耐久性的材料作为陶瓷粉末。
陶瓷粉末的类型不限于此。陶瓷粉末的示例可包括钛酸钡基材料、铅复合钙钛矿材料或钛酸锶基材料，优选钛酸钡粉末。
有机粘合剂可用于确保陶瓷粉末在浆料内部的可分散性，但有机粘合剂的目的不限于此。有机粘合剂的示例可包括乙基纤维素、聚乙烯醇缩丁醛或他们的混合物。
当主体110浸渍到如上所述制造的浆料中时，主体110的接触浆料的表面可涂覆有浆料以形成侧部绝缘层140。重复浸渍和干燥主体110可使主体110涂覆有期望量的浆料，以形成具有所需的厚度的主体110。
当主体110浸渍到浆料中时，可防止主体110的第三表面3和第四表面4被浆料涂覆以在第三表面3和第四表面4上形成第一外电极151和第二外电极152。因此，第三表面3和第四表面4可具有附着到其的膜，然后可浸渍到浆料中以免被浆料污染，但是在浸渍时第三表面3和第四表面4的保护方式不限于此。例如，可在切割陶瓷棒条(陶瓷棒条可通过切割以形成相应的第三表面3和第四表面4而被分为多个主体110)以形成多个主体的相应的第三表面3和第四表面4之前，将陶瓷棒条浸渍到浆料中，以使陶瓷棒条的与多个主体110的相应的第五表面5和相应的第六表面6对应的侧表面被浆料涂覆。在陶瓷棒条的与多个主体110的相应的第五表面5和相应的第六表面6对应的侧表面涂覆有浆料之后，可执行切割工艺以将陶瓷棒条分为多个主体110。
通过在第五表面5和第六表面6上布置侧部绝缘层140，可防止导电异物流入到暴露于第五表面5和第六表面6的第一内电极121和第二内电极122中。
此外，可使用聚合物形成侧部绝缘层140。例如，侧部绝缘层140可通过使用环氧树脂涂覆主体110的侧部表面来形成。
具体地，根据示例性实施例的MLCC 100可通过去除宽度方向上的边缘部分以形成第一内电极121和第二内电极122可暴露于其的第五表面5和第六表面6来确保显著地增加的有效电容面积，因此进一步增大了MLCC的电容。例如，根据示例性实施例的MLCC 100可通过代替边缘部分而在主体110的第五表面和第六表面6上布置侧部绝缘层140来增大其可实现的电容的体积，其中，侧部绝缘层140能够防止导电异物渗入到主体中，同时具有与边缘部分的厚度相比相对减小的厚度。
然而，类似于通过宽度方向上的边缘部分形成的台阶部分，可在内电极连接到外电极的长度方向上形成台阶部分。例如，即使当例如通过去除边缘部分来防止宽度方向上的台阶部分形成在边缘部分中，形成在长度方向上的台阶部分也可导致MLCC的BDV特性不能达到目标值。
第一内电极121和第二内电极122可分别交替地暴露于第三表面3和第四表面4(主体110在长度方向上的两个端表面)，以分别连接到第一外电极151和第二外电极152。
例如，第一内电极121可仅连接到第一外电极151，第二内电极122可仅连接到第二外电极152。因此，第一内电极121可与第四表面4分开预定距离，第二内电极122可与第三表面3分开预定距离。
当堆叠其上形成有具有上述形状的内电极的介电层时，分别交替地暴露于第三表面3和第四表面4的第一内电极121和第二内电极122可导致在堆叠方向Z上在主体110的仅形成有第一内电极121或第二内电极122的每个部分中形成台阶部。
当堆叠数十至数百个介电层111时，堆叠方向Z上的台阶部可导致在主体110的仅形成有第一内电极121或第二内电极122的每个部分中介电层111被拉长。介电层在堆叠方向上的拉长可导致在主体的仅形成有第一内电极或第二内电极的每个部分中的第一内电极或第二内电极一起弯折，如图5A和图5B中所示。在图5B中示出的第一内电极或第二内电极的弯曲的部分中，可根本上减小BDV特性。
然而，当将第一内电极121和第四表面4之间的空间限定为第一空间121’时，第一介电图案131可设置在第一空间121’中，当将第二内电极122和第三表面3之间的空间限定为第二空间122’时，第二介电图案132可设置在第二空间122’中。因此，根据示例性实施例的MLCC 100可防止台阶部形成在主体110的仅形成有第一内电极121或第二内电极122的部分中。根据示例性实施例，第一介电图案131和第二介电图案132可暴露于第五表面5和第六表面6，并且可接触侧部绝缘层140。
例如，根据示例性实施例的MLCC 100可包括第一介电图案131和第二介电图案132，以防止台阶部分形成在主体100的仅形成有第一内电极121或第二内电极122的部分中，从而解决了可发生在第一内电极121或第二内电极122的弯曲部分中的BDV特性减小的问题。
因此，根据示例性实施例的MLCC 100可通过去除边缘部分以形成第五表面5和第六表面6并在第五表面5和第六表面6上布置侧部绝缘层140来防止由形成在宽度方向上的台阶部分导致的BDV特性的减小，同时通过使用第一介电图案131和第二介电图案132来防止台阶部分形成在主体110的仅形成有第一内电极121或第二内电极122的部分中，解决了由形成在长度方向上的台阶部分导致的BDV特性减小的问题，从而大幅度增大了MLCC 100的整体的BDV特性。
图5A示出了根据对比示例的MLCC的示意性截面图，图5B示出了根据对比示例的MLCC的长度方向上的端部的截面的放大图，并描绘了测量的内电极的变形角度。
图6A示出了根据示例性实施例的MLCC的示意性截面图，图6B示出了根据示例性实施例的MLCC的长度方向上的端部的截面的放大图，并描绘了测量的内电极的变形角度。
图5B和图6B中示出的内电极的变形角度可指的是内电极的长度方向X上的端部的弯曲角度。参照图5B，根据对比示例的没有形成第一介电图案131和第二介电图案132的MLCC的内电极的变形角度θ可在25°至50°的范围内。然而，参照图6B，根据示例性实施例的分别在第一空间121’和第二空间122’(没有形成第一内电极121和第二内电极122的区域)中形成有第一介电图案131和第二介电图案132的MLCC 100可具有0°至15°的变形角度。这里，变形角度指的是所有内电极相对于长度方向X的所有变形角度中的最大变形角度。
内电极的这样的变形角度可通过形成第一介电图案131和第二介电图案132的陶瓷膏中包含的固体的含量并通过第一介电图案131和第二介电图案132的印刷厚度来确定。例如，与现有技术中的MLCC相比，根据示例性实施例的MLCC 100可具有分别形成在第一空间121’和第二空间122’(没有形成第一内电极121和第二内电极122的空间)中的第一介电图案131和第二介电图案132，以通过减小由内电极形成的台阶部分来显著地减小内电极的变形角度，从而增大了MLCC 100的BDV特性。
第一介电图案131和第二介电图案132均可包括可在比用于烧结第一介电层111a和第二介电层111b的温度低的低温下烧结的电介质。如图7中所示，BDV特性缺陷位置P可表示缺陷集中在片的边缘部分处。这表示BDV特性缺陷位置P集中在片的除了上表面之外的受台阶部分影响最大的具有相对低的水平的烧制密度的覆盖层或边缘部分上。因此，第一介电图案131和第二介电图案132可由包括可在低温下烧结的电介质的膏形成，以提高MLCC的另外劣化的位置的可烧结性，从而增大MLCC的可靠性。可在低温下烧结的电介质可指的是包括低温烧结材料的BaTiO3基组合物。低温烧结材料可指的是包括诸如Na或Li的碱金属的玻璃组分。第一介电图案131和第二介电图案132可由与用来制成第一介电层111a和第二介电层111b的材料不同的材料制成。
图8A和图8B示出了在制造MLCC期间，在堆叠以形成主体的工艺之前，设置在陶瓷片上的内电极和介电图案之间的间隙。图9A和图9B示出了在制造MLCC期间，在堆叠以形成主体的工艺之前，印刷在陶瓷片11上的内电极20和介电图案30的形状。
参照图8A至图9B，在制造MLCC的工艺中，形成内电极和介电图案的步骤通常可包括在夹具10上形成陶瓷片11、在陶瓷片11的表面上印刷内电极20以及在长度方向X上于印刷的内电极20之间印刷介电图案30。
在示例性实施例中，将介电图案30精确地形成在期望的位置中可以是在减小失败率方面的重要因素。因此，如图8A中所示，可需要将介电图案30精确地形成在内电极20之间，并且当由于制造误差而没有将介电图案30准确地印刷在目标位置中时，介电图案30可朝向内电极20中的一个的侧部偏移，如图8B中所示。如图8B中所示，当介电图案30朝向内电极20之间的一个内电极20的一侧偏移时，介电图案30可不接触另一内电极20。因此，可能无法解决由内电极导致的台阶部分问题。
介电图案30可具有覆盖一个内电极20的端部的叠置部分O，以防止介电图案30由于这样的制造误差而朝向内电极20之间的一个内电极20的一侧偏移。参照图9A和图9B，即使在介电图案30如图9A中所示地精确地形成在期望位置中时以及即使在介电图案30如图9B中所示由于这样的制造误差而朝向内电极20之间的一个内电极20的一侧偏移时，介电图案30都可覆盖内电极20的端部，从而解决了由内电极20导致的台阶部分问题。此外，介电图案30可具有比内电极20的厚度进一步增大的厚度，从而防止内电极20在被压制时由于内电极20和介电图案30的滑移而在堆叠方向上短路。本公开不限于此。虽然附图中未示出，但介电图案可精确地填充内电极之间的间隙，并物理地接触内电极而不与内电极叠置，或者介电图案可部分地填充内电极之间的间隙并与内电极分开。与没有在内电极之间的间隙中设置介电图案的示例相比，这样的构造依然可抑制由台阶部分导致的问题。
虽然未在附图中示出，但在堆叠图8A至图9B中示出的多个结构之后，可通过沿穿过介电图案30的中央部分的路径切割堆叠的结构来形成主体110，从而形成主体110的第三表面3或第四表面4。
因此，返回参照图3，根据示例性实施例的MLCC 100可具有：第一介电图案131，覆盖第一内电极121的端部，并填充第一空间121’；以及第二介电图案132，覆盖第二内电极122的端部，并填充第二空间122’。第一介电图案131可覆盖第一内电极121的端部并填充第一空间121’，第二介电图案132可覆盖第二内电极122的端部并填充第二空间122’，以解决第一介电图案131和第二介电图案132在被压制时因滑移可能不能合适地去除台阶部分的问题。
结果，根据示例性实施例的MLCC可具有暴露于第五表面5和第六表面6的第一内电极121和第二内电极122，以解决由边缘部分导致的台阶部分问题，并可具有分别设置在第一空间121’和第二空间122’(也就是说，与主体110的仅形成有第一内电极121或第二内电极122的部分对应的位置)的第一介电图案131和第二介电图案132，以解决由主体110的该部分导致的台阶部分问题。
因此，与根据现有技术的MLCC相比，根据示例性实施例的MLCC可显著地增大BDV特性。
图10A和图10B示出了根据另一示例性实施例的MLCC的第一内电极221和第二内电极222的示意性平面图。
将省略根据示例性实施例的构造相同的构造的描述。
根据另一示例性实施例的MLCC的第一内电极221可包括第一电容部221a和第一引出部221b，根据另一示例性实施例的MLCC的第二内电极222可包括第二电容部222a和第二引出部222b。
第一引出部221b可指的是第一内电极221的部分，可具有比第一电容部221a的宽度窄的宽度，并且可连接到第一外电极，第二引出部222b可指的是第二内电极222的部分，可具有比第二电容部222a的宽度窄的宽度，并且可连接到第二外电极。
如上所述，当第一内电极221和第二内电极222分别暴露于第五表面5和第六表面6时，可发生由导电异物或覆盖层的脱层导致的短路。
在第五表面5和第六表面6的情况下，可在其上设置侧部绝缘层，以防止由导电异物导致的短路。然而，在第三表面3或第四表面4的情况下，可仅在其上设置外电极的一部分，导致了由于诸如水分的导电异物渗入到主体中造成可靠性降低。
为了解决这样的问题，可分别将第一电容部221a的宽度Wt与第一引出部221b的宽度Wa的差Wt-Wa和第二电容部222a的宽度Wt与第二引出部222b的宽度Wb的差Wt-Wb控制为第一电容部221a和第二电容部222a的宽度Wt的10％至50％。
下面的表1示出了高温和高湿度可靠性评估以及等效串联电阻(ESR)的测量值。
[表1]
Figure BDA0002235446610000141
对于高温和高湿度可靠性评估，通过在高温和高湿度条件下测量100个片随时间的电阻值并计算其电阻值急剧下降的片的数量来测量根据第一电容部221a的宽度Wt与第一引出部221b的宽度Wa的差Wt-Wa和第二电容部222a的宽度Wt与第二引出部222b的宽度Wb的差Wt-Wb与第一电容部221a和第二电容部222a的宽度Wt的比Wt-Wa/Wt和Wt-Wb/Wt的水分吸收可靠性。
参照表1，当第一电容部221a的宽度Wt与第一引出部221b的宽度Wa的差Wt-Wa和第二电容部222a的宽度Wt与第二引出部222b的宽度Wb的差Wt-Wb小于第一电容部221a和第二电容部222a的宽度Wt的10％时，增大高温和高湿度可靠性的效果会低。相比之下，当第一电容部221a的宽度Wt与第一引出部221b的宽度Wa的差Wt-Wa和第二电容部222a的宽度Wt与第二引出部222b的宽度Wb的差Wt-Wb大于第一电容部221a和第二电容部222a的宽度Wt的50％时，外电极与第一内电极221和第二内电极222之间的接触区域的减小可导致ESR增大。
因此，根据另一示例性实施例的MLCC可使第一电容部221a的宽度Wt与第一引出部221b的宽度Wa的差Wt-Wa和第二电容部222a的宽度Wt与第二引出部222b的宽度Wb的差Wt-Wb被控制为第一电容部221a和第二电容部222a的宽度Wt的10％至50％，从而防止由导电异物导致的短路。可选地，根据另一示例性实施例的MLCC可使第一电容部221a的宽度Wt与第一引出部221b的宽度Wa的差Wt-Wa和第二电容部222a的宽度Wt与第二引出部222b的宽度Wb的差Wt-Wb被控制为大于第一电容部221a和第二电容部222a的宽度Wt的10％但等于或小于第一电容部221a和第二电容部222a的宽度Wt的50％，以显著地增大高温和高湿度可靠性。
当第一引出部221b和第二引出部222b的宽度Wa和Wb比第一电容部221a和第二电容部222a的宽度窄时，可分别在第一介电层211a和第二介电层211b中产生没有形成第一内电极221和第二内电极222的区域。例如，由于第一内电极221和第二内电极222在第一引出部221b和第二引出部222b分别与第一电容部221a和第二电容部222a相交的点上的厚度的差异，可形成台阶部分。例如，形成在第一引出部221b和第二引出部222b分别与第一电容部221a和第二电容部222a相交的点上的台阶部分可在介电层被堆叠和压制时导致介电层以及第一内电极221和第二内电极222被拉长。因此，在第一内电极221和第二内电极222的弯折的部分中，BDV特性可劣化。
因此，第三介电图案233可设置在第一电容部221a与第一引出部221b相交的点上，第四介电图案234可设置在第二电容部222a与第二引出部222b相交的点上，解决了台阶部分问题。例如，第三介电图案233可暴露于第三表面3，并可设置在第一介电层211a的第一电容部221a与第一引出部221b可彼此接触的点上。此外，第四介电图案234可暴露于第四表面4，并可设置在第二介电层211b的第二电容部222a与第二引出部222b可彼此接触的点上。第三介电图案233和第四介电图案234可具有可在低温下烧结的上述介电图案，从而增大MLCC的与第三介电图案233和第四介电图案234对应的部分的可烧结性。
此外，根据另一示例性实施例的MLCC可包括如示例性实施例中的第一介电图案231和第二介电图案232。第一介电图案231至第四介电图案234可由与用来形成介电图案131和132的材料相同的材料制成，并可与用来制造根据另一示例性实施例的MLCC中的介电层的材料不同。
具有多层陶瓷电容器的板
图11示出了根据另一示例性实施例的具有MLCC的板1000的示意性透视图。
参照图11，根据另一示例性实施例的具有MLCC的板1000可包括基板1100、第一焊盘1201和第二焊盘1202以及MLCC 100。
基板1100可以是印刷电路板(PCB)，但本公开不限于此。第一焊盘1201和第二焊盘1202可设置在基板1100的表面上。第一焊盘1201可连接到第一外电极151，第二焊盘1202可连接到第二外电极152。
根据另一示例性实施例的安装在板1000上的MLCC 100可包括本公开中描述的根据各种示例性实施例的MLCC 100。
例如，根据另一示例性实施例的安装在板1000上的MLCC 100可包括：如图1至图4中所示，包括第一介电层111a和第二介电层111b的主体110，该主体包括在堆叠方向上彼此背对的第一表面1和第二表面2、连接到第一表面1和第二表面2并彼此背对的第三表面3和第四表面4以及连接到第一表面1至第四表面4并彼此背对的第五表面5和第六表面6；第一内电极121，设置在第一介电层111a上，暴露于第三表面3、第五表面5和第六表面6，并通过第一空间121’与第四表面4分开；第二内电极122，设置在第二介电层111b上以通过插设在第一内电极121和第二内电极122之间的第一介电层111a或第二介电层111b而与第一内电极121背对，暴露于第四表面4、第五表面5和第六表面6，并通过第二空间122’与第三表面3分开；第一介电图案131和第二介电图案132，第一介电图案131设置在第一空间121’的至少一部分中，第二介电图案132设置在第二空间122’的至少一部分中；以及侧部绝缘层140，设置在主体110的第五表面5和第六表面6上。MLCC 100可由参照图10A和图10B描述的根据另一示例性实施例的MLCC代替。
如上所述，根据示例性实施例，多层陶瓷电容器(MLCC)可具有暴露于第五表面和第六表面的第一内电极和第二内电极，以防止在主体的宽度方向上的两个端表面上通过第一内电极和第二内电极形成台阶部分，并可包括补偿形成在第一内电极和第二内电极的长度方向上的两个端部上的台阶部分的第一介电图案和第二介电图案，以防止在主体的长度方向上的两个端表面上通过第一内电极和第二内电极形成台阶部分，从而增大了MLCC的可靠性。
虽然以上已经示出和描述了示例性实施例，但是本领域技术人员将显而易见的是，在不脱离本公开的由所附权利要求限定的范围的情况下，可对其进行修改和变型。

Claims (33)

1.一种多层陶瓷电容器，包括：
主体，包括第一介电层和第二介电层，所述主体包括在堆叠方向上彼此背对的第一表面和第二表面、连接到所述第一表面和所述第二表面并彼此背对的第三表面和第四表面以及连接到所述第一表面、所述第二表面、所述第三表面和所述第四表面并彼此背对的第五表面和第六表面，所述第一介电层和所述第二介电层沿所述堆叠方向进行堆叠；
第一内电极，设置在所述第一介电层上，暴露于所述第三表面、所述第五表面和所述第六表面，并通过第一空间与所述第四表面分开；
第二内电极，设置在所述第二介电层上以通过插设在所述第一内电极和所述第二内电极之间的所述第一介电层或所述第二介电层而与所述第一内电极背对，暴露于所述第四表面、所述第五表面和所述第六表面，并通过第二空间与所述第三表面分开；
第一介电图案和第二介电图案，所述第一介电图案设置在所述第一空间的至少一部分中，所述第二介电图案设置在所述第二空间的至少一部分中；以及
侧部绝缘层，设置在所述主体的所述第五表面和所述第六表面上。
2.根据权利要求1所述的多层陶瓷电容器，其中，所述第一介电图案覆盖所述第一内电极的端部并填充所述第一空间，所述第二介电图案覆盖所述第二内电极的端部并填充所述第二空间。
3.根据权利要求1所述的多层陶瓷电容器，其中，所述第一内电极的变形角度小于等于15°，所述变形角度为所述第一内电极的暴露于所述第三表面的每个部分相对于所述第二表面倾斜的角度。
4.根据权利要求1所述的多层陶瓷电容器，其中，所述第一介电图案和所述第二介电图案包括电介质，所述电介质能够在比用于烧结所述第一介电层和所述第二介电层的温度低的温度下进行烧结。
5.根据权利要求1所述的多层陶瓷电容器，其中，所述第一内电极中的每个包括第一电容部和第一引出部，所述第一引出部将所述第一电容部连接到第一外电极同时具有比所述第一电容部的宽度窄的宽度。
6.根据权利要求5所述的多层陶瓷电容器，其中，所述第一电容部的宽度与所述第一引出部的宽度的差与所述第一电容部的宽度的比为10％至50％。
7.根据权利要求5所述的多层陶瓷电容器，所述多层陶瓷电容器还包括第三介电图案，所述第三介电图案设置在所述第一介电层的所述第一电容部接触所述第一引出部的部分上。
8.根据权利要求7所述的多层陶瓷电容器，其中，所述第三介电图案包括电介质，所述电介质包括具有玻璃组分的低温烧结材料，所述玻璃组分包含碱金属。
9.根据权利要求1所述的多层陶瓷电容器，其中，所述第一介电图案和所述第二介电图案包括电介质，所述电介质包括具有玻璃组分的低温烧结材料，所述玻璃组分包含碱金属。
10.根据权利要求1所述的多层陶瓷电容器，其中，所述第一介电图案和所述第二介电图案由与用来制造所述第一介电层和所述第二介电层的材料不同的材料制成。
11.根据权利要求1所述的多层陶瓷电容器，其中，所述第一介电图案和所述第二介电图案暴露于所述第五表面和所述第六表面，并且接触所述侧部绝缘层。
12.根据权利要求1所述的多层陶瓷电容器，其中，所述侧部绝缘层包括聚合物或陶瓷。
13.根据权利要求1所述的多层陶瓷电容器，其中，所述侧部绝缘层包括电介质。
14.一种具有多层陶瓷电容器的板，所述板包括：
基板，具有设置在所述基板的表面上的第一焊盘和第二焊盘；以及
多层陶瓷电容器，安装在所述基板上，
其中，所述多层陶瓷电容器包括：主体，包括第一介电层和第二介电层，所述主体包括在堆叠方向上彼此背对的第一表面和第二表面、连接到所述第一表面和所述第二表面并彼此背对的第三表面和第四表面以及连接到所述第一表面、所述第二表面、所述第三表面和所述第四表面并彼此背对的第五表面和第六表面，所述第一介电层和所述第二介电层沿所述堆叠方向进行堆叠；第一内电极，设置在所述第一介电层上，暴露于所述第三表面、所述第五表面和所述第六表面，并通过第一空间与所述第四表面分开；第二内电极，设置在所述第二介电层上以通过插设在所述第一内电极和所述第二内电极之间的所述第一介电层或所述第二介电层而与所述第一内电极背对，暴露于所述第四表面、所述第五表面和所述第六表面，并通过第二空间与所述第三表面分开；第一介电图案和第二介电图案，所述第一介电图案设置在所述第一空间的至少一部分中，所述第二介电图案设置在所述第二空间的至少一部分中；以及侧部绝缘层，设置在所述主体的所述第五表面和所述第六表面上。
15.根据权利要求14所述的板，其中，所述第一介电图案覆盖所述第一内电极的端部并填充所述第一空间，所述第二介电图案覆盖所述第二内电极的端部并填充所述第二空间。
16.根据权利要求14所述的板，其中，所述第一内电极的变形角度小于等于15°，所述变形角度为所述第一内电极的暴露于所述第三表面的每个部分相对于所述第二表面倾斜的角度。
17.根据权利要求14所述的板，其中，所述第一介电图案和所述第二介电图案包括电介质，所述电介质能够在比用于烧结所述第一介电层和所述第二介电层的温度低的温度下进行烧结。
18.根据权利要求14所述的板，其中，所述第一内电极均包括第一电容部和第一引出部，所述第一引出部将所述第一电容部连接到第一外电极同时具有比所述第一电容部的宽度窄的宽度。
19.根据权利要求18所述的板，其中，所述第一电容部的宽度与所述第一引出部的宽度的差与所述第一电容部的宽度的比为10％至50％。
20.根据权利要求18所述的板，所述多层陶瓷电容器还包括第三介电图案，所述第三介电图案设置在所述第一介电层的所述第一电容部接触所述第一引出部的部分上。
21.根据权利要求20所述的板，其中，所述第三介电图案包括电介质，所述电介质包括具有玻璃组分的低温烧结材料，所述玻璃组分包含碱金属。
22.根据权利要求14所述的板，其中，所述第一介电图案和所述第二介电图案包括电介质，所述电介质包括具有玻璃组分的低温烧结材料，所述玻璃组分包含碱金属。
23.根据权利要求14所述的板，其中，所述第一介电图案和所述第二介电图案由与用来制造所述第一介电层和所述第二介电层的材料不同的材料制成。
24.根据权利要求14所述的板，其中，所述第一介电图案和所述第二介电图案暴露于所述第五表面和所述第六表面，并且接触所述侧部绝缘层。
25.根据权利要求14所述的板，其中，所述侧部绝缘层包括聚合物或陶瓷。
26.根据权利要求14所述的板，其中，所述侧部绝缘层包括电介质。
27.一种多层陶瓷电容器，包括：
主体，包括第一介电层和第二介电层，所述主体包括在堆叠方向上彼此背对的第一表面和第二表面、连接到所述第一表面和所述第二表面并彼此背对的第三表面和第四表面以及连接到所述第一表面、所述第二表面、所述第三表面和所述第四表面并彼此背对的第五表面和第六表面，所述第一介电层和所述第二介电层沿所述堆叠方向进行堆叠；
第一内电极，设置在所述第一介电层上，暴露于所述第三表面，并通过第一空间与所述第四表面分开；
第二内电极，设置在所述第二介电层上以通过插设在所述第一内电极和所述第二内电极之间的所述第一介电层或所述第二介电层而与所述第一内电极背对，暴露于所述第四表面，并通过第二空间与所述第三表面分开；
第一介电图案和第二介电图案，所述第一介电图案设置在所述第一空间的一部分中，所述第二介电图案设置在所述第二空间的一部分中；以及
第一外电极和第二外电极，分别设置在所述第三表面和所述第四表面上，并分别电连接到所述第一内电极和所述第二内电极。
28.根据权利要求27所述的多层陶瓷电容器，其中，所述第一介电图案和所述第二介电图案由与用来制造所述第一介电层和所述第二介电层的材料不同的材料制成。
29.根据权利要求27所述的多层陶瓷电容器，其中，所述第一介电图案延伸以与所述第一内电极的端部叠置并填充所述第一空间，所述第二介电图案延伸以与所述第二内电极的端部叠置并填充所述第二空间。
30.根据权利要求27所述的多层陶瓷电容器，其中，所述第一内电极的变形角度小于等于15°，所述变形角度为所述第一内电极的暴露于所述第三表面的每个部分相对于所述第二表面倾斜的角度。
31.根据权利要求27所述的多层陶瓷电容器，其中，所述第一内电极中的每个包括第一电容部和第一引出部，所述第一引出部将所述第一电容部连接到第一外电极同时具有比所述第一电容部的宽度窄的宽度，并且所述多层陶瓷电容器还包括第三介电图案，所述第三介电图案设置在所述第一介电层的所述第一电容部接触所述第一引出部的部分上。
32.根据权利要求27所述的多层陶瓷电容器，其中，所述第一内电极暴露于所述第五表面和所述第六表面，所述第二内电极暴露于所述第五表面和所述第六表面，并且
所述多层陶瓷电容器还包括侧部绝缘层，所述侧部绝缘层设置在所述主体的所述第五表面和所述第六表面上。
33.根据权利要求32所述的多层陶瓷电容器，其中，所述第一介电图案和所述第二介电图案暴露于所述第五表面和所述第六表面，并接触所述侧部绝缘层。
CN201910981832.9A 2017-04-13 2018-01-16 多层陶瓷电容器和具有多层陶瓷电容器的板 Pending CN110729127A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR20170048049 2017-04-13
KR10-2017-0048049 2017-04-13
KR1020170071512A KR101952871B1 (ko) 2017-04-13 2017-06-08 적층 세라믹 커패시터 및 그의 실장 기판
KR10-2017-0071512 2017-06-08
CN201810039389.9A CN108735507B (zh) 2017-04-13 2018-01-16 多层陶瓷电容器和具有多层陶瓷电容器的板

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201810039389.9A Division CN108735507B (zh) 2017-04-13 2018-01-16 多层陶瓷电容器和具有多层陶瓷电容器的板

Publications (1)

Publication Number Publication Date
CN110729127A true CN110729127A (zh) 2020-01-24

Family

ID=64101639

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810039389.9A Active CN108735507B (zh) 2017-04-13 2018-01-16 多层陶瓷电容器和具有多层陶瓷电容器的板
CN201910981832.9A Pending CN110729127A (zh) 2017-04-13 2018-01-16 多层陶瓷电容器和具有多层陶瓷电容器的板

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201810039389.9A Active CN108735507B (zh) 2017-04-13 2018-01-16 多层陶瓷电容器和具有多层陶瓷电容器的板

Country Status (4)

Country Link
US (5) US10475574B2 (zh)
JP (3) JP2018182286A (zh)
KR (2) KR101952871B1 (zh)
CN (2) CN108735507B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102144766B1 (ko) * 2018-11-12 2020-08-14 삼성전기주식회사 적층형 커패시터
KR20190121225A (ko) * 2018-11-23 2019-10-25 삼성전기주식회사 커패시터 부품
KR20190116131A (ko) * 2019-07-10 2019-10-14 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
JP7275951B2 (ja) * 2019-07-16 2023-05-18 株式会社村田製作所 積層セラミックコンデンサ
JP2021019018A (ja) * 2019-07-17 2021-02-15 株式会社村田製作所 積層セラミック電子部品およびその製造方法
KR20190116138A (ko) * 2019-07-18 2019-10-14 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR20190116140A (ko) * 2019-07-24 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터
KR20190116149A (ko) * 2019-08-16 2019-10-14 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR20210084284A (ko) * 2019-12-27 2021-07-07 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
JP7444008B2 (ja) * 2020-09-24 2024-03-06 株式会社村田製作所 積層セラミックコンデンサ
JP2022085502A (ja) * 2020-11-27 2022-06-08 株式会社村田製作所 積層セラミックコンデンサ
KR20220098620A (ko) 2021-01-04 2022-07-12 삼성전기주식회사 적층형 전자 부품

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897070A (ja) * 1994-09-22 1996-04-12 Kyocera Corp セラミックコンデンサ
JP2000311831A (ja) * 1999-02-23 2000-11-07 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JP2004096010A (ja) * 2002-09-03 2004-03-25 Murata Mfg Co Ltd 積層型セラミック電子部品の製造方法
CN1794388A (zh) * 2004-12-23 2006-06-28 三星电机株式会社 多层片状电容器及其制造方法
US20060214263A1 (en) * 2005-03-28 2006-09-28 Tdk Corporation Multilayer electronic component and manufacturing method thereof
JP2008091400A (ja) * 2006-09-29 2008-04-17 Tdk Corp 積層セラミックコンデンサ及びその製造方法
US20120140377A1 (en) * 2010-12-06 2012-06-07 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and fabricating method thereof
CN103177872A (zh) * 2011-12-22 2013-06-26 三星电机株式会社 多层陶瓷电子元件及其制造方法
KR20140071724A (ko) * 2012-12-04 2014-06-12 삼성전기주식회사 적층 세라믹 전자부품
KR20160100701A (ko) * 2015-02-16 2016-08-24 삼성전기주식회사 적층 세라믹 전자 부품
US20170076865A1 (en) * 2015-09-15 2017-03-16 Tdk Corporation Multilayer electronic component

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4701827A (en) * 1986-02-10 1987-10-20 Kyocera Corporation Multilayer ceramic capacitor
JP2004345873A (ja) * 2003-05-20 2004-12-09 Murata Mfg Co Ltd ペースト、その製造方法、積層型セラミック電子部品およびその製造方法
DE602004022451D1 (de) 2003-12-03 2009-09-17 Asahi Glass Co Ltd Pellikel und neues fluoriertes polymer
KR20050075903A (ko) 2004-01-16 2005-07-25 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
DE102007007113A1 (de) 2007-02-13 2008-08-28 Epcos Ag Vielschicht-Bauelement
KR101141457B1 (ko) 2010-12-08 2012-05-04 삼성전기주식회사 적층 세라믹 콘덴서 및 그 제조방법
KR101922863B1 (ko) * 2011-05-31 2018-11-28 삼성전기 주식회사 적층형 세라믹 전자부품 및 그 제조방법
KR20130063234A (ko) 2011-12-06 2013-06-14 삼성전기주식회사 적층 세라믹 전자 부품
DE102012105287B4 (de) * 2012-06-18 2020-07-02 Tdk Electronics Ag Verfahren zur Herstellung eines elektrischen Bauelements und Elektrisches Bauelement
KR101514558B1 (ko) 2013-10-28 2015-04-22 삼성전기주식회사 적층 세라믹 커패시터
JP6449547B2 (ja) 2014-02-21 2019-01-09 京セラ株式会社 コンデンサ
KR20150121479A (ko) 2014-04-21 2015-10-29 삼성전기주식회사 적층 세라믹 커패시터
KR101762032B1 (ko) 2015-11-27 2017-07-26 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조 방법

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897070A (ja) * 1994-09-22 1996-04-12 Kyocera Corp セラミックコンデンサ
JP2000311831A (ja) * 1999-02-23 2000-11-07 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JP2004096010A (ja) * 2002-09-03 2004-03-25 Murata Mfg Co Ltd 積層型セラミック電子部品の製造方法
CN1794388A (zh) * 2004-12-23 2006-06-28 三星电机株式会社 多层片状电容器及其制造方法
US20060214263A1 (en) * 2005-03-28 2006-09-28 Tdk Corporation Multilayer electronic component and manufacturing method thereof
JP2008091400A (ja) * 2006-09-29 2008-04-17 Tdk Corp 積層セラミックコンデンサ及びその製造方法
US20120140377A1 (en) * 2010-12-06 2012-06-07 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and fabricating method thereof
CN103177872A (zh) * 2011-12-22 2013-06-26 三星电机株式会社 多层陶瓷电子元件及其制造方法
KR20140071724A (ko) * 2012-12-04 2014-06-12 삼성전기주식회사 적층 세라믹 전자부품
KR20160100701A (ko) * 2015-02-16 2016-08-24 삼성전기주식회사 적층 세라믹 전자 부품
US20170076865A1 (en) * 2015-09-15 2017-03-16 Tdk Corporation Multilayer electronic component

Also Published As

Publication number Publication date
CN108735507A (zh) 2018-11-02
US20190362893A1 (en) 2019-11-28
KR20180115595A (ko) 2018-10-23
JP2018182286A (ja) 2018-11-15
JP7116139B2 (ja) 2022-08-09
US20190206622A1 (en) 2019-07-04
US20210296050A1 (en) 2021-09-23
US10522285B2 (en) 2019-12-31
CN108735507B (zh) 2019-11-12
US20180301281A1 (en) 2018-10-18
US11062845B2 (en) 2021-07-13
US20230119994A1 (en) 2023-04-20
JP2021022754A (ja) 2021-02-18
JP2022141958A (ja) 2022-09-29
KR102216507B1 (ko) 2021-02-17
KR101952871B1 (ko) 2019-02-28
US11569033B2 (en) 2023-01-31
KR20190015453A (ko) 2019-02-13
US10475574B2 (en) 2019-11-12

Similar Documents

Publication Publication Date Title
US11569033B2 (en) Multilayer ceramic capacitor and board having the same
US9042081B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
US10580584B2 (en) Multilayer ceramic capacitor
KR20190116113A (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR20190116119A (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR102552422B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
TWI479521B (zh) 多層陶瓷電子組件
US20180075968A1 (en) Multilayer ceramic capacitor
CN103854857A (zh) 多层陶瓷电子部件
KR101952876B1 (ko) 적층 세라믹 커패시터
CN116153666A (zh) 多层陶瓷电容器及其制造方法
CN103871738A (zh) 多层陶瓷电子部件
CN112185696A (zh) 电容器组件
KR20130120813A (ko) 적층 세라믹 전자 부품
KR20190116134A (ko) 적층 세라믹 전자 부품
US9218908B2 (en) Multilayer ceramic electronic component capable of reducing acoustic noise generated therein
US11657966B2 (en) Multilayer electronic component
US20150103468A1 (en) Multilayer ceramic electronic component and method of manufacturing the same
KR101853131B1 (ko) 적층 세라믹 전자 부품
US20230207218A1 (en) Multilayerr electronic component
JP2022111041A (ja) 積層型電子部品
KR20230124372A (ko) 적층 세라믹 커패시터
KR20220048221A (ko) 적층형 커패시터

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200124