KR101922863B1 - 적층형 세라믹 전자부품 및 그 제조방법 - Google Patents

적층형 세라믹 전자부품 및 그 제조방법 Download PDF

Info

Publication number
KR101922863B1
KR101922863B1 KR1020110052070A KR20110052070A KR101922863B1 KR 101922863 B1 KR101922863 B1 KR 101922863B1 KR 1020110052070 A KR1020110052070 A KR 1020110052070A KR 20110052070 A KR20110052070 A KR 20110052070A KR 101922863 B1 KR101922863 B1 KR 101922863B1
Authority
KR
South Korea
Prior art keywords
internal electrode
region
electrode pattern
printing
overlapping
Prior art date
Application number
KR1020110052070A
Other languages
English (en)
Other versions
KR20120133438A (ko
Inventor
이재준
최재열
임형욱
배승철
Original Assignee
삼성전기 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기 주식회사 filed Critical 삼성전기 주식회사
Priority to KR1020110052070A priority Critical patent/KR101922863B1/ko
Priority to US13/480,129 priority patent/US8587920B2/en
Priority to JP2012125216A priority patent/JP2012253346A/ja
Publication of KR20120133438A publication Critical patent/KR20120133438A/ko
Application granted granted Critical
Publication of KR101922863B1 publication Critical patent/KR101922863B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명은 적층형 세라믹 전자부품 및 그 제조방법에 관한 것이다. 본 발명의 하나의 모습에 따라, 유전체층과 내부전극층이 교대로 적층된 적층체 및 외부전극을 포함하여 이루어지는 적층형 세라믹 전자부품에 있어서, 적층체에서 상하로 이웃하는 내부전극층이 중첩되지 않는 마진부에 위치되는 내부전극층의 영역은 상하로 이웃하는 내부전극층이 중첩되는 중첩부에 위치되는 내부전극층 영역보다 두텁게 형성되어 마진부의 누적단차가 감소된 것을 특징으로 하는 적층형 세라믹 전자부품이 제안된다. 또한, 중첩되지 않는 영역을 형성할 내부전극 패턴 영역을 중첩되는 영역을 형성할 내부전극 패턴 영역보다 두텁게 인쇄하는 것을 특징으로 하는 적층형 세라믹 전자부품 제조방법이 제안된다.

Description

적층형 세라믹 전자부품 및 그 제조방법{LAMINATED CERAMIC ELECTRONIC COMPONENT AND MANUFACTURING METHOD THREREOF}
본 발명은 적층형 세라믹 전자부품 및 그 제조방법에 관한 것이다. 구체적으로는 상하로 이웃하는 내부전극층이 중첩되지 않는 구간의 내부전극 패턴의 영역의 두께가 나머지 내부전극 패턴 영역보다 두텁게 형성된 적층형 세라믹 전자부품 및 그 제조방법에 관한 것이다.
적층형 세라믹 전자부품인 MLCC(multilayer ceramic condenser, 적층 세라믹 콘덴서)는 단위 용적당 구현할 수 있는 용량을 증가시켜 소형화 및 고용량화의 방향으로 기술이 발전하고 있다.
MLCC는 다음과 같이 제조된다. 유전체 분말 및 첨가제가 혼합된 슬러리를 필름 위에 성형하여 균일한 유전체 시트를 만든다. 유전체 시트 위에 원하는 패턴에 따라 내부전극을 인쇄하여 인쇄시트를 제조한다. 인쇄시트를 일정 크기로 자른 후 적층하여 적층 바 (bar)를 형성한 후 압착 후 개별 칩 사이즈에 따라 절단한다. 절단된 그린칩 (green chip)은 가소 및 소성을 거쳐 소성칩이 되고, 이후 외부전극을 형성시킨 후 도금 및 포장하여 MLCC가 완성된다.
종래의 적층형 세라믹 전자부품의 제조에서의 적층체 단면을 나타내는 도 7을 참조하여 종래의 적층형 세라믹 전자부품인 MLCC를 살펴본다.
MLCC는 도 7에서와 같이 세라믹 유전체시트(10) 위에 내부전극(30) 페이스트가 인쇄된 인쇄시트를 여러 층 적층한 후 소성하여 제조된다. 적층되는 내부전극 층(10)은 상호 다른 극을 갖게 하기 위하여 MLCC의 양쪽 외부전극(도시되지 않음)과 번갈아 접촉되어야 한다. 그에 따라, L 방향(길이방향)의 마진 부위(M)에는 도 7에서와 같이 전극이 인쇄되지 못한 공간, 즉 단차 또는 단차 갭(G)이 형성되게 된다. 이러한 단차(G)는 이후 적층과 압착 공정에서 일부 완화되지만 궁극적으로는 중첩(overlap)구간 부분에 비하여 밀도가 낮으며 이후 공정에서 응력에 의한 크랙 발생의 주요 원인이 된다.
특히, MLCC의 소형화 및 고용량화의 방향으로 기술이 발전에 따라, 이를 위하여 적층수가 증가되고 있다. 그에 따라 도 7에 도시된 마진 부위(M)의 누적 단차 증가로 인하여 이후 공정에서 증가된 응력으로 인한 크랙이 쉽게 발생하는 문제가 발생한다.
이러한 문제를 해결하기 위해, 마진부위(M)의 누적 단차를 완화시키기 위하여 압착 시에 압착을 강화하여 마진부위를 함몰시키는 방법이 사용되고 있다.
한편, 한국 특허 공개번호 특2002-0009451에서는 마진 부위의 단차 극복을 위하여 인쇄되는 내부전극 층의 두께 및 그 이하의 두께로 마진부위에 유전체 페이스트를 인쇄하는 방법을 제시하였다.
전술한 마진부위의 누적 단차를 완화시키기 위하여 제시되는 방안으로서, 우선 압착을 강화하여 마진부위를 함몰시키는 방법은 압착을 과다하게 증가시킬 경우에 바(bar)의 변형으로 인한 절단 불량이 증가될 수 있다. 또한, 압착을 강화시켜 마진부위를 함몰시키는 방법은 중첩 부분의 전극 및 유전체의 변형 또는/및 늘어남으로 인하여 IR, 또는 BDV의 감소와 같은 전기적 특성과 신뢰성이 열화되는 단점이 있다. 결국, 압착의 강화를 통한 누적 단차의 극복은 한계점이 있다.
한편, 한국 특허 공개번호 10-2002-0009451에서 제시된 방법은 단차의 극복 및 그로 인한 크랙 발생의 억제에 효과적일 수 있으나, 인쇄에 적합한 점도를 갖고 수축율을 제어하기 위한 적절한 고형분 함량을 갖는 별도의 유전체 페이스트가 요구되고, 정밀한 인쇄를 위하여 유전체 인쇄용 패턴의 설계가 복잡해진다.
따라서, 마진부위의 누적단차에 따른 문제점에 대한 근본적인 해결이 요구되고 있다.
본 발명에서는 전술한 문제를 해결하기 위한 것으로, L 방향(길이방향) 마진부위에서 발생하는 누적 단차를 완화시키고 그에 따라 크랙 발생을 감소시키기 위하여, L 방향의 마진 부위의 내부전극 페이스트의 LD를 증가시켜, 이후 공정에서 누적된 단차로 인한 크랙 발생 문제가 개선된 제품 및 그 제조방법을 제안하고자 한다.
전술한 하나의 과제를 해결하기 위하여, 본 발명의 하나의 모습에 따라, 복수의 유전체층과 복수의 내부전극층이 교대로 적층 형성된 적층체 및 적층체의 양측에 형성된 외부전극을 포함하여 이루어지는 적층형 세라믹 전자부품에 있어서, 적층체는 상하로 이웃하는 내부전극층이 중첩되는 구간인 중간 중첩부와 상하로 이웃하는 내부전극층이 양측의 외부전극과 번갈아 연결되며 중첩되지 않는 구간인 양측 마진부를 구비하고, 마진부에 위치되는 내부전극층의 영역은 중첩부에 위치되는 내부전극층 영역보다 두텁게 형성되어 마진부의 누적단차가 감소된 것을 특징으로 하는 적층형 세라믹 전자부품이 제안된다.
본 발명의 하나의 특징에 따르면, 마진부에 위치되는 내부전극층 영역의 두께는 중첩부에 위치되는 내부전극층 영역의 두께의 대략 105~200% 범위에 있다.
또한, 본 발명의 하나의 특징에 따르면, 마진부에 위치되는 내부전극층의 영역의 폭은 중첩부에 위치되는 내부전극층 영역의 폭보다 좁게 형성된다.
바람직하게, 또 하나의 특징에 따르면, 마진부에 위치되는 내부전극층의 영역의 폭은 중첩부에 위치되는 내부전극층 영역의 폭의 대략 50~90% 범위에 있도록 형성된다.
전술한 하나의 과제를 해결하기 위하여, 본 발명의 다른 하나의 모습에 따라, 복수의 유전체층과 복수의 내부전극층이 교대로 적층 형성된 적층체 및 적층체의 양측에 형성된 외부전극을 포함하여 이루어지는 적층형 세라믹 전자부품의 제조방법에 있어서, 적층체는 유전체 시트를 준비하는 단계 및 유전체 시트 상에 내부전극 패턴을 인쇄하는 단계를 포함하여 유전체층과 내부전극층이 교대로 적층되도록 형성하고, 여기에서, 내부전극 패턴을 인쇄하는 단계는 적층체에서 상하로 이웃하는 내부전극층이 양측의 외부전극과 번갈아 연결되며 중첩되지 않는 영역을 형성할 내부전극 패턴 영역을 적층체에서 상하로 이웃하는 내부전극층이 중첩되는 영역을 형성할 내부전극 패턴 영역보다 두텁게 인쇄하는 것을 특징으로 하는 적층형 세라믹 전자부품 제조방법이 제안된다.
본 제조방법 발명의 하나의 특징에 따르면, 내부전극 패턴을 인쇄하는 단계에서 중첩되는 영역을 형성할 내부전극 패턴 영역의 폭보다 중첩되지 않는 영역을 형성할 내부전극 패턴 영역의 폭을 작게 인쇄하며 중첩되는 영역을 형성할 내부전극 패턴 영역보다 중첩되지 않는 영역을 형성할 내부전극 패턴 영역을 두텁게 형성하는 것을 특징으로 한다.
바람직하게, 또 하나의 특징에 따르면, 중첩되지 않는 영역을 형성할 내부전극 패턴 영역의 폭은 중첩되는 영역을 형성할 내부전극 패턴 영역의 폭의 대략 50~90% 범위로 감소시켜 인쇄된다.
또, 바람직하게, 또 다른 하나의 특징에 따르면, 중첩되지 않는 영역을 형성할 내부전극 패턴 영역의 인쇄하여 건조 후의 두께가 중첩되는 영역을 형성할 내부전극 패턴 영역의 인쇄 건조 후의 두께의 대략 105~200%가 되도록 인쇄하는 것을 특징으로 한다.
또한, 본 제조방법 발명의 또 하나의 특징에 따르면, 내부전극 패턴을 인쇄하는 단계에서, 유전체 시트 상에 내부전극 패턴 전부를 1차 인쇄하고 건조한 후, 중첩되지 않는 영역을 형성할 내부전극 패턴 영역에만 추가 인쇄하여 건조하며 중첩되지 않는 영역을 형성할 내부전극 패턴 영역을 나머지 내부전극 패턴 영역보다 두텁게 형성하는 것을 특징으로 한다.
바람직하게, 또 하나의 특징에 따르면, 추가 인쇄시 메탈함량이 감소된 페이스트를 이용하여 중첩되지 않는 영역을 형성할 내부전극 패턴 영역만이 인쇄된다.
또한, 바람직하게, 하나의 특징에 따르면, 추가 인쇄시 스크린 조건으로서 패턴, 메쉬 및 유제막 두께, 그리고 인쇄작업 조건으로서 인압, 인쇄속도, 스퀴지 각도 및 스냅 오프 중 적어도 하나 이상의 조건을 변경하여 중첩되지 않는 영역을 형성할 내부전극 패턴 영역만이 스크린 인쇄된다.
바람직하게는, 또한, 또 다른 특징에 따르면, 중첩되지 않는 영역을 형성할 내부전극 패턴 영역의 추가 인쇄 건조 후의 두께는 나머지 내부전극 패턴 영역의 1차 인쇄 건조 후의 두께의 대략 105~200%가 되도록 추가 인쇄하는 것을 특징으로 한다.
게다가, 본 제조방법 발명의 또 하나의 특징에 따르면, 내부전극 패턴을 인쇄하는 단계에서, 적층체에서 상하로 이웃하는 내부전극층이 중첩되는 구간에 상응하는 스크린 유제막 두께와 적층체에서 상하로 이웃하는 내부전극층이 중첩되지 않는 구간에 상응하는 스크린 유제막 두께가 다른 스크린을 사용하여 중첩되는 영역을 형성할 내부전극 패턴 영역의 두께보다 중첩되지 않는 영역을 형성할 내부전극 패턴 영역의 두께를 두텁게 인쇄하는 것을 특징으로 한다.
바람직하게, 또 하나의 특징에 따르면, 중첩되지 않는 구간에 상응하는 스크린 유제막 두께는 중첩되는 구간에 상응하는 스크린 유제막 두께의 대략 105~200%인 스크린을 사용하여 스크린 인쇄된다.
본 발명의 또 하나의 특징에 따르면, 내부전극 패턴이 인쇄된 유전체 시트가 다수 적층된 구조물을 형성하고, 이후 적층된 구조물을 압착한다.
바람직하게, 또 하나의 특징에 따르면, 하나의 유전체 시트 상에 다수의 내부전극 패턴을 인쇄하고 다수의 내부전극 패턴이 인쇄된 유전체 시트가 다수 적층 형성된 구조물을 압착시키고, 이후 외부전극을 양측에 형성시킬 수 있도록 압착된 구조물을 절단한다.
비록 본 발명의 바람직한 하나의 모습으로 명시적으로 언급되지 않았더라도, 앞서 언급된 기술적 특징의 가능한 다양한 조합에 따른 본 발명의 실시예들이 당업자에게 자명하게 구현될 수 있다.
본 발명의 하나의 모습에 따라, 적층형 세라믹 전자부품에서, L 방향의 마진 부위의 내부전극 패턴의 LD를 증가시킴으로써, 쉽고 간단하게 L 방향 마진부위에서 발생하는 누적 단차를 완화시키고 그에 따라 크랙 발생을 감소시킬 수 있게 되었다.
또한, 본 발명의 하나의 실시예에 따라, L 방향의 마진부위의 내부전극 패턴의 LD가 중첩부위의 내부전극 패턴의 LD보다 소정 범위의 증대율을 갖도록 함으로써, 소성 공정 후의 크랙 발생율을 현저하게 감소시킬 수 있게 되었다.
본 발명의 다양한 실시예에 따라 직접적으로 언급되지 않은 다양한 효과들이 본 발명의 실시예들에 따른 다양한 구성들로부터 당해 기술분야에서 통상의 지식을 지닌 자에 의해 도출될 수 있음은 자명하다.
도 1은 본 발명의 하나의 실시예에 따른 적층형 세라믹 전자부품의 적층체를 개략적으로 나타내는 단면도이다.
도 2는 본 발명의 하나의 실시예에 따른 적층형 세라믹 전자부품 제조방법에서 유전체시트 상에 내부전극 패턴이 인쇄된 모습을 개략적으로 나타내는 도면이다.
도 3은 본 발명의 하나의 실시예에 따른 적층형 세라믹 전자부품 제조 방법을 개략적으로 나타내는 흐름도이다.
도 4는 본 발명의 또 하나의 실시예에 따른 적층형 세라믹 전자부품 제조 방법을 개략적으로 나타내는 흐름도이다.
도 5는 본 발명의 또 하나의 실시예에 따른 적층형 세라믹 전자부품 제조 방법을 개략적으로 나타내는 흐름도이다.
도 6은 본 발명의 또 다른 하나의 실시예에 따른 적층형 세라믹 전자부품 제조 방법을 개략적으로 나타내는 흐름도이다.
도 7은 종래의 적층형 세라믹 전자부품의 적층체를 개략적으로 나타내는 단면도이다.
전술한 과제를 달성하기 위한 본 발명의 실시예들이 첨부된 도면을 참조하여 설명될 것이다. 본 설명에 있어서, 동일부호는 동일한 구성을 의미하고, 중복되거나 발명의 의미를 한정적으로 해석되게 할 수 있는 부가적인 설명은 생략될 수 있다.
구체적인 설명에 앞서, 본 명세서에서 하나의 구성요소가 다른 구성요소와 '직접 연결' 또는 '직접 결합' 등으로 언급되지 않는 이상, 단순히 '연결' 또는 '결합' 등으로 언급된 경우에는 '직접적으로' 연결 또는 결합되어 있을 수 있고, 나아가 그들 사이에 또 다른 구성요소가 삽입되어 연결 또는 결합되는 형태로도 존재할 수 있다.
본 명세서에 비록 단수적 표현이 기재되어 있을지라도, 발명의 개념에 반하지 않고 해석상 모순되거나 명백하게 다르게 해석되지 않는 이상 복수의 구성 전체를 대표하는 개념으로 사용될 수 있음에 유의하여야 한다. 본 명세서에서 '포함하는', '갖는', '구비하는', '포함하여 이루어지는' 등의 기재는 하나 또는 그 이상의 다른 특징이나 구성요소 또는 그들의 조합의 존재 또는 부가 가능성이 있는 것으로 이해되어야 한다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 적층형 세라믹 전자부품 및 그 제조방법을 구체적으로 살펴본다.
도 1은 본 발명의 하나의 실시예에 따른 적층형 세라믹 전자부품의 적층체를 개략적으로 나타내는 단면도이고, 도 2는 본 발명의 하나의 실시예에 따른 적층형 세라믹 전자부품 제조방법에서 유전체시트 상에 내부전극 패턴이 인쇄된 모습을 개략적으로 나타내는 도면이고, 도 3 내지 6은 각각 본 발명의 하나의 실시예에 따른 적층형 세라믹 전자부품 제조 방법을 개략적으로 나타내는 흐름도이다.
먼저, 도 1을 참조하여, 본 발명의 하나의 실시예에 따른 적층형 세라믹 전자부품을 구체적으로 살펴본다.
본 실시예에 따른 적층형 세라믹 전자부품은 유전체층(10)과 내부전극층(30)이 교대로 적층된 적층체 및 외부전극(도시되지 않음)을 포함하여 이루어진다. 도 1은 유전체층(10)과 내부전극층(30)이 교대로 적층된 적층체를 도시하고 있다. 구체적으로, 도 1은 적층체의 길이방향(L 방향) 단면을 개략적으로 나타낸다. 도시되지 않았으나, 외부전극은 적층체의 양측에 형성된다.
적층체는 복수의 유전체층(10)과 복수의 내부전극층(30)이 교대로 적층 형성되어 있다. 도 1을 참조하면, 적층체는 중간의 중첩부(O)와 양측의 마진부(M)로 이루어진다. 중간 중첩부(O)는 상하로 이웃하는 내부전극층(30)이 중첩(overlap)되는 구간이다. 마진부(M)는 상하로 이웃하는 내부전극층(30)이 상호 다른 극을 갖게 하기 위하여 양측의 외부전극(도시되지 않음)과 번갈아 연결되며 중첩되지 않는 구간이다.
도 1에 도시된 바와 같이, 마진부(M)에 위치되는 내부전극층 또는 내부전극 패턴의 영역(33)은 중첩부(O)에 위치되는 내부전극층 또는 내부전극 패턴의 영역보다 두텁게 형성되어 있다. 도 1에서, L 방향의 마진부위(M)에서 LD(Lay Down 값, 순수 니켈의 두께로 환산된 내부전극 패턴 인쇄층의 두께)가 증가한다. LD는 인쇄된 페이스트의 무게를 측정하여 환산가능하다. 또는 XRF(X-ray fluorescence) 분석을 이용하여 측정가능하다. 예컨대, 니켈을 내부전극으로 사용하는 MLCC에서는 XRF 측정에서 순수 니켈 금속의 두께에 따라 얻어지는 형광 X-ray의 세기 변화를 이용하여 니켈 페이스트의 인쇄두께를 순수 니켈의 두께로 환산하여 LD를 얻을 수 있다.
도 1에서, 도면부호 'tm'은 적층체의 마진부(M)에 위치되는 내부전극층 또는 내부전극 패턴의 영역(33)의 두께이고, 'to'는 적층체의 중첩부(O)에 위치되는 내부전극층 또는 내부전극 패턴의 영역의 두께이다. 'tm'과 'to'의 차이에 의해 적층체의 마진부(M)에는 단차 갭(G)이 줄어들고, 단차 갭(G)이 줄어듬에 따라 다층구조의 적층체의 마진부(M)에서의 누적단차가 감소된다. 그에 따라, 이후 적층과 압착 공정에서 감소된 누적단차가 충분히 완화되어 이후 공정에서 응력에 의한 크랙 발생이 현저하게 감소된다.
본 실시예에 따라, 마진부(M)에서의 누적단차가 줄어듬에 따라, 적층체의 압착 소성 이후에도 적층형 세라믹 전자부품의 마진부위(M)의 소성 크랙의 발생률이 줄어들게 되었다.
바람직하게는, 본 발명의 또 하나의 실시예를 살펴본다.
다음의 [표 1]은 MLCC 제조에 있어서, L 마진부 LD 증가율에 따른 적층체 소성 후의 L 마진부위의 소성 크랙 발생율을 나타내고 있다.
구 분 중첩부 LD(㎛) L 마진부 LD(㎛) L 마진부
LD 증가율		 L 마진 소성크랙
발생율(ppm)
기준예 0.51 0.51 100% 3,170
비교예 1 0.50 0.52 103% 3,068
비교예 2 0.48 0.52 108% 1,160
비교예 3 0.50 0.75 149% 205
비교예 4 0.50 0.98 196% 1,502
비교예 5 0.52 1.12 215% 17,660
[표 1]에서 기준예는 L 방향의 마진부(L 마진부)와 중첩부의 LD가 동일하게 인쇄된 종래 방식에 따른 L 마진부위 소성 크랙 발생율을 나타내고, 비교예 1 내지 5는 중첩부(O)보다 L 마진부(M)의 LD를 증가시킨 경우의 L 마진부위 소성 크랙 발생율을 나타낸다. L 마진부위 소성 크랙 발생율 단위는 ppm으로 백만개 중 소성 크랙 발생 개수로 환산한 값을 나타낸다. L 마진부 LD 증가율은 중첩부(O)의 LD에 대한 L 마진부(M)의 LD를 백분율로 나타내고 있다.
[표 1]에서 나타난 바와 같이, L 마진부 LD를 대략 200%에 근접할 때까지 증가시키는 경우에는 기준예에 비하여 소성크랙의 발생율이 감소하고 있음을 알 수 있다. 그러나, [표 1]의 비교예 5에서의 215%와 같이, L 마진부 LD 증가율이 대략 200%를 초과한 경우에는 오히려 소성 크랙의 빈도수가 매우 증가되었으며, 쇼트 불량률도 증가되었다. 또한, L 마진부 LD 증가율이 대략 105% 미만, 예컨대 [표 1]의 비교예 1에서의 103%와 같이 소폭만 증가시킨 경우에는 소성 크랙 발생을 감소시키는 개선효과가 미미하였다. [표 1]을 참조하면, 비교예 3에 도시된 바와 같이 L 마진부 LD 증가율이 대략 150% 내외에 있는 경우 소성 크랙 발생율이 매우 현저하게 개선됨을 알 수 있다.
[표 1]을 참조하면, 바람직한 하나의 실시예에서, 적층체의 마진부에 위치되는 내부전극층 영역(33)의 두께(tm)는 중첩부에 위치되는 내부전극층(30) 영역의 두께(to)의 대략 105~200% 범위에 있다. L 방향 마진의 LD가 중첩부 LD에 비하여 대략 105% 미만일 경우에는 본 발명의 효과인 소성 크랙 발생율 개선효과를 충분히 얻지 못할 수 있고, LD 증가율이 대략 200%를 넘어설 경우에는 적층 시 L 마진 부위의 두께 증가로 인하여 소성 크랙 발생율이 높아지고, 유전체층(10)의 과다한 휨 발생으로 MLCC의 전기적 특성 및 신뢰성이 열화될 수 있다. 또한, LD 증가율이 대략 200%를 넘어설 경우에는 단차(G)가 더욱 악화되어 적층체의 층간 박리가 유발될 수 있다.
다음으로, 도 2를 참조하여, 본 발명의 하나의 실시예를 살펴본다. 도 2는 유전체시트 상에 내부전극 패턴이 인쇄된 모습을 개략적으로 나타내고 있다. 도 2를 참조하면, 적층체의 마진부(M)에 위치되는 내부전극층의 영역(33)의 폭은 적층체의 중첩부(O)에 위치되는 내부전극층 영역의 폭보다 좁게 형성되어 있다. 예컨대, 내부전극 패턴(30) 인쇄 시, 내부전극 패턴(30)에서 L 마진부위의 인쇄 폭을 감소시켜 인쇄시킴으로써 L 마진 부위의 LD를 증가시킬 수 있다. 바람직하게, 본 실시예에서, 마진부(M)에 위치되는 내부전극층의 영역(33)의 폭은 좁게 형성된 폭의 양단 에지부분의 새들(saddle) 부위가 서로 적어도 일부분 겹쳐지면서 중첩부(O)에 위치되는 내부전극층 영역보다 두텁게 형성된 것이다. 본 실시예에 따라 마진부위(M)의 소성 크랙의 발생률이 줄어들게 되었다.
바람직하게, 또 하나의 실시예를 살펴보면, 적층체의 마진부(M)에 위치되는 내부전극층의 영역(33)의 폭은 적층체 중첩부(O)에 위치되는 내부전극층 영역의 폭의 대략 50~90% 범위에 있도록 형성된다.
다음, 본 발명의 다른 모습에 따른 적층형 세라믹 전자부품 제조방법의 실시예들을 도 2 내지 6을 참조하여 살펴본다. 본 발명의 모습에 따른 제조방법은 복수의 유전체층(10)과 복수의 내부전극층(30)이 교대로 적층 형성된 적층체 및 적층체의 양측에 형성된 외부전극(도시되지 않음)을 포함하여 이루어지는 적층형 세라믹 전자부품에 대한 제조방법이다. 적층형 세라믹 전자부품 제조방법의 실시예들을 설명함에 있어서, 앞서 설명된 적층형 세라믹 전자부품의 실시예에 대한 설명들이 참조될 것이다.
도 3은 구체적으로 적층형 세라믹 전자부품 제조방법의 실시예에서 적층체를 형성하는 공정을 나타낸다.
도 3을 참조하면, 본 발명의 하나의 실시예에 따른 적층형 세라믹 전자부품 제조방법은 유전체층(10)과 내부전극층(30)이 교대로 적층된 적층체를 형성하는 공정을 포함한다. 적층체 형성 공정은 유전체 시트(10)를 준비하는 단계(S100)와 유전체 시트 상에 내부전극 패턴(30)을 인쇄하는 단계(S300)를 포함하고 있다.
이때, 내부전극 패턴(30)을 인쇄하는 단계에서, 적층체에서 상하로 이웃하는 내부전극층(30)이 양측의 외부전극(도시되지 않음)과 번갈아 연결되며 중첩되지 않는 영역(L 마진부위)을 형성할 내부전극 패턴 영역(33)이 적층체에서 상하로 이웃하는 내부전극층(30)이 중첩되는 영역을 형성할 내부전극 패턴 영역보다 두텁게 인쇄된다(S300).
본 실시예의 방법을 이용하여 L 마진부위의 LD를 중첩(overlap)부위(O)에 비하여 증가시킬 경우, 소성 이후 L 마진부위의 누적 단차에 의한 크랙 발생을 감소시킬 수 있다.
L 마진 부위의 내부전극층(30) 또는 내부전극 패턴(30)의 두께(tm)를 중첩(overlap)부위의 내부전극층(30) 또는 내부전극 패턴(30)의 두께(to)보다 증가시키는 방법은 여러 가지가 있다. 구체적인 방법은 다음의 실시예에서 살펴본다.
다음으로, 본 제조방법 발명의 하나의 실시예를 도 2 또는/및 4를 참조하여 구체적으로 살펴본다. 도 2는 적층형 세라믹 전자부품 제조방법에서 유전체시트(10) 상에 내부전극 패턴(30)이 인쇄된 모습을 개략적으로 나타내고 있고, 도 4는 적층형 세라믹 전자부품 제조방법에서 적층체를 형성하는 공정을 나타내고 있다.
도 4를 참조하면, 내부전극 패턴(30)을 인쇄하는 단계에서, 중첩되는 영역을 형성할 내부전극 패턴 영역의 폭보다 중첩되지 않는 영역(L 마진부위)을 형성할 내부전극 패턴 영역(33)의 폭을 작게 인쇄한다. 중첩되지 않는 영역을 형성할 내부전극 패턴 영역(33)의 폭을 작게 인쇄함에 따라 중첩되는 영역을 형성할 내부전극 패턴 영역보다 중첩되지 않는 영역을 형성할 내부전극 패턴 영역(33)을 두텁게 형성시킬 수 있다.
내부전극 패턴(30)을 페이스트로 인쇄하는 경우, 내부전극 패턴(30)에서 L 마진부위의 인쇄면적, 구체적으로는 단위길이당 인쇄면적 또는 인쇄 폭을 감소시켜 L 마진 부위의 LD를 증가시킬 수 있다. 예컨대, 스크린 인쇄에서는 인쇄면적 전체에 대하여 인쇄면 에지 부위의 인쇄도포량이 인쇄면 중앙에 비하여 증가되는 새들(saddle)부위가 발생하게 된다. 따라서 L 마진부위의 내부전극 패턴(33) 인쇄 폭을 감소시키면 인쇄 후에 폭 양단의 에지 부분의 새들(saddle) 부위가 서로 겹쳐지도록 할 수 있다. 이에 따라, 다중인쇄 등이 없이도 L 마진 부위의 인쇄두께(tm)를 일정부분 증가시킬 수 있다. 바람직하게, 본 실시예는 중첩되지 않는 영역을 형성할 내부전극 패턴 영역(33)의 폭, 즉 L 마진부위의 내부전극 패턴(33) 인쇄 폭의 양단 에지부분의 새들(saddle) 부위가 서로 적어도 일부분 겹쳐지게 L 마진부위의 내부전극 패턴(33) 인쇄 폭을 감소시켜 인쇄한다.
예컨대, 전술한 [표 1]에서 비교예 2는 본 실시예와 같은 방식이 적용된 것이다. L 마진부위의 내부전극 패턴(33) 인쇄 폭의 감소에 따른 L 마진 부위의 인쇄두께(tm)의 증가는 페이스트의 점성, 페이스트의 표면장력, L 마진부위의 인쇄폭, 페이스트 인쇄 두께 등의 조절을 통해 얻을 수 있다. 즉, 페이스트 점성을 크게 하거나, 표면장력이 큰 페이스트를 사용하거나, L 마진부위의 인쇄폭을 보다 작게 하여 새들(saddle) 부위가 중첩되는 부분이 커지게 하여 L 마진 부위의 인쇄두께(tm)를 증가시킬 수 있다. 또한, L 마진부위의 내부전극 패턴(33) 인쇄 폭 감소뿐만 아니라 추가적으로 다음의 실시예들에서와 같이, 이중인쇄와 같은 다중인쇄하거나 유제막 두께가 다른 스크린을 사용하여 L 마진 부위의 인쇄두께(tm)를 증가시킬 수 있다.
바람직하게, 하나의 실시예에 따르면, 중첩되지 않는 영역(L 마진부위)을 형성할 내부전극 패턴 영역(33)의 인쇄하여 건조 후의 두께(tm)가 중첩되는 영역을 형성할 내부전극 패턴 영역의 인쇄 건조 후의 두께(to)의 대략 105~200% 범위 내에 속하도록, 중첩되지 않는 영역을 형성할 내부전극 패턴의 영역(33) 폭을 감소시켜 인쇄한다.
바람직하게, 또 하나의 실시예를 살펴본다. 본 실시예에서는, 중첩되지 않는 영역을 형성할 내부전극 패턴 영역(33)의 폭은 중첩되는 영역을 형성할 내부전극 패턴 영역의 폭의 대략 50~90% 범위로 감소시켜 인쇄된다. 중첩되지 않는 영역을 형성할 내부전극 패턴 영역(33)의 폭이 중첩되는 영역을 형성할 내부전극 패턴 영역의 폭의 90%를 초과하는 경우에는 인쇄폭 감소가 미미하여 새들(saddle) 부위가 중첩되지 않을 수 있다. 또한, 중첩되지 않는 영역을 형성할 내부전극 패턴 영역(33)의 폭을 너무 줄이는 경우 외부전극과 접촉할 수 있는 면적이 너무 줄어들게 되어 용량 구현이 어려워지게 된다. 또, 인쇄 폭이 너무 작을 경우 균일하게 인쇄하는 데는 어려움이 있다.
다음으로, 본 발명의 또 하나의 실시예를 도 6을 참조하여 살펴본다.
도 6을 참조하면, 내부전극 패턴(30)을 인쇄하는 단계(S1400)는 1차 인쇄하고 건조(S1410) 후 추가 인쇄하고 건조(S1430)하는 과정을 수행한다. 1차 인쇄에서, 유전체 시트(10) 상에 내부전극 패턴(30) 전부를 인쇄하고 건조시킨다(S1410). 1차 인쇄하고 건조 후, 중첩되지 않는 영역을 형성할 내부전극 패턴 영역(33)에만 추가 인쇄하여 건조한다(S1430). 추가 인쇄(S1430)는 중첩되지 않는 영역을 형성할 내부전극 패턴 영역(33)에 해당하는 내부전극 패턴(30)의 L 마진부위에만 인쇄할 수 있도록 설계된 스크린을 이용한다. 바람직하게, 추가 인쇄는 1차 인쇄와 동일한 페이스트로 인쇄한다. 이때, 페이스트에 포함된 메탈함량은 추가 인쇄에 후속하는 건조 후의 LD 증가율 조정에 따라 변경시킬 수 있다. 추가 인쇄를 통하여 중첩되지 않는 영역을 형성할 내부전극 패턴 영역(33)을 나머지 내부전극 패턴 영역보다 두텁게 형성한다.
바람직하게, 하나의 실시예에 따라, 추가 인쇄 시 메탈함량이 감소된 페이스트를 이용하여 중첩되지 않는 영역을 형성할 내부전극 패턴 영역(33)만이 인쇄된다. 추가 인쇄 시 페이스트의 메탈함량을 조절하여 원하는 만큼 LD의 제어가 가능하다.
추가 인쇄 시 LD 증가율을 제어하기 위한 방법으로 페이스트의 메탈함량을 조절하는 것 이외에 스크린 조건을 변경하거나 인쇄작업 조건을 변경하는 등의 다양한 방법이 있다.
바람직하게, 하나의 실시예에 따르면, 추가 인쇄시 스크린 조건으로서 패턴, 메쉬 및 유제막 두께, 그리고 인쇄작업 조건으로서 인압(인쇄압, Impression Pressure), 인쇄속도, 스퀴지 각도 및 스냅 오프(snap-off, 스크린마스크와 피인쇄물 사이의 거리) 중 적어도 하나 이상의 조건을 변경하여 중첩되지 않는 영역을 형성할 내부전극 패턴 영역(33)만이 스크린 인쇄된다. 유제막(emulsion)은 바람직하게 스크린 메쉬 하부에 형성된 막으로 페이스트의 비침투 영역을 형성한다. 본 실시예에서는 추가 인쇄 시 스크린 조건이 다른 스크린을 이용하여 또는/및 인쇄작업 조건을 변경하여 L 마진부위의 LD 증가율을 조절한다.
바람직하게는, 하나의 실시예에서, 중첩되지 않는 영역을 형성할 내부전극 패턴 영역(33)의 추가 인쇄 건조 후의 두께(tm)는 나머지 내부전극 패턴 영역의 1차 인쇄 건조 후의 두께(to)의 대략 105~200%가 되도록 추가 인쇄한다. 예컨대, 앞선 [표 1]에서의 비교예 3 및 4는 내부전극 패턴(30)의 L 마진부위 영역(33)에 대한 이중인쇄 방식을 적용한 예이다. 중첩되지 않는 영역을 형성할 내부전극 패턴 영역(33)의 추가 인쇄 건조 후의 두께(tm)는 나머지 내부전극 패턴 영역의 1차 인쇄 건조 후의 두께(to)의 200%를 초과하는 경우 단차(G)가 더욱 악화되어 적층체의 층간 박리를 유발시키게 된다.
다음으로, L 마진 부위의 내부전극층 또는 내부전극 패턴의 두께(tm)를 증가시키기 위한 다른 하나의 실시예를 살펴본다.
도시되지 않았으나, 내부전극 패턴(30)을 인쇄하는 단계에서, 적층체에서 상하로 이웃하는 내부전극층(30)이 중첩되는 구간(O)에 상응하는 스크린 유제막 두께와 적층체에서 상하로 이웃하는 내부전극층(30)이 중첩되지 않는 구간(M)에 상응하는 스크린 유제막 두께가 다른 스크린을 사용하여 중첩되는 영역을 형성할 내부전극 패턴 영역의 두께(to)보다 중첩되지 않는 영역을 형성할 내부전극 패턴 영역(33)의 두께(tm)를 두텁게 인쇄한다.
바람직하게, 또 하나의 실시예에 따르면, 중첩되지 않는 구간(M)에 상응하는 스크린 유제막 두께는 중첩되는 구간에 상응하는 스크린 유제막 두께의 대략 105~200% 정도인 스크린을 사용하여 스크린 인쇄된다. 그에 따라, L 마진부위의 내부전극층 영역(33)의 두께(tm)를 중첩부에 위치되는 내부전극층 영역의 두께(to)의 대략 105~200% 범위 내로 유지할 수 있다.
다음으로, 도 5를 참조하여, 본 제조발명의 하나의 실시예들을 살펴본다.
도 5를 참조하면, 본 발명의 하나의 실시예에서, 내부전극 패턴(30)이 인쇄된 유전체 시트(10)가 다수 적층된 구조물을 형성하고, 이후 적층된 구조물을 압착한다(S1500).
도 5는 중첩되지 않는 영역을 형성할 내부전극 패턴 영역(33)의 폭을 작게 인쇄하는 실시예에서 적층된 구조물을 형성하고 압착하는 것을 나타내고 있으나, 내부전극 패턴(30)이 인쇄된 유전체 시트(10)가 다수 적층된 구조물을 형성하고 적층된 구조물을 압착하는 공정은 도 6에 도시된 L 마진부위의 내부전극 패턴(33)에 대한 이중인쇄를 수행하는 실시예 또는/및 도시되지 않았으나 중첩구간(O) 및 마진구간(M)에 따라 스크린 유제막 두께가 다른 스크린을 사용하는 실시예 등에서도 마찬가지로 적용가능하다.
내부전극 패턴(30)이 인쇄된 유전체 시트(10)가 다수 적층된 구조물을 형성하는 방법은 여러 가지가 있을 수 있다. 예컨대, 유전체 시트(10) 상에 내부전극 패턴(30)을 인쇄하는 단계를 수행하여 형성된 내부전극 패턴(30)이 인쇄된 다수의 유전체 시트(10)들을 적층시켜 적층체를 형성할 수 있다. 또는, 내부전극 패턴(30)이 인쇄된 유전체 시트(10) 상에 다시 다른 유전체 시트(10)를 준비하고 그 다른 유전체 시트(10) 상에 내부전극 패턴(30)을 인쇄하는 과정을 반복 수행하여 내부전극 패턴(30)이 인쇄된 유전체 시트(10)가 다수 적층된 구조물을 형성할 수도 있다.
도 5를 참조하여, 본 제조방법의 또 하나의 실시예를 살펴보면, 하나의 유전체 시트(10) 상에 다수의 내부전극 패턴(30)을 인쇄하고 다수의 내부전극 패턴(30)이 인쇄된 유전체 시트(10)가 다수 적층 형성된 구조물을 압착시키고, 이후 외부전극(도시되지 않음)을 양측에 형성시킬 수 있도록 압착된 구조물을 절단한다(S1700). 도 2를 참조하면, 다수의 적층체로 나눌 수 있도록 절단하는 절단선이 도시되어 있다. 앞서, 설명된 바와 마찬가지로, 도 5에서의 공정 S1700은 중첩되지 않는 영역을 형성할 내부전극 패턴 영역(33)의 폭을 작게 인쇄하는 실시예뿐만 아니라 도 6에 도시된 L 마진부위의 내부전극 패턴(33)에 대한 이중인쇄를 수행하는 실시예 또는/및 도시되지 않았으나 중첩구간(O) 및 마진구간(M)에 따라 스크린 유제막 두께가 다른 스크린을 사용하는 실시예 등에서도 적용가능하다.
도 5를 참조하면, 각각의 적층체로 절단된 적층체는, 도시되지 않았으나, 소성공정을 수행하고, 이후 도 5에 도시된 외부전극 형성 공정(S2000)을 거쳐 적층형 세라믹 전자부품이 제조된다.
이상에서, 전술한 실시예 및 첨부된 도면들은 본 발명의 범주를 제한하는 것이 아니라 본 발명에 대한 당해 기술분야에서 통상의 지식을 가진 자의 이해를 돕기 위해 예시적으로 설명된 것이다. 따라서, 본 발명의 다양한 실시예는 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있고, 본 발명의 범위는 특허청구범위에 기재된 발명에 따라 해석되어야 하며, 당해 기술분야에서 통상의 지식을 가진 자에 의한 다양한 변경, 대안, 균등물들을 포함하고 있다.
10 : 유전체층 또는 유전체 시트 30 : 내부전극층 또는 내부전극 패턴
33 : 마진부에 위치하는 내부전극 패턴 영역
O : 적층체의 중첩부 M : 적층체의 마진부

Claims (16)

  1. 복수의 유전체층과 복수의 내부전극층이 교대로 적층 형성된 적층체 및 상기 적층체의 양측에 형성된 외부전극을 포함하여 이루어지는 적층형 세라믹 전자부품에 있어서,
    상기 적층체는 상하로 이웃하는 내부전극층이 중첩되는 구간인 중간 중첩부와 상하로 이웃하는 내부전극층이 양측의 외부전극과 번갈아 연결되며 중첩되지 않는 구간인 양측 마진부를 구비하고,
    상기 마진부에 위치되는 상기 내부전극층의 영역은 상기 중첩부에 위치되는 상기 내부전극층 영역보다 두텁게 형성되어 상기 마진부의 누적단차가 감소된 것을 특징으로 하고,
    상기 마진부에 위치되는 상기 내부전극층 영역의 두께는 상기 중첩부에 위치되는 상기 내부전극층 영역의 두께의 105~200% 범위에 있으며,
    상기 마진부에 위치되는 상기 내부전극층의 영역의 폭은 상기 중첩부에 위치되는 상기 내부전극층 영역의 폭의 50~90% 범위에 있도록 형성되는 적층형 세라믹 전자부품.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 복수의 유전체층과 복수의 내부전극층이 교대로 적층 형성된 적층체 및 상기 적층체의 양측에 형성된 외부전극을 포함하여 이루어지는 적층형 세라믹 전자부품의 제조방법에 있어서,
    상기 적층체는 유전체 시트를 준비하는 단계 및 상기 유전체 시트 상에 내부전극 패턴을 인쇄하는 단계를 포함하여 상기 유전체층과 상기 내부전극층이 교대로 적층되도록 형성하고,
    상기 내부전극 패턴을 인쇄하는 단계는 상기 적층체에서 상하로 이웃하는 내부전극층이 양측의 외부전극과 번갈아 연결되며 중첩되지 않는 영역을 형성할 내부전극 패턴 영역을 상기 적층체에서 상하로 이웃하는 내부전극층이 중첩되는 영역을 형성할 내부전극 패턴 영역보다 두텁게 인쇄하는 것을 특징으로 하고,
    상기 내부 전극 패턴을 인쇄하는 단계는 스크린 인쇄법을 이용하여 수행되고,
    상기 내부전극 패턴을 인쇄하는 단계에서, 상기 중첩되지 않는 영역을 형성할 내부전극 패턴 영역의 인쇄하여 건조 후의 두께가 상기 중첩되는 영역을 형성할 내부전극 패턴 영역의 인쇄 건조 후의 두께의 105~200%가 되도록 상기 중첩되지 않는 영역을 형성할 내부전극 패턴 영역의 폭을 상기 중첩되는 영역을 형성할 내부전극 패턴 영역의 폭의 50~90% 범위로 인쇄하는 적층형 세라믹 전자부품 제조방법.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 청구항 5에 있어서,
    상기 내부전극 패턴이 인쇄된 상기 유전체 시트가 다수 적층된 구조물을 형성하고, 이후 상기 구조물을 압착하는 것을 특징으로 하는 적층형 세라믹 전자부품 제조방법.
  16. 청구항 15에 있어서,
    하나의 유전체 시트 상에 다수의 내부전극 패턴을 인쇄하고 상기 다수의 내부전극 패턴이 인쇄된 상기 유전체 시트가 다수 적층 형성된 구조물을 압착시키고, 이후 상기 외부전극을 양측에 형성시킬 수 있도록 상기 압착된 구조물을 절단하는 것을 특징으로 하는 적층형 세라믹 전자부품 제조방법.
KR1020110052070A 2011-05-31 2011-05-31 적층형 세라믹 전자부품 및 그 제조방법 KR101922863B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110052070A KR101922863B1 (ko) 2011-05-31 2011-05-31 적층형 세라믹 전자부품 및 그 제조방법
US13/480,129 US8587920B2 (en) 2011-05-31 2012-05-24 Multilayer ceramic electronic component and method for manufacturing the same
JP2012125216A JP2012253346A (ja) 2011-05-31 2012-05-31 積層型セラミック電子部品及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110052070A KR101922863B1 (ko) 2011-05-31 2011-05-31 적층형 세라믹 전자부품 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20120133438A KR20120133438A (ko) 2012-12-11
KR101922863B1 true KR101922863B1 (ko) 2018-11-28

Family

ID=47261532

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110052070A KR101922863B1 (ko) 2011-05-31 2011-05-31 적층형 세라믹 전자부품 및 그 제조방법

Country Status (3)

Country Link
US (1) US8587920B2 (ko)
JP (1) JP2012253346A (ko)
KR (1) KR101922863B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013258230A (ja) * 2012-06-12 2013-12-26 Murata Mfg Co Ltd セラミック電子部品
KR101771730B1 (ko) * 2012-08-07 2017-08-25 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR20150019279A (ko) * 2013-08-13 2015-02-25 삼성전기주식회사 적층 세라믹 부품 및 그 제조방법
KR101642636B1 (ko) * 2015-01-05 2016-07-25 삼성전기주식회사 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장기판
KR102437801B1 (ko) * 2016-02-22 2022-08-30 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조 방법
KR101952871B1 (ko) * 2017-04-13 2019-02-28 삼성전기주식회사 적층 세라믹 커패시터 및 그의 실장 기판
US10580584B2 (en) * 2017-06-28 2020-03-03 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor
DE102018115085B4 (de) * 2018-06-22 2021-03-25 Tdk Electronics Ag Keramisches Vielschichtbauelement und Verfahren zur Herstellung eines keramischen Vielschichtbauelements
KR101990013B1 (ko) * 2019-01-16 2019-06-17 김멋진 절단용 블레이드 및 이를 이용한 절단장치
KR20190116138A (ko) * 2019-07-18 2019-10-14 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR102694713B1 (ko) * 2019-12-03 2024-08-13 삼성전기주식회사 적층형 전자 부품

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5972715A (ja) * 1982-10-20 1984-04-24 松下電器産業株式会社 積層コンデンサ
JPH0474413U (ko) * 1990-11-10 1992-06-30
JPH05335175A (ja) * 1992-05-28 1993-12-17 Nec Corp 積層セラミックコンデンサ
JPH0897071A (ja) * 1994-09-29 1996-04-12 Kyocera Corp 積層型磁器コンデンサ
JPH09298127A (ja) * 1996-05-09 1997-11-18 Murata Mfg Co Ltd 積層コンデンサ
JP3067698B2 (ja) * 1997-06-27 2000-07-17 松下電器産業株式会社 積層セラミック電子部品の製造方法
JPH1197288A (ja) * 1997-07-24 1999-04-09 Matsushita Electric Ind Co Ltd 積層セラミック電子部品及びその製造方法
JP2001035743A (ja) 1999-07-23 2001-02-09 Marcon Electronics Co Ltd 金属化フィルムコンデンサ
JP2001118731A (ja) * 1999-10-19 2001-04-27 Murata Mfg Co Ltd チップ型複合電子部品およびその製造方法
JP2001185440A (ja) 1999-12-24 2001-07-06 Kyocera Corp 積層セラミックコンデンサ
JP3610891B2 (ja) 2000-07-21 2005-01-19 株式会社村田製作所 積層型セラミック電子部品およびその製造方法
JP3747940B2 (ja) * 2004-06-03 2006-02-22 株式会社村田製作所 積層コンデンサおよびその製造方法
JP2006013380A (ja) * 2004-06-29 2006-01-12 Tdk Corp 積層コンデンサ
JP2006278566A (ja) * 2005-03-28 2006-10-12 Tdk Corp 積層電子部品及びその製造方法
JP4418969B2 (ja) * 2005-06-03 2010-02-24 株式会社村田製作所 積層セラミックコンデンサ
JP4983400B2 (ja) * 2007-05-25 2012-07-25 株式会社村田製作所 貫通型三端子コンデンサ
JP4548492B2 (ja) * 2008-02-13 2010-09-22 Ｔｄｋ株式会社 積層コンデンサアレイ

Also Published As

Publication number Publication date
US20120307415A1 (en) 2012-12-06
JP2012253346A (ja) 2012-12-20
US8587920B2 (en) 2013-11-19
KR20120133438A (ko) 2012-12-11

Similar Documents

Publication Publication Date Title
KR101922863B1 (ko) 적층형 세라믹 전자부품 및 그 제조방법
KR101647772B1 (ko) 적층 세라믹 콘덴서
US9881740B2 (en) Monolithic ceramic capacitor with varying conductor density
US12020867B2 (en) Electronic component
KR101565640B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
US9245688B2 (en) Monolithic ceramic capacitor
JP2007243040A (ja) 積層セラミック電子部品
KR101323124B1 (ko) 적층형 콘덴서
KR20130084853A (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR20160102132A (ko) 적층 콘덴서 및 그 제조방법
KR101642636B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장기판
KR20130023612A (ko) 적층 세라믹 전자부품
JP5852321B2 (ja) 積層セラミックコンデンサ
KR101952845B1 (ko) 적층 세라믹 전자부품 및 그 제조 방법
KR101590826B1 (ko) 적층 세라믹 콘덴서
KR102041622B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR101565725B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
JP7328747B2 (ja) セラミック電子部品及びその製造方法
KR101771737B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP4548612B2 (ja) 積層セラミック電子部品の製造方法
KR20150005577A (ko) 적층 세라믹 콘덴서
KR101963259B1 (ko) 적층 세라믹 전자부품 및 그 제조방법
WO2023090312A1 (ja) 積層シートの製造方法、積層電子部品の製造方法、及び積層シート
JP4450158B2 (ja) セラミック電子部品の製造方法
JP2005136008A (ja) 積層型電子部品の製法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant