JP2001118731A - チップ型複合電子部品およびその製造方法 - Google Patents
チップ型複合電子部品およびその製造方法Info
- Publication number
- JP2001118731A JP2001118731A JP29608599A JP29608599A JP2001118731A JP 2001118731 A JP2001118731 A JP 2001118731A JP 29608599 A JP29608599 A JP 29608599A JP 29608599 A JP29608599 A JP 29608599A JP 2001118731 A JP2001118731 A JP 2001118731A
- Authority
- JP
- Japan
- Prior art keywords
- thermistor
- inductor
- electronic component
- internal
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title abstract description 8
- 239000000919 ceramic Substances 0.000 claims abstract description 34
- 239000004020 conductor Substances 0.000 claims abstract description 31
- 238000010030 laminating Methods 0.000 claims abstract description 13
- 238000009792 diffusion process Methods 0.000 claims description 7
- 238000010304 firing Methods 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 40
- 239000000463 material Substances 0.000 description 10
- 238000000034 method Methods 0.000 description 10
- 238000005520 cutting process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 3
- 239000011230 binding agent Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- LRHPLDYGYMQRHN-UHFFFAOYSA-N N-Butanol Chemical compound CCCCO LRHPLDYGYMQRHN-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000007606 doctor blade method Methods 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000000256 polyoxyethylene sorbitan monolaurate Substances 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910017135 Fe—O Inorganic materials 0.000 description 1
- 229910018100 Ni-Sn Inorganic materials 0.000 description 1
- 229910018532 Ni—Sn Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910020929 Sn-Sn Inorganic materials 0.000 description 1
- 229910008827 Sn—Sn Inorganic materials 0.000 description 1
- 239000002518 antifoaming agent Substances 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000010344 co-firing Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000010298 pulverizing process Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000004094 surface-active agent Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/16—Resistor networks not otherwise provided for
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/40—Structural association with built-in electric component, e.g. fuse
- H01F27/402—Association of measuring or protective means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
- H01F2017/0026—Multilayer LC-filter
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/40—Structural association with built-in electric component, e.g. fuse
- H01F27/402—Association of measuring or protective means
- H01F2027/406—Temperature sensor or protection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Coils Or Transformers For Communication (AREA)
- Thermistors And Varistors (AREA)
- Coils Of Transformers For General Uses (AREA)
Abstract
(57)【要約】
【課題】温度によってインピーダンスを可変できる小型
のチップ型複合電子部品およびその製造方法を提供す
る。 【解決手段】内部コイル導体２を有する複数のセラミッ
ク層４を積層して得られるインダクタ１と、内部電極１
１ａ，１１ｂを有しかつ所定の抵抗−温度特性を持つ複
数のセラミック層１３を積層して得られるサーミスタ１
０とが中間絶縁層２０を介して積層され、インダクタ１
の内部コイル導体２の両端とサーミスタ１０の内部電極
１１ａ，１１ｂとを一対の外部電極２１，２２に接続す
ることで、インダクタ１とサーミスタ１０とが並列接続
されている。
のチップ型複合電子部品およびその製造方法を提供す
る。 【解決手段】内部コイル導体２を有する複数のセラミッ
ク層４を積層して得られるインダクタ１と、内部電極１
１ａ，１１ｂを有しかつ所定の抵抗−温度特性を持つ複
数のセラミック層１３を積層して得られるサーミスタ１
０とが中間絶縁層２０を介して積層され、インダクタ１
の内部コイル導体２の両端とサーミスタ１０の内部電極
１１ａ，１１ｂとを一対の外部電極２１，２２に接続す
ることで、インダクタ１とサーミスタ１０とが並列接続
されている。
Description
【０００１】
【発明の属する技術分野】本発明はチップ型複合電子部
品およびその製造方法、特にチップインダクタとチップ
サーミスタとの複合電子部品およびその製造方法に関す
るものである。
品およびその製造方法、特にチップインダクタとチップ
サーミスタとの複合電子部品およびその製造方法に関す
るものである。
【０００２】
【従来の技術】従来、高周波用フィルタとして、例えば
実開平６−５０３１２号公報に記載のように、積層され
たセラミック層によってチップ素体を構成し、セラミッ
ク層上に形成されるスルーホール部を介してセラミック
層間のコイル導体を接続してチップ素体内を周回するコ
イルを形成し、そのコイルの始端と終端とをそれぞれ別
の外部電極に接続した積層型チップインダクタが知られ
ている。
実開平６−５０３１２号公報に記載のように、積層され
たセラミック層によってチップ素体を構成し、セラミッ
ク層上に形成されるスルーホール部を介してセラミック
層間のコイル導体を接続してチップ素体内を周回するコ
イルを形成し、そのコイルの始端と終端とをそれぞれ別
の外部電極に接続した積層型チップインダクタが知られ
ている。
【０００３】
【発明が解決しようとする課題】この種の積層型インダ
クタの場合、そのインピーダンスはセラミック材料の組
成や比抵抗、コイル導体の口径寸法や巻き数、コイル導
体の幅や材料などによって左右される。しかしながら、
一度製品が出来てしまうと、そのインピーダンスの周波
数特性が固定化されてしまい、可変できない。
クタの場合、そのインピーダンスはセラミック材料の組
成や比抵抗、コイル導体の口径寸法や巻き数、コイル導
体の幅や材料などによって左右される。しかしながら、
一度製品が出来てしまうと、そのインピーダンスの周波
数特性が固定化されてしまい、可変できない。
【０００４】そこで、本発明の目的は、温度によってイ
ンピーダンスを可変できる小型のチップ型複合電子部品
およびその製造方法を提供することにある。また、他の
目的は、安定したインピーダンス特性を持つチップ型複
合電子部品およびその製造方法を提供することにある。
ンピーダンスを可変できる小型のチップ型複合電子部品
およびその製造方法を提供することにある。また、他の
目的は、安定したインピーダンス特性を持つチップ型複
合電子部品およびその製造方法を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明は、内部コイル導体を有する
複数のセラミック層を積層して得られるインダクタと、
内部電極を有しかつ所定の抵抗−温度特性を持つ複数の
セラミック層を積層して得られるサーミスタとが互いに
積層され、インダクタの内部コイル導体の少なくとも一
端とサーミスタの内部電極の少なくとも一端とが一対の
外部電極に接続されていることを特徴とするチップ型複
合電子部品を提供する。
め、請求項１に記載の発明は、内部コイル導体を有する
複数のセラミック層を積層して得られるインダクタと、
内部電極を有しかつ所定の抵抗−温度特性を持つ複数の
セラミック層を積層して得られるサーミスタとが互いに
積層され、インダクタの内部コイル導体の少なくとも一
端とサーミスタの内部電極の少なくとも一端とが一対の
外部電極に接続されていることを特徴とするチップ型複
合電子部品を提供する。
【０００６】本発明のチップ型複合電子部品はチップイ
ンダクタとチップサーミスタとを積層一体化し、１チッ
プ化したので、小型の複合電子部品を得ることができ
る。また、サーミスタは温度によって抵抗値が変化する
ので、使用温度によってインピーダンスを自動的に可変
することができ、所望の温度特性を持つインダクタを得
ることができる。
ンダクタとチップサーミスタとを積層一体化し、１チッ
プ化したので、小型の複合電子部品を得ることができ
る。また、サーミスタは温度によって抵抗値が変化する
ので、使用温度によってインピーダンスを自動的に可変
することができ、所望の温度特性を持つインダクタを得
ることができる。
【０００７】インダクタとサーミスタとを請求項２のよ
うに直列接続してもよいし、請求項３のように並列接続
してもよい。例えば、正特性サーミスタ（ＰＴＣサーミ
スタ）をインダクタと直列接続した場合、所定温度以上
でサーミスタの抵抗値が非常に高くなるので、所定温度
以上で回路を遮断することができる。つまり、所定温度
でのスイッチ特性を持たせることができる。また、ＰＴ
Ｃサーミスタをインダクタと並列接続した場合には、所
定温度以上でインダクタの特性をそのままの特性に戻す
ことができる。
うに直列接続してもよいし、請求項３のように並列接続
してもよい。例えば、正特性サーミスタ（ＰＴＣサーミ
スタ）をインダクタと直列接続した場合、所定温度以上
でサーミスタの抵抗値が非常に高くなるので、所定温度
以上で回路を遮断することができる。つまり、所定温度
でのスイッチ特性を持たせることができる。また、ＰＴ
Ｃサーミスタをインダクタと並列接続した場合には、所
定温度以上でインダクタの特性をそのままの特性に戻す
ことができる。
【０００８】インダクタの場合、その材料によっては、
使用温度が上がるとＬ成分が正の温度特性を示し、イン
ピーダンスが上昇してしまうものがある。このような場
合には、温度補償用としてＮＴＣサーミスタをインダク
タと並列接続することで、Ｌ成分の温度特性と抵抗成分
の温度特性とが相殺され、安定した温度特性を持つイン
ダクタを得ることができる。
使用温度が上がるとＬ成分が正の温度特性を示し、イン
ピーダンスが上昇してしまうものがある。このような場
合には、温度補償用としてＮＴＣサーミスタをインダク
タと並列接続することで、Ｌ成分の温度特性と抵抗成分
の温度特性とが相殺され、安定した温度特性を持つイン
ダクタを得ることができる。
【０００９】本発明の複合電子部品は、ＡＣ電源におい
ては、上述のような温度特性を持つチップ高周波フィル
タとしての使い方ができるが、ＤＣ電源においては、チ
ップサーミスタとして使用できるので、１個の部品で両
方の用途に使用できる。
ては、上述のような温度特性を持つチップ高周波フィル
タとしての使い方ができるが、ＤＣ電源においては、チ
ップサーミスタとして使用できるので、１個の部品で両
方の用途に使用できる。
【００１０】請求項６のように、インダクタとサーミス
タとを、中間絶縁層を介して積層するのが望ましい。す
なわち、インダクタとサーミスタとを接合する方法とし
ては、請求項７のように、グリーンシートの状態で積層
した後、一体に焼成する方法と、請求項８のように、イ
ンダクタとサーミスタとをそれぞれ焼成した後で接着す
る方法とがある。前者の方法では、インダクタ層とサー
ミスタ層との層間で拡散が生じる結果、セラミックの特
性劣化をきたす可能性があるので、拡散防止層を間にし
てインダクタ層とサーミスタ層とを積層し、焼成するこ
とで拡散が防止され、特性劣化を防止できる。また、後
者の場合には、拡散が生じる恐れがないので、中間絶縁
層は接着剤層であってもよい。接着剤層としては、ホウ
ケイ酸鉛系ガラスなどを使用することがでいる。なお、
この中間絶縁層として、インダクタとサーミスタとの熱
膨張係数の中間的な材料を使用すれば、インダクタとサ
ーミスタの温度変化に伴う剥離をなくすことができると
いう利点がある。
タとを、中間絶縁層を介して積層するのが望ましい。す
なわち、インダクタとサーミスタとを接合する方法とし
ては、請求項７のように、グリーンシートの状態で積層
した後、一体に焼成する方法と、請求項８のように、イ
ンダクタとサーミスタとをそれぞれ焼成した後で接着す
る方法とがある。前者の方法では、インダクタ層とサー
ミスタ層との層間で拡散が生じる結果、セラミックの特
性劣化をきたす可能性があるので、拡散防止層を間にし
てインダクタ層とサーミスタ層とを積層し、焼成するこ
とで拡散が防止され、特性劣化を防止できる。また、後
者の場合には、拡散が生じる恐れがないので、中間絶縁
層は接着剤層であってもよい。接着剤層としては、ホウ
ケイ酸鉛系ガラスなどを使用することがでいる。なお、
この中間絶縁層として、インダクタとサーミスタとの熱
膨張係数の中間的な材料を使用すれば、インダクタとサ
ーミスタの温度変化に伴う剥離をなくすことができると
いう利点がある。
【００１１】
【発明の実施の形態】図１は本発明にかかるチップ型複
合電子部品の一例を示す。この複合電子部品は、フェラ
イト磁性体などからなるセラミック本体３の内部に内部
コイル導体２を有するインダクタ１と、所定の抵抗−温
度特性を持つサーミスタ材料よりなるセラミック本体１
２の内部に内部電極１１ａ，１１ｂを有するサーミスタ
１０とを中間絶縁層２０を間にして上下に積層したもの
であり、内部コイル導体２の一端２ａと内部電極１１ａ
とを外部電極２１に接続し、内部コイル導体２の他端２
ｂと内部電極１１ｂとを外部電極２２に接続すること
で、インダクタ１とサーミスタ１０とを図２に示すよう
に並列接続したものである。
合電子部品の一例を示す。この複合電子部品は、フェラ
イト磁性体などからなるセラミック本体３の内部に内部
コイル導体２を有するインダクタ１と、所定の抵抗−温
度特性を持つサーミスタ材料よりなるセラミック本体１
２の内部に内部電極１１ａ，１１ｂを有するサーミスタ
１０とを中間絶縁層２０を間にして上下に積層したもの
であり、内部コイル導体２の一端２ａと内部電極１１ａ
とを外部電極２１に接続し、内部コイル導体２の他端２
ｂと内部電極１１ｂとを外部電極２２に接続すること
で、インダクタ１とサーミスタ１０とを図２に示すよう
に並列接続したものである。
【００１２】インダクタ１は、図３に示すように上面に
例えばＬ字状のコイル導体２が形成されたセラミック層
４を複数枚積層することにより、スルーホール５の導体
によってコイル導体２を相互に接続し、スパイラルコイ
ルを形成している。なお、最上層および最下層のセラミ
ック層４のコイル導体２のみ、外部電極２１，２２に接
続するための引出部２ａ，２ｂが異なる端面に延設され
ている。なお、コイル導体２の形状やセラミック層４の
枚数は、目標とするインダクタンス値により決定され
る。積層されたセラミック層４の下部および上部には、
導体を有しない複数枚のセラミック層からなるカバーシ
ート６が重ねられている。
例えばＬ字状のコイル導体２が形成されたセラミック層
４を複数枚積層することにより、スルーホール５の導体
によってコイル導体２を相互に接続し、スパイラルコイ
ルを形成している。なお、最上層および最下層のセラミ
ック層４のコイル導体２のみ、外部電極２１，２２に接
続するための引出部２ａ，２ｂが異なる端面に延設され
ている。なお、コイル導体２の形状やセラミック層４の
枚数は、目標とするインダクタンス値により決定され
る。積層されたセラミック層４の下部および上部には、
導体を有しない複数枚のセラミック層からなるカバーシ
ート６が重ねられている。
【００１３】サーミスタ１０は、図４に示すように、上
面に中央部から一方の縁部へ延びる内部電極１１ａを形
成したセラミック層１３と、上面に中央部から他方の縁
部へ延びる内部電極１１ｂを形成したセラミック層１３
とを上下に複数枚積層したものであり、上下の内部電極
１１ａ，１１ｂ同士が一部で重なっている。なお、内部
電極１１ａ，１１ｂの形状やセラミック層１３の枚数
は、目標とする抵抗値により決定される。積層されたセ
ラミック層１３の下部および上部には、電極を有しない
複数枚のセラミック層からなるカバーシート１４が重ね
られている。
面に中央部から一方の縁部へ延びる内部電極１１ａを形
成したセラミック層１３と、上面に中央部から他方の縁
部へ延びる内部電極１１ｂを形成したセラミック層１３
とを上下に複数枚積層したものであり、上下の内部電極
１１ａ，１１ｂ同士が一部で重なっている。なお、内部
電極１１ａ，１１ｂの形状やセラミック層１３の枚数
は、目標とする抵抗値により決定される。積層されたセ
ラミック層１３の下部および上部には、電極を有しない
複数枚のセラミック層からなるカバーシート１４が重ね
られている。
【００１４】中間絶縁層２０は、インダクタ１を構成す
るセラミック本体３とサーミスタ１０を構成するセラミ
ック本体１２との間の拡散を防止する絶縁層、または接
着層である。インダクタ１とサーミスタ１０とは中間絶
縁層２０を間にして積層され、複合積層体とされる。そ
して、この複合積層体の電極２，１１ａ，１１ｂが露出
した端面に外部電極２１，２２が形成されて、複合電子
部品となる。外部電極２１，２２の形成方法は、Ａｇの
焼付け、メッキ（Ｎｉ−Ｓｎ，Ｎｉ−Ｓｎ−Ｓｎ／Ｐ
ｂ）、スパッタ（モネル−Ａｇ−はんだ，Ａｇ−はんだ
等）など、公知の方法で行なうことができる。
るセラミック本体３とサーミスタ１０を構成するセラミ
ック本体１２との間の拡散を防止する絶縁層、または接
着層である。インダクタ１とサーミスタ１０とは中間絶
縁層２０を間にして積層され、複合積層体とされる。そ
して、この複合積層体の電極２，１１ａ，１１ｂが露出
した端面に外部電極２１，２２が形成されて、複合電子
部品となる。外部電極２１，２２の形成方法は、Ａｇの
焼付け、メッキ（Ｎｉ−Ｓｎ，Ｎｉ−Ｓｎ−Ｓｎ／Ｐ
ｂ）、スパッタ（モネル−Ａｇ−はんだ，Ａｇ−はんだ
等）など、公知の方法で行なうことができる。
【００１５】なお、この実施例のサーミスタ１０は内部
電極１１ａ，１１ｂを一部で重なるように平行に配置し
たものであるが、図５のように内部電極１１ａ，１１ｂ
を対向するように平面状に配置したものでもよく、その
他、段差状に配置したものなど、如何なる形状でもよ
い。また、中間絶縁層２０は必要に応じて設けられるも
のであり、省略することも可能である。
電極１１ａ，１１ｂを一部で重なるように平行に配置し
たものであるが、図５のように内部電極１１ａ，１１ｂ
を対向するように平面状に配置したものでもよく、その
他、段差状に配置したものなど、如何なる形状でもよ
い。また、中間絶縁層２０は必要に応じて設けられるも
のであり、省略することも可能である。
【００１６】ここで、上記構成よりなる複合電子部品の
製造方法の一例を説明する。まず、インダクタ特性シー
トを次のようにして作成する。 （１）Ｓｉ０2 ，Ａｌ2 Ｏ3 を主成分とし、ＢａＯ，Ｃ
ａＯ等を副成分とし、さらにＢ2 Ｏ3 を添加した原材料
をボールミルで１５時間混合した後、乾燥した。 （２）得られた混合物を８００℃以上の高温で反応さ
せ、これを冷却粉砕し、ボールミルによってさらに微粉
砕した後、乾燥した。 （３）得られた材料粉末に対し、バインダー１０〜１５
重量％、トルエン２０重量％、エタノール２０重量％お
よびブタノール４０重量％を添加し、ボールミルによっ
て１５時間混合した。 （４）得られたスラリーをドクターブレード法を用いて
膜厚３０〜８０μｍの長尺なシートに成形した。 （５）長尺シートを適当な大きさに切断したグリーンシ
ートの必要な位置にスルーホールを設け、裁断後のチッ
プ素体の外部電極間の中点にくるように位置決めし、こ
のスルーホールの位置に応じたコイル導体をＡｇペース
トやＡｇＰｄペーストなどでスクリーン印刷法を用いて
形成した。 （６）得られたコイル導体の印刷済みのグリーンシート
を所定枚数積層し、その上下にコイル導体が印刷されて
いない複数枚のグリーンシートをカバーシートとして重
ねることで、インダクタ特性シートを作成した。なお、
インダクタ材料としては、上記のほか、Ｍｎ−Ｚｎ−Ｆ
ｅ−Ｏ，Ｎｉ−Ｚｎ−Ｆｅ−Ｏ，Ｙ−Ｉｎ−Ｇａ−Ｏな
どを用いてもよい。
製造方法の一例を説明する。まず、インダクタ特性シー
トを次のようにして作成する。 （１）Ｓｉ０2 ，Ａｌ2 Ｏ3 を主成分とし、ＢａＯ，Ｃ
ａＯ等を副成分とし、さらにＢ2 Ｏ3 を添加した原材料
をボールミルで１５時間混合した後、乾燥した。 （２）得られた混合物を８００℃以上の高温で反応さ
せ、これを冷却粉砕し、ボールミルによってさらに微粉
砕した後、乾燥した。 （３）得られた材料粉末に対し、バインダー１０〜１５
重量％、トルエン２０重量％、エタノール２０重量％お
よびブタノール４０重量％を添加し、ボールミルによっ
て１５時間混合した。 （４）得られたスラリーをドクターブレード法を用いて
膜厚３０〜８０μｍの長尺なシートに成形した。 （５）長尺シートを適当な大きさに切断したグリーンシ
ートの必要な位置にスルーホールを設け、裁断後のチッ
プ素体の外部電極間の中点にくるように位置決めし、こ
のスルーホールの位置に応じたコイル導体をＡｇペース
トやＡｇＰｄペーストなどでスクリーン印刷法を用いて
形成した。 （６）得られたコイル導体の印刷済みのグリーンシート
を所定枚数積層し、その上下にコイル導体が印刷されて
いない複数枚のグリーンシートをカバーシートとして重
ねることで、インダクタ特性シートを作成した。なお、
インダクタ材料としては、上記のほか、Ｍｎ−Ｚｎ−Ｆ
ｅ−Ｏ，Ｎｉ−Ｚｎ−Ｆｅ−Ｏ，Ｙ−Ｉｎ−Ｇａ−Ｏな
どを用いてもよい。
【００１７】次に、サーミスタ特性シートを次のように
して作成する。なお、ここではＮＴＣサーミスタを例に
説明する。 （１）Ｍｎ，Ｎｉ，Ｃｏなどの複数の酸化物からなるサ
ーミスタ材料をボールミルで２０時間混合した後、乾燥
した。 （２）得られた混合物を８００℃以上の高温で反応さ
せ、これを冷却粉砕し、ボールミルによってさらに微粉
砕した後、乾燥した。 （３）得られた材料粉末に対し、有機バインダー、分散
剤、表面活性剤、消泡剤、水を所定量加え、ボールミル
によって１６時間混合した。 （４）得られたスラリーをドクターブレード法を用いて
膜厚３０〜８０μｍの長尺なシートに成形した。 （５）長尺シートを適当な大きさに切断したグリーンシ
ート上にＡｇペーストやＡｇＰｄペーストなどでスクリ
ーン印刷法を用いて形成し、内部電極を形成した。 （６）得られた内部電極の印刷済みのグリーンシートを
所定枚数積層し、その上下にコイル導体が印刷されてい
ない複数枚のグリーンシートをカバーシートとして重ね
ることで、サーミスタ特性シートを作成した。
して作成する。なお、ここではＮＴＣサーミスタを例に
説明する。 （１）Ｍｎ，Ｎｉ，Ｃｏなどの複数の酸化物からなるサ
ーミスタ材料をボールミルで２０時間混合した後、乾燥
した。 （２）得られた混合物を８００℃以上の高温で反応さ
せ、これを冷却粉砕し、ボールミルによってさらに微粉
砕した後、乾燥した。 （３）得られた材料粉末に対し、有機バインダー、分散
剤、表面活性剤、消泡剤、水を所定量加え、ボールミル
によって１６時間混合した。 （４）得られたスラリーをドクターブレード法を用いて
膜厚３０〜８０μｍの長尺なシートに成形した。 （５）長尺シートを適当な大きさに切断したグリーンシ
ート上にＡｇペーストやＡｇＰｄペーストなどでスクリ
ーン印刷法を用いて形成し、内部電極を形成した。 （６）得られた内部電極の印刷済みのグリーンシートを
所定枚数積層し、その上下にコイル導体が印刷されてい
ない複数枚のグリーンシートをカバーシートとして重ね
ることで、サーミスタ特性シートを作成した。
【００１８】なお、ＰＴＣサーミスタを作成する場合に
は、サーミスタ材料として、チタン酸バリウムにイット
リウム，Ｍｎ，Ｐｂなどの酸化物を所定量添加し、１３
００℃で反応させ、粉砕した後、シート成形して用いれ
ばよい。
は、サーミスタ材料として、チタン酸バリウムにイット
リウム，Ｍｎ，Ｐｂなどの酸化物を所定量添加し、１３
００℃で反応させ、粉砕した後、シート成形して用いれ
ばよい。
【００１９】最後に、複合電子部品の完成までを次のよ
うに行なう。 （１）インダクタ特性シートと、サーミスタ特性シート
の間に絶縁シートを挟み、０．５ｔ／ｃｍ2 の圧力で圧
着し、複合積層体とした。 （２）得られた複合積層体をチップ寸法に従って裁断
し、個々のチップ素体を得る。これを５００℃で１時間
脱バインダー処理を行なった後、９００〜１３００℃で
４〜８時間焼成した。 （３）得られた焼結体の端面を研磨し、内部電極を露出
させた上、これに外部電極としてＡｇペーストやＡｇＰ
ｄペースト等を浸漬法によって塗布し、１５０℃で１５
分乾燥後、８００℃にて１０分間焼付けを行った。必要
であれば、Ｎｉ・Ｓｎメッキやはんだディップなどを施
してもよく、またはスパッタリング法などで下地電極を
形成してもよい。また、チップ素体の外部電極以外の外
面部分を絶縁皮膜で覆ってもよい。以上のようにして複
合電子部品を完成する。
うに行なう。 （１）インダクタ特性シートと、サーミスタ特性シート
の間に絶縁シートを挟み、０．５ｔ／ｃｍ2 の圧力で圧
着し、複合積層体とした。 （２）得られた複合積層体をチップ寸法に従って裁断
し、個々のチップ素体を得る。これを５００℃で１時間
脱バインダー処理を行なった後、９００〜１３００℃で
４〜８時間焼成した。 （３）得られた焼結体の端面を研磨し、内部電極を露出
させた上、これに外部電極としてＡｇペーストやＡｇＰ
ｄペースト等を浸漬法によって塗布し、１５０℃で１５
分乾燥後、８００℃にて１０分間焼付けを行った。必要
であれば、Ｎｉ・Ｓｎメッキやはんだディップなどを施
してもよく、またはスパッタリング法などで下地電極を
形成してもよい。また、チップ素体の外部電極以外の外
面部分を絶縁皮膜で覆ってもよい。以上のようにして複
合電子部品を完成する。
【００２０】上記説明では、グリーンシート状のインダ
クタ特性シートとサーミスタ特性シートとを圧着積層し
た後、焼成したが、インダクタ特性シートとサーミスタ
特性シーのそれぞれの適切な焼成温度が異なる場合に
は、インダクタ特性シートとサーミスタ特性シーとをそ
れぞれ個別の温度で焼成した後、ホウケイ酸鉛系ガラス
ペースト（中間絶縁層）などを用いて積層接着し、その
後でこの複合積層体をチップ寸法に裁断し、個々のチッ
プ素体を得るようにしてもよい。なお、この場合には複
合積層体をチップ素体に裁断する方法として、ダイサー
などを用いて裁断してもよいが、予めグリーンシートの
段階でブレーク溝を形成しておき、そのブレーク溝にそ
ってブレークしてもよい。
クタ特性シートとサーミスタ特性シートとを圧着積層し
た後、焼成したが、インダクタ特性シートとサーミスタ
特性シーのそれぞれの適切な焼成温度が異なる場合に
は、インダクタ特性シートとサーミスタ特性シーとをそ
れぞれ個別の温度で焼成した後、ホウケイ酸鉛系ガラス
ペースト（中間絶縁層）などを用いて積層接着し、その
後でこの複合積層体をチップ寸法に裁断し、個々のチッ
プ素体を得るようにしてもよい。なお、この場合には複
合積層体をチップ素体に裁断する方法として、ダイサー
などを用いて裁断してもよいが、予めグリーンシートの
段階でブレーク溝を形成しておき、そのブレーク溝にそ
ってブレークしてもよい。
【００２１】サーミスタ特性シートを作成する場合、内
部電極を形成したグリーンシートを複数枚積層し、その
後で焼成するようにしたが、この場合には、電極材料の
電荷がセラミック側へ移動して電位差が生じ、バリヤー
層が形成され、電気的な障壁となって低抵抗化しにくく
なる可能性がある。そこで、予め焼成済みのセラミック
板に内部電極を形成し、絶縁層を介して積層接着しても
よい。この場合には、サーミスタを低抵抗化できる。
部電極を形成したグリーンシートを複数枚積層し、その
後で焼成するようにしたが、この場合には、電極材料の
電荷がセラミック側へ移動して電位差が生じ、バリヤー
層が形成され、電気的な障壁となって低抵抗化しにくく
なる可能性がある。そこで、予め焼成済みのセラミック
板に内部電極を形成し、絶縁層を介して積層接着しても
よい。この場合には、サーミスタを低抵抗化できる。
【００２２】図６はチップインダクタ単体Ｚと、上記の
ようにＮＴＣサーミスタと複合化（並列接続）されたチ
ップインダクタＺ−ＮＰ２５，Ｚ−ＮＰ５０とのインピ
ーダンスの周波数特性を示す。ここで、Ｚ−ＮＰ２５は
２５℃における特性を、Ｚ−ＮＰ５０は５０℃における
特性を示す。インダクタはそのインピーダンスＺ＝１２
０Ωであり、サーミスタはＢ定数が２９００Ｋであり、
２５℃で２２０Ω、５０℃で４０Ωの温度特性を持つＮ
ＴＣサーミスタを用いた。なお、Ｂ定数とは、ゼロ負荷
抵抗値の温度に対する変化の大きさを表し、任意の２点
の温度から求めた定数をいう。
ようにＮＴＣサーミスタと複合化（並列接続）されたチ
ップインダクタＺ−ＮＰ２５，Ｚ−ＮＰ５０とのインピ
ーダンスの周波数特性を示す。ここで、Ｚ−ＮＰ２５は
２５℃における特性を、Ｚ−ＮＰ５０は５０℃における
特性を示す。インダクタはそのインピーダンスＺ＝１２
０Ωであり、サーミスタはＢ定数が２９００Ｋであり、
２５℃で２２０Ω、５０℃で４０Ωの温度特性を持つＮ
ＴＣサーミスタを用いた。なお、Ｂ定数とは、ゼロ負荷
抵抗値の温度に対する変化の大きさを表し、任意の２点
の温度から求めた定数をいう。
【００２３】図６から明らかなように、インダクタ単体
Ｚの場合には、周波数特性は固定されているのに対し、
本発明のような複合型インダクタの場合には、周囲温度
を２５℃から５０℃へ上昇させることで、最大インピー
ダンスを８０Ωから２５Ωへ低下させることができ、逆
に５０℃から２５℃へ低下させることで、最大インピー
ダンスを２５Ωから８５Ωへ上昇させることができた。
このように温度によってインピーダンス特性を自由に可
変できることがわかる。また、Ｚ−ＮＰ５０の場合、抵
抗成分の寄与率が大きくなるため、１０ＭＨｚ〜１００
０ＭＨｚの領域においてインピーダンスがほぼ一定（２
５Ω）となっていることがわかる。したがって、広帯域
で安定したインピーダンス特性を持つインダクタを得る
ことができた。
Ｚの場合には、周波数特性は固定されているのに対し、
本発明のような複合型インダクタの場合には、周囲温度
を２５℃から５０℃へ上昇させることで、最大インピー
ダンスを８０Ωから２５Ωへ低下させることができ、逆
に５０℃から２５℃へ低下させることで、最大インピー
ダンスを２５Ωから８５Ωへ上昇させることができた。
このように温度によってインピーダンス特性を自由に可
変できることがわかる。また、Ｚ−ＮＰ５０の場合、抵
抗成分の寄与率が大きくなるため、１０ＭＨｚ〜１００
０ＭＨｚの領域においてインピーダンスがほぼ一定（２
５Ω）となっていることがわかる。したがって、広帯域
で安定したインピーダンス特性を持つインダクタを得る
ことができた。
【００２４】上記実施例では、インダクタとサーミスタ
とを並列接続した例を示したが、直列接続してもよい。
図７は直列接続された複合電子部品の一例を示す。すな
わち、インダクタ１の内部コイル導体２の一端２ａが一
方の外部電極２１に接続され、サーミスタ１０の内部電
極１１ｂが他方の外部電極２２に接続され、インダクタ
１の内部コイル導体２の他端２ｂとサーミスタ１０の内
部電極１１ａとが相互に接続されている。インダクタ１
とサーミスタ１０との間には中間絶縁層２０が設けられ
ている。なお、中間絶縁層２０を省略することも可能で
あるし、サーミスタ１０として図５のような構造を採用
してもよい。
とを並列接続した例を示したが、直列接続してもよい。
図７は直列接続された複合電子部品の一例を示す。すな
わち、インダクタ１の内部コイル導体２の一端２ａが一
方の外部電極２１に接続され、サーミスタ１０の内部電
極１１ｂが他方の外部電極２２に接続され、インダクタ
１の内部コイル導体２の他端２ｂとサーミスタ１０の内
部電極１１ａとが相互に接続されている。インダクタ１
とサーミスタ１０との間には中間絶縁層２０が設けられ
ている。なお、中間絶縁層２０を省略することも可能で
あるし、サーミスタ１０として図５のような構造を採用
してもよい。
【００２５】図８はチップインダクタ単体Ｚと、ＮＴＣ
サーミスタと複合化（直列接続）されたチップインダク
タＺ−ＮＳ２０，Ｚ−ＮＳ５０とのインピーダンスの周
波数特性を示す。ここで、Ｚ−ＮＳ２０は２０℃におけ
る特性を、Ｚ−ＮＳ５０は５０℃における特性を示す。
インダクタは図６と同様のインダクタＺを用い、サーミ
スタは２０℃で２０Ω、５０℃で１０Ωの温度特性を持
つＮＴＣサーミスタを用いた。
サーミスタと複合化（直列接続）されたチップインダク
タＺ−ＮＳ２０，Ｚ−ＮＳ５０とのインピーダンスの周
波数特性を示す。ここで、Ｚ−ＮＳ２０は２０℃におけ
る特性を、Ｚ−ＮＳ５０は５０℃における特性を示す。
インダクタは図６と同様のインダクタＺを用い、サーミ
スタは２０℃で２０Ω、５０℃で１０Ωの温度特性を持
つＮＴＣサーミスタを用いた。
【００２６】図９はチップインダクタ単体Ｚと、ＰＴＣ
サーミスタと複合化（直列および並列接続）されたチッ
プインダクタとのインピーダンスの周波数特性を示す。
ここで、Ｚ−ＰＳ２０は直列接続した場合の２０℃にお
ける特性を、Ｚ−ＰＰ２０は並列接続した場合の２０℃
における特性を、Ｚ−ＰＳ５０は直列接続した場合の５
０℃における特性を、Ｚ−ＰＰ５０は並列接続した場合
の５０℃における特性を示す。ここで、インダクタは図
６と同様のインダクタＺを用い、サーミスタは２０℃で
１０Ω、５０℃で９０ｋΩ（キュリー温度４０℃）の温
度特性を持つＰＴＣサーミスタを用いた。
サーミスタと複合化（直列および並列接続）されたチッ
プインダクタとのインピーダンスの周波数特性を示す。
ここで、Ｚ−ＰＳ２０は直列接続した場合の２０℃にお
ける特性を、Ｚ−ＰＰ２０は並列接続した場合の２０℃
における特性を、Ｚ−ＰＳ５０は直列接続した場合の５
０℃における特性を、Ｚ−ＰＰ５０は並列接続した場合
の５０℃における特性を示す。ここで、インダクタは図
６と同様のインダクタＺを用い、サーミスタは２０℃で
１０Ω、５０℃で９０ｋΩ（キュリー温度４０℃）の温
度特性を持つＰＴＣサーミスタを用いた。
【００２７】図９から明らかなように、ＰＴＣサーミス
タとインダクタとを直列接続した場合には、４０℃未満
（Ｚ−ＰＳ２０）ではインダクタ単体Ｚと近い特性を有
するが、４０℃以上（Ｚ−ＰＳ５０）でインピーダンス
が非常に高くなり、実質的に回路を遮断した状態とな
る。つまり、４０℃付近でスイッチ特性を持たせること
ができる。また、ＰＴＣサーミスタとインダクタとを並
列接続した場合には、４０℃未満（Ｚ−ＰＰ２０）では
インダクタ単体Ｚに比べてインピーダンスが低いが、４
０℃以上（Ｚ−ＰＰ５０）ではインダクタ単体Ｚと同様
の特性となるので、４０℃以上でインダクタそのままの
特性に戻すことができる。
タとインダクタとを直列接続した場合には、４０℃未満
（Ｚ−ＰＳ２０）ではインダクタ単体Ｚと近い特性を有
するが、４０℃以上（Ｚ−ＰＳ５０）でインピーダンス
が非常に高くなり、実質的に回路を遮断した状態とな
る。つまり、４０℃付近でスイッチ特性を持たせること
ができる。また、ＰＴＣサーミスタとインダクタとを並
列接続した場合には、４０℃未満（Ｚ−ＰＰ２０）では
インダクタ単体Ｚに比べてインピーダンスが低いが、４
０℃以上（Ｚ−ＰＰ５０）ではインダクタ単体Ｚと同様
の特性となるので、４０℃以上でインダクタそのままの
特性に戻すことができる。
【００２８】グリーンシート状のインダクタ特性シート
とサーミスタ特性シートとを圧着積層した後、焼成する
方法の場合、中間絶縁層として拡散防止層２０を設けた
が、この中間絶縁層２０は必須ではなく、省略すること
も可能である。中間絶縁層２０をコファイアする場合に
は、その材料としてはＳｉＯ2 ，Ａｌ2Ｏ3 −ＭｇＯな
どを用いることができる。インダクタを構成する個々の
セラミック層に形成される内部コイル導体のパターンは
実施例のようなＬ字形に限らず、コ字形など任意の形状
を採用し得る。
とサーミスタ特性シートとを圧着積層した後、焼成する
方法の場合、中間絶縁層として拡散防止層２０を設けた
が、この中間絶縁層２０は必須ではなく、省略すること
も可能である。中間絶縁層２０をコファイアする場合に
は、その材料としてはＳｉＯ2 ，Ａｌ2Ｏ3 −ＭｇＯな
どを用いることができる。インダクタを構成する個々の
セラミック層に形成される内部コイル導体のパターンは
実施例のようなＬ字形に限らず、コ字形など任意の形状
を採用し得る。
【００２９】
【発明の効果】以上の説明で明らかなように、請求項１
に記載の複合電子部品によれば、インダクタとサーミス
タとを積層一体化し、１チップ化したので、小型のチッ
プ型複合電子部品を得ることができる。インダクタとサ
ーミスタとを直列または並列に接続することで、使用温
度によって複合電子部品全体のインピーダンス特性を自
動的に可変することができ、所望の温度特性を持つイン
ダクタを得ることができる。
に記載の複合電子部品によれば、インダクタとサーミス
タとを積層一体化し、１チップ化したので、小型のチッ
プ型複合電子部品を得ることができる。インダクタとサ
ーミスタとを直列または並列に接続することで、使用温
度によって複合電子部品全体のインピーダンス特性を自
動的に可変することができ、所望の温度特性を持つイン
ダクタを得ることができる。
【００３０】ＰＴＣサーミスタをインダクタと直列接続
した場合、所定温度以上でサーミスタの抵抗値が非常に
高くなるので、所定温度以上で回路を遮断することがで
きる。つまり、所定温度でのスイッチ特性を持たせるこ
とができる。また、ＰＴＣサーミスタをインダクタと並
列接続した場合には、所定温度以下でインピーダンスを
下げることができ、所定温度以上でインダクタそのまま
の特性に戻すことができる。
した場合、所定温度以上でサーミスタの抵抗値が非常に
高くなるので、所定温度以上で回路を遮断することがで
きる。つまり、所定温度でのスイッチ特性を持たせるこ
とができる。また、ＰＴＣサーミスタをインダクタと並
列接続した場合には、所定温度以下でインピーダンスを
下げることができ、所定温度以上でインダクタそのまま
の特性に戻すことができる。
【００３１】またＮＴＣサーミスタをインダクタと並列
接続することで、インダクタのＬ成分の温度特性と抵抗
成分の温度特性とを相殺でき、安定した温度特性を持つ
インダクタを得ることができる。
接続することで、インダクタのＬ成分の温度特性と抵抗
成分の温度特性とを相殺でき、安定した温度特性を持つ
インダクタを得ることができる。
【００３２】請求項７または８に記載の製造方法によれ
ば、インダクタもサーミスタも共に同様な積層方法を用
いて製造できるので、請求項１のような特徴を持つチッ
プ型複合子部品を量産性よく、かつ安定した品質で製造
できる。
ば、インダクタもサーミスタも共に同様な積層方法を用
いて製造できるので、請求項１のような特徴を持つチッ
プ型複合子部品を量産性よく、かつ安定した品質で製造
できる。
【図１】本発明にかかるチップ型複合電子部品の第１実
施例の断面図である。
施例の断面図である。
【図２】図１の電気回路図である。
【図３】インダクタの構造を示す分解斜視図である。
【図４】サーミスタの構造を示す分解斜視図である。
【図５】本発明にかかるチップ型複合電子部品の第２実
施例の断面図である。
施例の断面図である。
【図６】インダクタ単体とＮＴＣサーミスタとの複合電
子部品（並列接続形）とのインピーダンスの周波数特性
図である。
子部品（並列接続形）とのインピーダンスの周波数特性
図である。
【図７】本発明にかかるチップ型複合電子部品の第３実
施例の断面図である。
施例の断面図である。
【図８】インダクタ単体とＮＴＣサーミスタとの複合電
子部品（直列接続形）とのインピーダンスの周波数特性
図である。
子部品（直列接続形）とのインピーダンスの周波数特性
図である。
【図９】インダクタ単体とＰＴＣサーミスタとの複合電
子部品とのインピーダンスの周波数特性図である。
子部品とのインピーダンスの周波数特性図である。
１ インダクタ ２ 内部コイル導体 ３ セラミック本体 １０ サーミスタ １１ａ，１１ｂ 内部電極 １２ セラミック本体 ２０ 中間絶縁層 ２１，２２ 外部電極
フロントページの続き Ｆターム(参考） 5E034 AA10 AB01 AC06 BA10 BB01 BC02 5E043 AA09 AB09 EA03 EA04 EA05 EA06 EB05 5E070 AA01 AB03 AB10 BA12 CB03 CB13 CB17 CB18 CB20 DB08 EA01 EB03
Claims (8)
- 【請求項１】内部コイル導体を有する複数のセラミック
層を積層して得られるインダクタと、内部電極を有しか
つ所定の抵抗−温度特性を持つ複数のセラミック層を積
層して得られるサーミスタとが互いに積層され、インダ
クタの内部コイル導体の少なくとも一端とサーミスタの
内部電極の少なくとも一端とが一対の外部電極に接続さ
れていることを特徴とするチップ型複合電子部品。 - 【請求項２】上記インダクタの内部コイル導体の一端が
一方の外部電極に接続され、サーミスタの内部電極の一
端が他方の外部電極に接続され、インダクタの内部コイ
ル導体の他端とサーミスタの内部電極の他端とが相互に
接続されていることを特徴とする請求項１に記載のチッ
プ型複合電子部品。 - 【請求項３】上記インダクタの内部コイル導体の一端お
よびサーミスタの内部電極の一端が一方の外部電極に接
続され、インダクタの内部コイル導体の他端およびサー
ミスタの内部電極の他端が他方の外部電極に接続されて
いることを特徴とする請求項１に記載のチップ型複合電
子部品。 - 【請求項４】上記サーミスタは負特性サーミスタである
ことを特徴とする請求項１ないし３のいずれかに記載の
チップ型複合電子部品。 - 【請求項５】上記サーミスタは正特性サーミスタである
ことを特徴とする請求項１ないし３のいずれかに記載の
チップ型複合電子部品。 - 【請求項６】上記インダクタとサーミスタとは、中間絶
縁層を介して積層されていることを特徴とする請求項１
ないし５のいずれかに記載のチップ型複合電子部品。 - 【請求項７】内部コイル導体を有するセラミック層を積
層してインダクタ特性シートを得る工程と、内部電極を
有しかつ所定の抵抗−温度特性を持つセラミック層を積
層してサーミスタ特性シートを得る工程と、インダクタ
特性シートとサーミスタ特性シートとを拡散防止層を間
にして圧着し、複合積層体を得る工程と、複合積層体を
焼成する工程と、内部コイル導体の少なくとも一端部お
よび内部電極の少なくとも一端部が露出した複合積層体
の端面に外部電極を形成する工程と、を有するチップ型
複合電子部品の製造方法。 - 【請求項８】内部コイル導体を有するセラミック層を積
層してインダクタ特性シートを得る工程と、上記インダ
クタ特性シートを焼成する工程と、内部電極を有しかつ
所定の抵抗−温度特性を持つセラミック層を積層してサ
ーミスタ特性シートを得る工程と、上記サーミスタ特性
シートを焼成する工程と、焼成済みのインダクタ特性シ
ートとサーミスタ特性シートとを積層接着し、複合積層
体を得る工程と、内部コイル導体の少なくとも一端部お
よび内部電極の少なくとも一端部が露出した複合積層体
の端面に外部電極を形成する工程と、を有するチップ型
複合電子部品の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29608599A JP2001118731A (ja) | 1999-10-19 | 1999-10-19 | チップ型複合電子部品およびその製造方法 |
| US09/690,870 US6525395B1 (en) | 1999-10-19 | 2000-10-17 | Chip-type composite electronic component and manufacturing method thereof |
| US10/090,806 US6846693B2 (en) | 1999-10-19 | 2002-03-06 | Chip-type composite electronic component and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29608599A JP2001118731A (ja) | 1999-10-19 | 1999-10-19 | チップ型複合電子部品およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001118731A true JP2001118731A (ja) | 2001-04-27 |
Family
ID=17828933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29608599A Pending JP2001118731A (ja) | 1999-10-19 | 1999-10-19 | チップ型複合電子部品およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6525395B1 (ja) |
| JP (1) | JP2001118731A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002324630A (ja) * | 2001-04-25 | 2002-11-08 | Murata Mfg Co Ltd | 電子機器及び電源コンセント |
| JP2013516775A (ja) * | 2010-01-05 | 2013-05-13 | エプコス アクチエンゲゼルシャフト | 成形体、加熱装置、及び成形体の製造方法 |
| KR101792382B1 (ko) * | 2016-01-04 | 2017-11-01 | 삼성전기주식회사 | 복합 전자부품 및 그 실장기판 |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AUPP693398A0 (en) * | 1998-11-05 | 1998-12-03 | Resmed Limited | Fault diagnosis in CPAP and NIPPV devices |
| US20040016110A1 (en) * | 1999-11-08 | 2004-01-29 | Masahiko Kawase | Method of producing chip thermistor |
| DE10159451A1 (de) * | 2001-12-04 | 2003-06-26 | Epcos Ag | Elektrisches Bauelement mit einem negativen Temperaturkoeffizienten |
| US6759940B2 (en) * | 2002-01-10 | 2004-07-06 | Lamina Ceramics, Inc. | Temperature compensating device with integral sheet thermistors |
| US7177137B2 (en) * | 2002-04-15 | 2007-02-13 | Avx Corporation | Plated terminations |
| US7463474B2 (en) * | 2002-04-15 | 2008-12-09 | Avx Corporation | System and method of plating ball grid array and isolation features for electronic components |
| US7576968B2 (en) * | 2002-04-15 | 2009-08-18 | Avx Corporation | Plated terminations and method of forming using electrolytic plating |
| US7152291B2 (en) * | 2002-04-15 | 2006-12-26 | Avx Corporation | Method for forming plated terminations |
| US6982863B2 (en) * | 2002-04-15 | 2006-01-03 | Avx Corporation | Component formation via plating technology |
| US6960366B2 (en) * | 2002-04-15 | 2005-11-01 | Avx Corporation | Plated terminations |
| JP3846378B2 (ja) * | 2002-07-25 | 2006-11-15 | 株式会社村田製作所 | 負特性サーミスタの製造方法 |
| JP2007048764A (ja) * | 2003-10-30 | 2007-02-22 | Murata Mfg Co Ltd | 積層型正特性サーミスタおよびその設計方法 |
| KR100803916B1 (ko) * | 2003-10-31 | 2008-02-15 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층형 저항소자 |
| JP4293553B2 (ja) | 2005-05-31 | 2009-07-08 | Ｔｄｋ株式会社 | 積層型電子部品及び積層セラミックコンデンサ |
| JP4811464B2 (ja) * | 2006-06-20 | 2011-11-09 | 株式会社村田製作所 | 積層コイル部品 |
| DE102007020783A1 (de) * | 2007-05-03 | 2008-11-06 | Epcos Ag | Elektrisches Vielschichtbauelement |
| DE102007031510A1 (de) * | 2007-07-06 | 2009-01-08 | Epcos Ag | Elektrisches Vielschichtbauelement |
| US7626802B2 (en) * | 2007-10-19 | 2009-12-01 | Oh Young Joo | Metal capacitor and manufacturing method thereof |
| TWI398887B (zh) * | 2007-10-23 | 2013-06-11 | Pixart Imaging Inc | 可變平行電容板之製造方法 |
| TWI384739B (zh) * | 2008-01-03 | 2013-02-01 | Delta Electronics Inc | 組合式電路及電子元件 |
| JP5211801B2 (ja) * | 2008-03-28 | 2013-06-12 | Ｔｄｋ株式会社 | 電子部品 |
| US7855615B1 (en) * | 2008-05-02 | 2010-12-21 | Smiths Interconnect Microwave Components, Inc. | Frequency adaptive temperature variable attenuator |
| JP2011071457A (ja) * | 2008-12-22 | 2011-04-07 | Tdk Corp | 電子部品及び電子部品の製造方法 |
| US8584348B2 (en) * | 2011-03-05 | 2013-11-19 | Weis Innovations | Method of making a surface coated electronic ceramic component |
| DE102011014965B4 (de) * | 2011-03-24 | 2014-11-13 | Epcos Ag | Elektrisches Vielschichtbauelement |
| KR101922863B1 (ko) * | 2011-05-31 | 2018-11-28 | 삼성전기 주식회사 | 적층형 세라믹 전자부품 및 그 제조방법 |
| KR101503967B1 (ko) * | 2011-12-08 | 2015-03-19 | 삼성전기주식회사 | 적층형 인덕터 및 그 제조방법 |
| CN102592817A (zh) * | 2012-03-14 | 2012-07-18 | 深圳顺络电子股份有限公司 | 一种叠层线圈类器件的制造方法 |
| JP6201900B2 (ja) * | 2013-08-20 | 2017-09-27 | 株式会社村田製作所 | セラミック電子部品 |
| TWI539753B (zh) | 2013-10-07 | 2016-06-21 | 宏碁股份有限公司 | 電子裝置 |
| CN104578748B (zh) * | 2013-10-16 | 2017-04-12 | 宏碁股份有限公司 | 具温度补偿的无源元件及使用其的电子装置 |
| KR101548808B1 (ko) * | 2013-10-24 | 2015-08-31 | 삼성전기주식회사 | 복합 전자부품 및 그 실장 기판 |
| JP2015133359A (ja) * | 2014-01-09 | 2015-07-23 | 株式会社村田製作所 | 負特性サーミスタおよびその製造方法 |
| DE102014107450A1 (de) * | 2014-05-27 | 2015-12-03 | Epcos Ag | Elektronisches Bauelement |
| KR102004793B1 (ko) * | 2014-06-24 | 2019-07-29 | 삼성전기주식회사 | 적층 전자부품 및 그 실장기판 |
| JP6582648B2 (ja) * | 2015-07-10 | 2019-10-02 | 株式会社村田製作所 | 複合電子部品 |
| JP6702296B2 (ja) * | 2017-12-08 | 2020-06-03 | 株式会社村田製作所 | 電子部品 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07120605B2 (ja) | 1989-09-11 | 1995-12-20 | 株式会社村田製作所 | Ｌｃ複合部品 |
| DE9003816U1 (ja) | 1990-04-02 | 1991-08-01 | Tax Imbh, 8000 Muenchen, De | |
| JPH05335183A (ja) | 1992-05-28 | 1993-12-17 | Murata Mfg Co Ltd | 多層基板を備えた電子部品及びその製造方法 |
| US5321573A (en) * | 1992-07-16 | 1994-06-14 | Dale Electronics, Inc. | Monolythic surge suppressor |
| US5339068A (en) * | 1992-12-18 | 1994-08-16 | Mitsubishi Materials Corp. | Conductive chip-type ceramic element and method of manufacture thereof |
| JPH07288351A (ja) * | 1994-04-19 | 1995-10-31 | Fujitsu Ltd | ペルチェ制御回路及びその素子構造 |
| DE4441279C1 (de) * | 1994-11-19 | 1995-09-21 | Abb Management Ag | Vorrichtung zur Strombegrenzung |
| DE4441280C2 (de) * | 1994-11-19 | 1998-08-27 | Asea Brown Boveri | Kaltleiter und Vorrichtung zur Strombegrenzung mit mindestens einem Kaltleiter |
| JP3254970B2 (ja) | 1995-03-22 | 2002-02-12 | 三菱マテリアル株式会社 | 積層型複合素子の製造方法及び積層型複合素子 |
| JP3067698B2 (ja) * | 1997-06-27 | 2000-07-17 | 松下電器産業株式会社 | 積層セラミック電子部品の製造方法 |
| JPH1167508A (ja) | 1997-08-19 | 1999-03-09 | Mitsubishi Materials Corp | 複合素子及びその製造方法 |
| US20010043121A1 (en) * | 1997-11-27 | 2001-11-22 | Yuji Kakuta | Semiconductor circuit with a stabilized gain slope |
| DE69942902D1 (de) * | 1998-03-31 | 2010-12-16 | Tdk Corp | Elektronisches Bauelement in Chipbauweise und Verfahren zu seiner Herstellung |
| JPH11340005A (ja) * | 1998-05-28 | 1999-12-10 | Murata Mfg Co Ltd | チップ型電子部品 |
| JP3494431B2 (ja) * | 1998-12-03 | 2004-02-09 | 株式会社村田製作所 | セラミック電子部品の製造方法およびセラミック電子部品 |
| US6254715B1 (en) * | 1999-03-22 | 2001-07-03 | Tdk Corporation | Process for production of electronic component having terminal electrode |
-
1999
- 1999-10-19 JP JP29608599A patent/JP2001118731A/ja active Pending
-
2000
- 2000-10-17 US US09/690,870 patent/US6525395B1/en not_active Expired - Lifetime
-
2002
- 2002-03-06 US US10/090,806 patent/US6846693B2/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002324630A (ja) * | 2001-04-25 | 2002-11-08 | Murata Mfg Co Ltd | 電子機器及び電源コンセント |
| JP2013516775A (ja) * | 2010-01-05 | 2013-05-13 | エプコス アクチエンゲゼルシャフト | 成形体、加熱装置、及び成形体の製造方法 |
| KR101792382B1 (ko) * | 2016-01-04 | 2017-11-01 | 삼성전기주식회사 | 복합 전자부품 및 그 실장기판 |
| US10321571B2 (en) | 2016-01-04 | 2019-06-11 | Samsung Electro-Mechanics Co., Ltd. | Composite electronic component and board having the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US6846693B2 (en) | 2005-01-25 |
| US20020125547A1 (en) | 2002-09-12 |
| US6525395B1 (en) | 2003-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001118731A (ja) | チップ型複合電子部品およびその製造方法 | |
| JPH02137212A (ja) | 複合電子部品 | |
| JPH1025157A (ja) | 誘電体セラミック組成物および積層セラミックコンデンサ | |
| JP3935089B2 (ja) | 複合電子部品の製造方法 | |
| JP2020027927A (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| JPH07123091B2 (ja) | 積層チップインダクタの製造方法 | |
| JP3064659B2 (ja) | 積層型セラミック素子の製造方法 | |
| JPH1197256A (ja) | 積層型チップインダクタ | |
| JPH0555044A (ja) | インダクタンス部品およびその製造方法 | |
| JP2000082605A (ja) | 温度補償回路 | |
| JP3317246B2 (ja) | 複合セラミック及び複合セラミック素子 | |
| JPH06251995A (ja) | 積層ｌｃ部品 | |
| JP2002141242A (ja) | 電子部品 | |
| JPH11214240A (ja) | 積層セラミック電子部品およびその製造方法 | |
| JP3758464B2 (ja) | 積層電子部品 | |
| JP3457882B2 (ja) | 積層セラミックコンデンサ | |
| JP2002100505A (ja) | サーミスタ・キャパシタ複合積層セラミック電子部品 | |
| JP2004259735A (ja) | 複合電子部品 | |
| JPH0963845A (ja) | 積層部品およびその製造方法 | |
| JPH0447950Y2 (ja) | ||
| JP2003100516A (ja) | 積層型インダクタ及びその製造方法 | |
| KR100374506B1 (ko) | 고주파 적층 칩 부품 및 그 제조 방법 | |
| JPS63102218A (ja) | 積層形多端子電子部品 | |
| JPH05226154A (ja) | 積層セラミックインダクタとその製造方法 | |
| JP3078375B2 (ja) | 積層セラミックコンデンサ |