JPS63102218A - 積層形多端子電子部品 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野〕 この発明は、コンデンサ、サーミスタ、バリスタなどの
電子部品に関するもので、特に、複数のセラミック層が
積層されかつ一体に焼成されて得られた焼結体を用いて
構成されるとともに、３個以上の外部端子を備える、積
層形多端子電子部品に関するものである。

［従来の技術ま たとえば、コンデンナを例にとって説明すると、小形化
を図りながら静電容量を増すために、積層形とすること
が行なわれている。同様の思想を、たとえばサーミスタ
に適用すると、低抵抗のものが得られ、また、バリスタ
に適用すると、バリスタ電圧の低いものが得られること
が予想される。

したがって、これらの電子部品を、積層形とすることに
は、それなりのメリットがあることがわかる。

他方、電子部品の用途の多様性を考慮したとき、たとえ
ば多数の単位コンデンサの一方端子が共通に接続されな
がら、共通接続部を中心として各単位コンデンサが放射
方向に延び、さらに、各単位コンデンサの他方端子をそ
れぞれ外部回路と接続するようにした、いわゆる多端子
放射形電子回路を１個の電子部品として構成したものが
望まれる。

［発明が解決しようとする問題点］ しかしながら、現在まで、多端子を有するとともに積層
形構造を持つ電子部品はなかった。これは、多端子を持
たせた状態でＶｔ層化することが困難なためである。

そこで、この発明は、多端子を有する放射形回路を８ｉ
層形の構造をもって１個の部品より実現することができ
る、積層形多端子電子部品を提供しようとするものであ
る。

［問題点を解決するための手段］ この発明は、上述の技術的課題となる積層形多端子電子
部品を得るため、次のような構成をとる。

まず、複数のセラミック層が積層されかつ一体に焼成さ
れて得られた焼結体を備える。

この焼結体の内部における前記セラミック層の第１の界
面には、放射方向に分割された３個以上の分割電極およ
び各分割電極にそれぞれ接続され前記焼結体の外側面の
相異なる位置に引出される３個以上の引出接続部が形成
される。

また、焼結体内部における前記セラミック層の第２の界
面には、前記分ｂＪ電画に共通的に対向する共通電極が
形成される。

さらに、前記焼結体の外表面の面記各引出接続部が引出
された位とには、各引出接続部とそれぞれ電気的に接続
される３個以上の外部電極が形成される。

［発明の作用効果］ この発明によれば、共通電極を共通接続部として、ここ
から放射方向に延びる３個以上の単位電子素子が共通電
極と分割電極との間のセラミック層をもって実現され、
さらに、各分割電極にそれぞれ接続される引出接続部お
よびこれにそれぞれ電気的に接続される３個以上の外部
電極によって、３個以上の端子が実現される。

したがって、この発明に係る構造をたとえばコンデンサ
に適用すれば、大きな静電容量をそれぞれ持つ単位コン
デンサが放射方向に接続された回路を構成する、積層形
多端子コンデンサ部品を得ることができる。また、この
発明をたとえば正特性サーミスタに適用すれば、低い抵
抗値を有する中位サーミスタが放射方向に接続された回
路を構成する、積層形多端子サーミスタ部品を得ること
ができる。また、この発明をたとえばバリスタに適用す
れば、低いバリスタ電圧を有づる単位バリスタが放射方
向に接続された回路を構成する、積層形多端子バリスタ
部品を得ることができる。なお、バリスタにおいて、焼
結体を構成するセラミックとして、たとえばチタン酸ス
トロンチウム系のものを用いれば、さらに、大きな容量
のものを得ることができる。

このように、この発明によれば、３個以上の中位電子素
子が放射方向に延びる回路を構成する多端子電子部品を
冑ることができるので、このような放射回路を構成すべ
き３個以上の単位電子素子を１ｆＩＡの電子部品として
取扱うことができる。したがって、適宜の回路基板上に
実装する作業の能率化が期待できるとともに、３個以上
のディスクリートな電子部品を用いる場合に比べて、実
装面積を節減することができる。

［実施例］ この発明は、コンデンサ、サーミスタ、バリスタ、など
に通用されるが、まず、コンデンサに適用された場合を
、図面に示した各実施例に関連して説明する。

第１図ないし第５図は、この発明の第１の実施例となる
積層形多端子コンデンサ部品を説明するための図である
。この実施例では、第５図に示すように、３個の単位コ
ンデンサ１．２．３を備え、各単位コンデンサ１．２．
３の一方端子が接続点４において共通接続され、かつ、
各中位コンデンサ１，２．３の他方端子５．６．７が、
外部回路との接続部をなすように構成された回路を実現
するものである。

第５図に示した、いわゆる放射形の回路を実現−するコ
ンデンサ部品８の外観形状は、第４図に示されている。

コンデンサ部品８は、第３図に示すような複数のセラミ
ック層９〜１４が積層されかつ一体に焼成されて得られ
た焼結体１５を備える。

そして、この焼結体１５の外表面の相異なる位置には、
３個の外部電極１６．１７．１８が形成されている。各
外部電１１６．１７．１８は、それぞれ、第５図に示し
ノζ端子５．６．７に対応している。また、焼結体１５
の外表面上には、外部電極１６．１７．１８とは異なる
位置に、共通接続Ｓ電膜１９が形成されている。この共
通接続Ｓ電膜１９は、第５図に示した接続点４に対応す
るものである。

第３図に示したセラミック層９〜１４のうち、その上下
端に位置するセラミック層９．１４を除いて、それぞれ
のセラミック層１０〜１３上には、導電性の膜からなる
電極等が形成されている。第３図かられかるように、ヒ
ラミックｌｍ１０に形成される電極等のパターンおよび
方向は、セラミック層１２上に形成されるものと同様で
あり、他方、セラミック層１１上に形成される電極等の
パターンおよび方向は、セラミックｌ１ｒｉ１３上に形
成されるものと同様である。

第１図には、セラミック層１０上に形成される電極等の
パターンが平面図で示されている。セラミック［１０上
には、全体として円形をなすが、放射方向に分割された
３個の分割電極２０．２１゜２２が形成される。そして
、各分割電極２０，２１．２２にそれぞれ接続されセラ
ミック！！１０の端縁にまで引出される引出１ｊ電部２
３．２４．２５がそれぞれ形成される。前述したように
、セラミック層１２上にも同じパターンの電極等が形成
され、したがって、第３図においては、電極等に関して
、相当の部分には、同様の参照番号を付しておく。

第２図には、セラミック層１１上に形成される電極等の
パターンが平面図で示されている。セラミック層１１上
には、第３図からもわかるように、前述した分割電極２
０．２１．２２に共通的に対向する、全体として円形の
共通電極２６が形成されている。また、共通電極２６は
、セラミック層１１の端縁にまで延びる引出部２７を有
している。

なお、前述したように、セラミック層１３上にも、同様
のパターンの電極等が形成されており、第３図において
、相当の部分には同様の参照番号を付しておく。

第３図に示すような配列状態をもって、セラミック層９
〜１４がｇＩ層され、第４図に示すような焼結体１５の
状態とされたとき、第１図に示すような分割電極２０〜
２２および引出Ｓ型部２３〜２５は、セラミック層９と
１０、および１１と１２の各界面に位置し、引出導電部
２３〜２５は、焼結体１５の外側面の相異なる位置に引
出された状態となる。したがって、引出導電部２３〜２
５は、それぞれ、外部電極１６〜１８に電気的に接続さ
れる。他方、第２図に示した共通電極２６および引出部
２７は、セラミック１１５１０と１１、および１２と１
３の各界面に位置し、引出部２７は、焼結体１５の外側
面にまで延び、そして共通接続導電膜１つと電気的に接
続される。

したがって、第５図に示した回路との対応関係を述べる
と、単位コンデンサ１は、ピラミック層１０を挾んで位
置する分割電極２０と共通電極２６、セラミック層１１
を介して位置する共通電ｆｉ１２６と分割電極２ｏ、な
らびにセラミック層１２を挾んで位置する分割電極２ｏ
と共通電極２６の各間に形成された３つの静電８聞が、
外部電極１６と共通接続導電膜１９とを介して並列接続
されたことによって実現される。他の２つの単位コンデ
ンサ２．３も同様に、３つの静電容量が、それぞれ、外
部電極１７または１８と共通接続３４電膜１９とによっ
て並列接続されることによって実現される。

第６図ないし第８図は、この発明の第２の実施例となる
積層形多端子：】ンデンサ部品２８を説明するための図
である。

この第２の実施例では、第８図に示ずように、４個の単
位コンデンサ２９〜３２を備え、それぞれの−万端子が
接続点３３において共通接続され、それぞれの他方端子
３４〜３７が外部回路との接続部を構成するようにした
回路を実現するものである。

第７図に外観を示すように、このコンデンサ部品２８は
、複数のセラミック層が積層されかつ一体に焼成されて
得られた焼結体３８を備える。そして、焼結体３８の外
表面の相異なる位置には、４個の外部電極３９〜４２が
形成されている。各外部電極３９〜４２は、第８図に示
した端子３４〜３７にそれぞれ対応するものである。ま
た、焼結体３８の外表面には、共通接続Ｓ電膜４３が形
成されている。共通接続３４電膜４３は、第８図に示し
た接続点３３に対応するものである。

この実施例における焼結体３８を得るためには、前述し
た第１の実施例におけるセラミック層１０および１２の
代わりに、第６図に示したセラミックＦｒＩ４４が用い
られる。セラミック層４４上には、全体として円形をな
すが、放射方向に分割された４個の分割電極４５〜４８
が形成される。また、各分割電極４５〜４８にそれぞれ
接続されセラミ１．ツクｆｆ）４４の端縁にまで引出さ
れる引出ｎＴｚ部４９〜５２が形成される。

セラミックＴ！ｊ４４が、第３図に示すような配列をも
って、第２図に示したセラミック層１１と交互に積層さ
れ、焼結体３８が得られたとき、第７図に示した外部電
極３９〜４２は、それぞれ、引出導電部４９〜５２と電
気的に接続される。なお、共通電極２６から延びる引出
部２７（第２図、第３図）が共通接続導電膜４３と電気
的に接続されることは、前述した第１の実施例と同様で
ある。

第９図ないし第１１図は、この発明の第３の実施例とな
る積層形多端子コンデンサ部品５３を説明するための図
である。

この第３の実施例では、６個の単位コンデンサ５４〜５
９を（イ占える。各単位コンデンサ５４〜５９の一方端
子は、接続点６０において共通接続される。また、各単
位コンデンサ５４〜５９の他方端子６１〜６６は、外部
回路との接続部を構成する。

第１０図に外観を示すように、コンデンサ部品５３は、
複数のセラミック層が積層されかつ一体に焼成されて得
られた焼結体６７を備える。この焼結体６７の外表面の
相異なる位置には、前述した端子６１〜６６にそれぞれ
対応する外部電極６８〜７３が形成される。また、焼結
体６７には、接続点６０に対応する共通接続導電膜７４
が形成される。

第１０図に示した焼結体６７を得るためには、前述した
第１の実施例におけるセラミック層１０および１２の代
わりに、第９図に示したセラミック層７５が用いられる
。セラミック層７５上には、全体として円形であるが、
放射方向に分割された６個の分割電極７６〜８１が形成
される。各分割電極７６〜８１には、それぞれ、引出導
電部８２〜８７が接続され、これら引出導電部８２〜８
７は、セラミック層７５の端縁にまで延びている。

焼結体６７が、第３図に示すような配列をもって、第９
図に示したヒラミック層７５と第２図に示したセラミッ
ク層１１とを交互に積付して得られ、かつ外部電極６８
〜７３および共通接続イ）電ｇ！７４が焼結体６７の外
表面に形成されｌことさ、各外部電極６８〜７３は、そ
れぞれ、引出導電部８２〜８７に電気的に接続された状
態となり、引出部２７は共通接続導電膜７４に電気的に
接続された状態となる。したがって、このコンデンサ部
品５３は、第１１図に示すような回路を構成する。

以上述べた各実施例で得られたコンデンサ部品８．２８
．５３は、チップ形状を有しており、外部電極１６〜１
８．３９〜４２、または６８〜７３を介して面実装され
るのに適した形状を有している。なお、このとき、共通
接続′６電膜１９．４３または７４をアース端子として
用いてもよい。

なお、これらコンデンサ部品８．２８．５３を面実装し
ない用途に用いる場合には、各外部電橋にさらに端子リ
ードを付加してもよい。

また、図示の実施例では、分割電極２０〜２２．４５〜
４８、または７６〜８１が、円形を放射方向に分割した
ものであった。このようにすることにより、各分割用ｉ
２０〜２２．４５〜４８、または７６〜８１のそれぞれ
の面積を等しく設定することが容易になるという利点が
あるが、矩形または多角形を放射方向に分割した形状の
分割電極を用いてもよい。また、１組をなす分割電極、
たとえば分割電極２０〜２２は、所望する特性に応じて
、互いにそれぞれの面積を５１ｉ！ならせてもよい。

共通電極２６についても、円形には限らず、他の形状で
あってもよい。

また、セラミック層９〜１４．４４、またはア５が四角
形であったが、この形状も任意であり、たとえば円形で
あってもよい。

また、電極等を形成したセラミック層の積層数５任意で
ある。たとえば、第１の実７１！！ｉＰＡについて説明
すると、積面にあたって、たとえばセラミック層１０お
よび１１の組合わせをさらに１１９加させてもよい。逆
に、第３図において、たとえばセラミック層１２および
１３を除去して、積層数を減らしてもよい。この場合に
は、共通電極２６に形成される引出部２７および共通接
続導電膜１９が不要な場合もある。

また、たとえば第３図に示すように、２個以上の共通電
極２６が焼結体１５（第４図）内に存在するとき、焼結
体１５の外表面に形成された共通接続導電膜１９によっ
てそれら共通電極２６を互いに電気的に接続したが、こ
れらの共通電極を、スルーホールを介して接続してもよ
い。

また、前述した第１ないし第３の実施例は、それぞれ、
３端子、４端子および６端子を有していたが、５端子ま
たは７以上の端子を有するように、分割電極の形成パタ
ーンを変更してもよい。

さらに、上述した８実ｔＭＦ９４は、４？ｉ居形多形多
端子コンデンサを冑ようとするものであった。たとえば
、第１の実施例に関連して、その製造方法の一例を説明
すると、セラミック層９〜１４となるべきセラミックグ
リーンシートが用意される。このグリーンシートは、た
とえばチタン酸バリウムを主体とづるものである。次に
、分割ｍ、Ｉｆｉ２０〜２２、引出導電部２３〜２５、
共通電極２６および引出部２７となるべき金属ペースト
が、上述したセラミックグリーンシート上に所定のパタ
ーンで印刷される。この金属ペーストは、銀、パラジウ
ム、またはそれらの合金、等を含んでいる。その後、セ
ラミックグリーンシートは、第３図に示ずような配列を
もって順次積層され、加圧圧着される。ぞの後、焼成さ
れて、焼結体１５が得られ、外部？′！ｌｉ極１６〜１
８および共通接続導電膜１９が金属ペーストを焼付ける
ことにより付与される。

この発明は、また、前述したように、サーミスタ部品や
バリスタ部品にも適用することができる。

たとえば、正特性サーミスタを得る場合には、チタン酸
バリウムに対し、半導体化剤として微開のＹ２Ｏ３、鉱
化剤としてＳｉＯ２およびＡ１□。

５、特性改善剤としてＭｎＯ２を添加して混合し、これ
にバインダを加えた材料でセラミックグリーンシートが
成形される。次に、分割電極２０〜２２および共通電極
２６等と同様のパターンをちって、上述したセラミック
グリーンシートを構成づ゛るのと実質的に同様の材料を
焼結させた粉末とカーボンとフェスとからなるペースト
が、セラミックグリーンシート上に印刷される。その後
、このようなセラミックグリーンシー１−は積層され、
加圧圧着された後、空気中で、１３００〜１５００℃の
温度で、１〜２［０間の条件で焼成される。焼成後、分
割電極２０〜２２および共通電極２６等となるべき領域
には、ポーラスな空隙層が形成される。このような空隙
層に、鉛、錫、またはこれらの合金のような低融点の金
属を溶融状態で注入して、分割電極２０〜２２および共
通？ｒｉ桶２６等が形成される。その後、外部電極１６
〜１８が付与されたとき、第４図に示すような外観を持
つ積層形多端子正特性サーミスタ部品が得られる。

ま７Ｃ％積層形多端子バリスタ部品を冑ようとする場合
には、用いるべきセラミックグリーンシートの材料とし
て、たとえば、チタン酸ストロンチウムに、半イ）体化
剤として微量のＥ「２０３、鉱化剤としてｓ；　０２お
よびＡＩ　２０．　、特性改善剤としくＭｎ０ｚを添加
して混合し、これにバインダを加えたものが用いられる
。また、分ｉｆ’Ｊ　Ｔｔ極２０〜２２および共通電極
２６等を形成するために、前述した正特性サーミスタの
場合と同様、カーボンを含むペーストが印刷され、焼成
後においてポーラスな空隙層が形成されるようにされる
。

この空隙層には、サーミスタの場合と同様、鉛、錫また
はそれらの合金が注入される。なお、積層されたセラミ
ックグリーンシートを焼成するときには、還元雰囲気で
行なわれる。

バリスタ部品を得るとき、上述したチタン酸ストロンチ
ウム系のほか、ＺｎＯ系、ＴｌＯ２系、）”ｅ２０ａ系
のヒラミックを用いることもできる。

この場合には、銀または銀−パラジウムペーストを直接
セラミックグリーンシート上に印刷して、セラミックグ
リーンシートととらに焼成づることができる。

【図面の簡単な説明】 第１図ないし第５図は、この発明の第１の実施例となる
積層形多端子コンデンサ部品８を説明するための図であ
って、第１図は分割電極２０〜２２が形成されたセラミ
ック層１０を示す平面図であり、第２図は共通電極２６
が形成されたセラミック層１１を示す平面図であり、第
３図は複数のセラミック層９〜１４の積層状態を分解し
て示す斜視図であり、第４図はコンデンサ部品８の外観
を示す斜視図であり、第５図はコンデンサ部品８によっ
て得られる回路を示す図である。 第６図ないし第８図は、この発明の第２の実施例となる
積層形多端子コンデンリ一部品２８を説明するための図
であって、第６図は分割電極４５〜４８が形成されたセ
ラミック層４４を示づ平面図であり、第７図はコンデン
サ部品２８の外観を示づ斜視図であり、第８図はコンデ
ンサ部品２８によって実現される回路を示ず図である。 第９図ないし第１１図は、この発明の第３の実施例とな
る積層形多端子コンデンサ部品５３を説明するｌζめの
図であって、第９図は分割Ｔｉ＋！ｉ７６〜８１が形成
されたセラミック層７５を示す平面図であり、第１０図
はコンデンサ部品５３の外観を示す斜視図にあり、第１
１図はコンデンサ部品５３によって得られる回路を示″
ｇ図である。 図におい又、８．２８．５３は積層形多端子コンデンサ
部品、９〜１４．４４．７５はヒラミック層、１５．３
８．６７は焼結体、１６〜１８゜３９〜４２．６８〜７
３は外部電極、１９．４３゜７４は共通接続導電膜、２
０〜２２．４５〜４８゜７６〜８１は分割電極、２３〜
２５．４９〜５２゜８２〜８７は引出Ｓ用品、２６は共
通電極、２７は引出部である。 第１図　　　　　　　第２図 第６図

Claims (3)

【特許請求の範囲】
1. （１）複数のセラミック層が積層されかつ一体に焼成さ
   れて得られた焼結体を備え、 前記焼結体内部における前記セラミック層の第１の界面
   には、放射方向に分割された３個以上の分割電極および
   前記各分割電極にそれぞれ接続され前記焼結体の外側面
   の相異なる位置に引出される３個以上の引出接続部が形
   成され、 前記焼結体内部における前記セラミック層の第２の界面
   には、前記分割電極に共通的に対向する共通電極が形成
   され、 前記焼結体の外表面の前記各引出接続部が引出された位
   置には、前記各引出接続部とそれぞれ電気的に接続され
   る３個以上の外部電極が形成された、積層形多端子電子
   部品。
2. （２）前記分割電極および引出接続部が形成された前記
   第１の界面と前記共通電極が形成された前記第２の界面
   とは、前記焼結体の内部において交互に複数回現われ、
   前記各外部電極は、異なる前記第１の界面に形成された
   前記各引出接続部を互いに電気的に接続し、かつ、異な
   る前記第２の界面に形成された前記各共通電極は互いに
   電気的に接続された、特許請求の範囲第１項記載の積層
   形多端子電子部品。
3. （３）異なる前記第２の界面に形成された前記各共通電
   極は、前記焼結体の外側面にまで延びる引出部をそれぞ
   れ有し、前記各共通電極を互いに電気的に接続するため
   に、前記焼結体の外表面の前記各引出部が引出された各
   位置を互いに連結するように、共通接続導電膜が前記焼
   結体の外表面上に形成された、特許請求の範囲第２項記
   載の積層形多端子電子部品。