JPH02135702A - 積層型バリスタ - Google Patents
積層型バリスタInfo
- Publication number
- JPH02135702A JPH02135702A JP63289713A JP28971388A JPH02135702A JP H02135702 A JPH02135702 A JP H02135702A JP 63289713 A JP63289713 A JP 63289713A JP 28971388 A JP28971388 A JP 28971388A JP H02135702 A JPH02135702 A JP H02135702A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- electrode
- sintered body
- varistor
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003475 lamination Methods 0.000 title abstract 4
- 239000002184 metal Substances 0.000 abstract description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 150000002739 metals Chemical class 0.000 abstract 1
- 238000003780 insertion Methods 0.000 description 7
- 230000037431 insertion Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 3
- 239000002003 electrode paste Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000010970 precious metal Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910000510 noble metal Inorganic materials 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- KOAWAWHSMVKCON-UHFFFAOYSA-N 6-[difluoro-(6-pyridin-4-yl-[1,2,4]triazolo[4,3-b]pyridazin-3-yl)methyl]quinoline Chemical compound C=1C=C2N=CC=CC2=CC=1C(F)(F)C(N1N=2)=NN=C1C=CC=2C1=CC=NC=C1 KOAWAWHSMVKCON-UHFFFAOYSA-N 0.000 description 1
- 206010011224 Cough Diseases 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000002966 varnish Substances 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Landscapes
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電圧非直線性抵抗として機能する積層型バリ
スタに関し、特に高価な貴金属の使用量を削減して部品
コストを削減できるようにした構造に関する。
スタに関し、特に高価な貴金属の使用量を削減して部品
コストを削減できるようにした構造に関する。
一般に、バリスタは、印加電圧に応じて抵抗値が非直線
的に変化する抵抗体素子であり、このようなバリスタと
して、従来、第５図に示すような直方体状の積層型バリ
スタがある。この積層型バリスタＩＯは、バリスタ層１
１と内部電極１２とを交互に積層して一体焼結するとと
もに、この焼結体１３の左、右端面１３ａ、１３ｂに上
記内部電極１２の一端面１２ａを露出させ、これを覆う
ように外部電極１４を形成して構成されている。
的に変化する抵抗体素子であり、このようなバリスタと
して、従来、第５図に示すような直方体状の積層型バリ
スタがある。この積層型バリスタＩＯは、バリスタ層１
１と内部電極１２とを交互に積層して一体焼結するとと
もに、この焼結体１３の左、右端面１３ａ、１３ｂに上
記内部電極１２の一端面１２ａを露出させ、これを覆う
ように外部電極１４を形成して構成されている。
この積層型バリスタｌＯは、プリント配線基板上の所定
の位置に載置され、外部電極Ｘ４とプリント配線とを接
続して表面実装される。
の位置に載置され、外部電極Ｘ４とプリント配線とを接
続して表面実装される。
ところで、上記積層型バリスタＩＯは、単板型に比べ素
子の大きさを小型化できるが、小型化した場合は実装す
る際にワイヤボンディングで配線されることが多くなっ
ている。このワイヤボンディングによれば接続面積が少
な（て済むことから、上記外部電極１４は接続される一
部分の面積があればよいこととなり、その結果、外部電
極１４用として採用されている高価な貴金属、例えばＡ
ｇ。
子の大きさを小型化できるが、小型化した場合は実装す
る際にワイヤボンディングで配線されることが多くなっ
ている。このワイヤボンディングによれば接続面積が少
な（て済むことから、上記外部電極１４は接続される一
部分の面積があればよいこととなり、その結果、外部電
極１４用として採用されている高価な貴金属、例えばＡ
ｇ。
Ｐ【の使用量を削減でき、それだけ製造コストを低減で
きる。
きる。
しかしながら、上記従来の積層型バリスタ１０は、焼結
体１３の両端面１３ａ、１３ｂに各内部電極１２の一端
面１２ａを交互に露出させて外部型８ｉ１４と接続する
構造であることから、この外部電極１４の塗布面積は上
記各端面１３ａ、１３ｂを覆う分必要となり、結局貴金
属の使用量の削減を困難にしているという問題点がある
。
体１３の両端面１３ａ、１３ｂに各内部電極１２の一端
面１２ａを交互に露出させて外部型８ｉ１４と接続する
構造であることから、この外部電極１４の塗布面積は上
記各端面１３ａ、１３ｂを覆う分必要となり、結局貴金
属の使用量の削減を困難にしているという問題点がある
。
本発明は上記従来の問題点を解決するためになされたも
ので、内部電極と外部電極との接続を確保しながら、外
部電極の塗布面積を削減してコストを低減できる積層型
バリスタを提供することを目的としている。
ので、内部電極と外部電極との接続を確保しながら、外
部電極の塗布面積を削減してコストを低減できる積層型
バリスタを提供することを目的としている。
本発明は、バリスタ層と内部電極とを交互に積層した積
層体からなる積層型バリスタにおいて、上記積層体に各
内部電極に接続されたスルーホール電極を形成し、この
スルーホール電極の一端を積層体の外表面に形成された
外部電極に接続したことを特徴としている。
層体からなる積層型バリスタにおいて、上記積層体に各
内部電極に接続されたスルーホール電極を形成し、この
スルーホール電極の一端を積層体の外表面に形成された
外部電極に接続したことを特徴としている。
ここで、上記スルーホール電極は焼成前の積層体に挿通
孔を形成し、該挿通孔内に導電ペーストを注入したり、
あるいは積層体に金属針を差し込んだりすることにより
実現できる。また、上記スルーホール電極の形成個数は
、特に限定されるものではなく素子の大きさ、電流量に
応じて適宜決定すればよい。
孔を形成し、該挿通孔内に導電ペーストを注入したり、
あるいは積層体に金属針を差し込んだりすることにより
実現できる。また、上記スルーホール電極の形成個数は
、特に限定されるものではなく素子の大きさ、電流量に
応じて適宜決定すればよい。
本発明に係る積層型バリスタによれば、積層体にスルー
ホール電極を形成し、該スルーホール電極と各内部電極
とを接続するとともに、このスルーホール電極の一端を
外部電極に接続したので、ワイヤボンディングにより実
装する場合は、少なくともこのスルーホール電極の一端
面部分にだけ外部電極を形成すればよく、従来の焼結体
の側面全面に形成した場合に比べ外部電極の形成面積を
縮小できる。その結果、高価な貴金属の使用量を削減で
き、ひいては部品コストを低減できる。
ホール電極を形成し、該スルーホール電極と各内部電極
とを接続するとともに、このスルーホール電極の一端を
外部電極に接続したので、ワイヤボンディングにより実
装する場合は、少なくともこのスルーホール電極の一端
面部分にだけ外部電極を形成すればよく、従来の焼結体
の側面全面に形成した場合に比べ外部電極の形成面積を
縮小できる。その結果、高価な貴金属の使用量を削減で
き、ひいては部品コストを低減できる。
以下、本発明の実施例を図について説明する。
第１図ないし第４図は本発明の一実施例による積層型バ
リスタを説明するための図である。
リスタを説明するための図である。
図において、１は本実施例の積層型バリスタであり、こ
のバリスタｌは直方体状のもので、ＺｎＯ系セラミクス
からなるバリスタ層２とｐｔからなる内部電極３とを交
互に積層し、これを一体焼結して焼結体４を形成し、こ
の焼結体４の上面の左、右縁部４ａ、４ｂにＡｇ等から
なる外部電極５を形成して構成されている。また、上記
各内部電極３はバリスタ層２の内側に位置しており、こ
れにより内部電極３は焼結体４内に封入されている。さ
らに、上記各内部電極３の一端面３ａは互い違いに焼結
体４の両端面に近接して位置しており、他端面３ｂは焼
結体４の両端面から少し離れて位置している。
のバリスタｌは直方体状のもので、ＺｎＯ系セラミクス
からなるバリスタ層２とｐｔからなる内部電極３とを交
互に積層し、これを一体焼結して焼結体４を形成し、こ
の焼結体４の上面の左、右縁部４ａ、４ｂにＡｇ等から
なる外部電極５を形成して構成されている。また、上記
各内部電極３はバリスタ層２の内側に位置しており、こ
れにより内部電極３は焼結体４内に封入されている。さ
らに、上記各内部電極３の一端面３ａは互い違いに焼結
体４の両端面に近接して位置しており、他端面３ｂは焼
結体４の両端面から少し離れて位置している。
そして、上記焼結体４の左１右縁部４ａ、４ｂには、該
焼結体４の積層方向に延びるそれぞれ一対のスルーホー
ル電極６が形成されており、このスルーホール電極６は
各内部電極３の一端面３ａに接続されている。また、こ
のスルーホール電極６の一端６ａは焼結体４の上面に露
出され、他端６ｂは焼結体４内に位置しており、これに
より各内部電極３はスルーホール電極６を介して外部電
極５に接続されている。上記スルーホール１１ｉ６は上
記焼結体４の焼成前に挿通孔を形成し、この挿通孔内に
内部電極と同一材質の電極ペーストを注入して形成され
たものである。
焼結体４の積層方向に延びるそれぞれ一対のスルーホー
ル電極６が形成されており、このスルーホール電極６は
各内部電極３の一端面３ａに接続されている。また、こ
のスルーホール電極６の一端６ａは焼結体４の上面に露
出され、他端６ｂは焼結体４内に位置しており、これに
より各内部電極３はスルーホール電極６を介して外部電
極５に接続されている。上記スルーホール１１ｉ６は上
記焼結体４の焼成前に挿通孔を形成し、この挿通孔内に
内部電極と同一材質の電極ペーストを注入して形成され
たものである。
次に本実施例の積層型バリスタ１を製造する方法につい
て説明する。
て説明する。
■ まず、Ｚ ｎ Ｏ（９５，Ｏｓｏ １％） 、 Ｃ
ｏ Ｏ（１，Ｏｓ。
ｏ Ｏ（１，Ｏｓ。
２％）、Ｍｎ０（１，Ｏｍｏｊ！％）、Ｓ ｂｔ ０ｓ
（２，Ｏｍｏ１％）、 Ｃｒ 諺０ｓ（１，０ｍａｉ１
％）を混合し７ ｆ、Ｌ ルセラミクス材料に、Ｂ、Ｏ
，、Ｓ １０．、ＰｂＯ，ＺｎＯからなるガラス粉末を
１０ｗＬ％加えて原料粉とし、これに有機バインダーを
混合してグリーンシートを形成する６次に、このグリー
ンシートを矩形状に切断して、多数のバリスタ層２を形
成する。
（２，Ｏｍｏ１％）、 Ｃｒ 諺０ｓ（１，０ｍａｉ１
％）を混合し７ ｆ、Ｌ ルセラミクス材料に、Ｂ、Ｏ
，、Ｓ １０．、ＰｂＯ，ＺｎＯからなるガラス粉末を
１０ｗＬ％加えて原料粉とし、これに有機バインダーを
混合してグリーンシートを形成する６次に、このグリー
ンシートを矩形状に切断して、多数のバリスタ層２を形
成する。
■ 上記バリスタ層２の上面に、ｐｔにワニス溶剤を混
合してなるペーストを印刷して内部電極３を形成する。
合してなるペーストを印刷して内部電極３を形成する。
この場合、該内部電極３の各端面がバリスタ層２の内側
に位置するようにする。
に位置するようにする。
■ 次に、第４図に示すように、内部電極３とバリスタ
層２とが交互に重なるように、かつ上記内部電極３の一
端面３ａが交互に同一側に位置するように順次積層し、
さらにこの積層体の上面５下面にダミーとしてのセラミ
クス層７を重ね、これをプレスで加圧、圧着して積層体
を形成する。
層２とが交互に重なるように、かつ上記内部電極３の一
端面３ａが交互に同一側に位置するように順次積層し、
さらにこの積層体の上面５下面にダミーとしてのセラミ
クス層７を重ね、これをプレスで加圧、圧着して積層体
を形成する。
これにより内部電極３は完全に積層体内に埋設されて封
入され、この内部電極３の一端面３ａが互い違いに積層
体の端面に近接していることとなる。
入され、この内部電極３の一端面３ａが互い違いに積層
体の端面に近接していることとなる。
■ そして、上記積層体の左、右縁部にこれの積層方向
に挿通孔を形成する。この場合、各挿通孔が各内部電極
３の一端面３ａを貫通するように、かつ下端の内部１ｔ
ｆｉ３を貫通した位置まで延びるように形成する８次に
、上記挿通孔内に、上記内部Ｉａ極３と同一の材料から
なる電極ペーストを注入することにより、各内部電極３
に接続されたスルーホール電極６が形成される。
に挿通孔を形成する。この場合、各挿通孔が各内部電極
３の一端面３ａを貫通するように、かつ下端の内部１ｔ
ｆｉ３を貫通した位置まで延びるように形成する８次に
、上記挿通孔内に、上記内部Ｉａ極３と同一の材料から
なる電極ペーストを注入することにより、各内部電極３
に接続されたスルーホール電極６が形成される。
■ 次に、上記積層体を空気中にて１２００℃で加熱焼
成し、焼結体４を得る。そして、この焼結体４の上面の
、スルーホール電極６の一端６ａが露出した左□右端縁
４ａ、４ｂにＡｇを主成分とするペーストを塗布した後
焼き付けて外部電極５を形成する。これにより、本実施
例の積層型バリスタｌが製造される。
成し、焼結体４を得る。そして、この焼結体４の上面の
、スルーホール電極６の一端６ａが露出した左□右端縁
４ａ、４ｂにＡｇを主成分とするペーストを塗布した後
焼き付けて外部電極５を形成する。これにより、本実施
例の積層型バリスタｌが製造される。
次に本実施例の作用効果について説明する。
本実施例の積層型バリスタ１によれば、焼結体４の積層
方向にスルーホール電極６を形成し、この各スルーホー
ル電ｌ！１Ｉｉ６を内部電極３の一端面３ａに接続する
とともに、スルーホールｔｉ６の一端６ａを外部１ｔｉ
５に接続したので、焼結体４の上面の左、右縁部４ａ、
４ｂ部分だけに外部電極５を形成すればよいから、該外
部電極５の形成面積を大幅に小さくできる。その結果、
従来の外部電極に比べ約１７４に削減でき、それだけ高
価な貴金属の使用量を削減してコストを低減できる。
方向にスルーホール電極６を形成し、この各スルーホー
ル電ｌ！１Ｉｉ６を内部電極３の一端面３ａに接続する
とともに、スルーホールｔｉ６の一端６ａを外部１ｔｉ
５に接続したので、焼結体４の上面の左、右縁部４ａ、
４ｂ部分だけに外部電極５を形成すればよいから、該外
部電極５の形成面積を大幅に小さくできる。その結果、
従来の外部電極に比べ約１７４に削減でき、それだけ高
価な貴金属の使用量を削減してコストを低減できる。
また、本実施例では、各内部電極３を焼結体４内に封入
した構造であるから、製造工程中にクランク等が発生す
るのを回避できるとともに、製造工程を削減できる効果
がある。これは、従来の内部１を極の一端面を露出する
構造の場合は、焼結体の端面をバレル研磨して内部電極
の一端面を露出させる工程が必要であり、この際にクラ
ンクが発生し易いという問題を解消するものであり、し
かも上記バレル研磨工程を不要にできるものである。
した構造であるから、製造工程中にクランク等が発生す
るのを回避できるとともに、製造工程を削減できる効果
がある。これは、従来の内部１を極の一端面を露出する
構造の場合は、焼結体の端面をバレル研磨して内部電極
の一端面を露出させる工程が必要であり、この際にクラ
ンクが発生し易いという問題を解消するものであり、し
かも上記バレル研磨工程を不要にできるものである。
さらに、本実施例では、従来の焼結体の両端面に外部電
極を形成する構造に比べて、バラツキを小さくできる。
極を形成する構造に比べて、バラツキを小さくできる。
ここで、本実施例の製造方法により作成された積層型バ
リスタ１と、従来の構造の積層型バリスタとの特性を比
較したところ、本実施例試料はＶ、−ａ ＝ｌＱＶ、非
直線係数α−２９であった。また、従来試料はＶｌ、Ａ
＝１０Ｖ、 α＝３０テアリ、両者トもほとんど差
のない特性が得られた。
リスタ１と、従来の構造の積層型バリスタとの特性を比
較したところ、本実施例試料はＶ、−ａ ＝ｌＱＶ、非
直線係数α−２９であった。また、従来試料はＶｌ、Ａ
＝１０Ｖ、 α＝３０テアリ、両者トもほとんど差
のない特性が得られた。
なお、上記実施例では積層体に挿通孔を形成し、咳孔内
に電極ペーストを注入してスルーホール電極を形成した
場合を例にとって説明したが、本発明は例えば金属針を
差し込んでスルーホール１を橿を形成してもよい。また
、上記実施例ではスルーホール電極は２つ形成したが、
これは部品の形状。
に電極ペーストを注入してスルーホール電極を形成した
場合を例にとって説明したが、本発明は例えば金属針を
差し込んでスルーホール１を橿を形成してもよい。また
、上記実施例ではスルーホール電極は２つ形成したが、
これは部品の形状。
大きさあるいは電流量に応して決めればよく、１つでも
、３つ以上でもは構わない。
、３つ以上でもは構わない。
ところで、本件の発明の目的は、内部電極を埋設してな
る積層体にスルーホール電極を形成し、該電極を外部電
極に接続して、この外部電極面積を縮小することにある
から、この観点にたてば積層型バリスタに限る必要はな
く、例えば積層型コンデンサ等にも応用できる可能性が
ある。
る積層体にスルーホール電極を形成し、該電極を外部電
極に接続して、この外部電極面積を縮小することにある
から、この観点にたてば積層型バリスタに限る必要はな
く、例えば積層型コンデンサ等にも応用できる可能性が
ある。
以上のように本発明に係る積層型バリスタによれば、Ｍ
２Ｒ体に内部電極の一端に接続されたスルーホール電極
を形成し、該を捲の一端面を外ＩａＩＩ電極に接続させ
たので、この外部電極の面積を削減でき、ひいてはコス
トを低減できる効果がある。
２Ｒ体に内部電極の一端に接続されたスルーホール電極
を形成し、該を捲の一端面を外ＩａＩＩ電極に接続させ
たので、この外部電極の面積を削減でき、ひいてはコス
トを低減できる効果がある。
第１図ないし第４図は本発明の一実施例による積層型バ
リスタを説明するための図であり、第１図はその斜視図
、第２図は第１回のｎ−ｎ線断面図、第３図は第１図の
ｍ−ｍ線断面図、第４図はその分解斜視図、第５図は従
来の積層型バリスタを示す断面図である。 図において、１は積層型バリスタ、２はバリスタ層、３
は内部電極、４は焼結体（積層体）、５は外部電極、６
はスルーホール’ｉｉ、６ａはその一端である。
リスタを説明するための図であり、第１図はその斜視図
、第２図は第１回のｎ−ｎ線断面図、第３図は第１図の
ｍ−ｍ線断面図、第４図はその分解斜視図、第５図は従
来の積層型バリスタを示す断面図である。 図において、１は積層型バリスタ、２はバリスタ層、３
は内部電極、４は焼結体（積層体）、５は外部電極、６
はスルーホール’ｉｉ、６ａはその一端である。
Claims (1)
- （１）バリスタ層と内部電極とを交互に積層した積層体
からなり、電圧非直線性抵抗として機能する積層型バリ
スタにおいて、上記積層体に上記各内部電極に接続され
たスルーホール電極を形成し、このスルーホール電極の
一端を上記積層体の外表面に形成された外部電極に接続
したことを特徴とする積層型バリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63289713A JPH02135702A (ja) | 1988-11-16 | 1988-11-16 | 積層型バリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63289713A JPH02135702A (ja) | 1988-11-16 | 1988-11-16 | 積層型バリスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02135702A true JPH02135702A (ja) | 1990-05-24 |
Family
ID=17746785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63289713A Pending JPH02135702A (ja) | 1988-11-16 | 1988-11-16 | 積層型バリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02135702A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5973588A (en) * | 1990-06-26 | 1999-10-26 | Ecco Limited | Multilayer varistor with pin receiving apertures |
| US6236558B1 (en) * | 1998-08-25 | 2001-05-22 | Murata Manufacturing Co., Ltd. | Multilayer electronic part |
| WO2006106717A1 (ja) * | 2005-04-01 | 2006-10-12 | Matsushita Electric Industrial Co., Ltd. | バリスタおよびそれを用いた電子部品モジュール |
| JP2006313877A (ja) * | 2005-04-04 | 2006-11-16 | Matsushita Electric Ind Co Ltd | 静電気対策部品 |
| JP2007088173A (ja) * | 2005-09-21 | 2007-04-05 | Tdk Corp | 積層型チップバリスタ及び電子機器の製造方法 |
| JP2008252150A (ja) * | 2008-07-22 | 2008-10-16 | Tdk Corp | 積層型チップバリスタ |
| JP2008263236A (ja) * | 2008-07-22 | 2008-10-30 | Tdk Corp | 電子機器 |
| JP2009177016A (ja) * | 2008-01-25 | 2009-08-06 | Tdk Corp | 集合基板、集合基板の製造方法、及びバリスタ |
| JP2010041004A (ja) * | 2008-08-08 | 2010-02-18 | Tdk Corp | 積層型チップバリスタ |
| JP2010056413A (ja) * | 2008-08-29 | 2010-03-11 | Tdk Corp | 積層型チップバリスタ |
| US7688177B2 (en) | 2006-02-13 | 2010-03-30 | Tdk Corporation | Varistor and light-emitting apparatus |
| US7741949B2 (en) | 2005-03-25 | 2010-06-22 | Panasonic Corporation | Varistor |
| US8058965B2 (en) | 2005-06-20 | 2011-11-15 | Epcos Ag | Electrical multilayer component with reduced parasitic capacitance |
| CN108091460A (zh) * | 2016-11-23 | 2018-05-29 | 三星电机株式会社 | 电阻器元件及其制造方法 |
-
1988
- 1988-11-16 JP JP63289713A patent/JPH02135702A/ja active Pending
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6743381B2 (en) | 1990-03-16 | 2004-06-01 | Littlefuse, Inc. | Process for forming varistor ink composition |
| US5973588A (en) * | 1990-06-26 | 1999-10-26 | Ecco Limited | Multilayer varistor with pin receiving apertures |
| US6236558B1 (en) * | 1998-08-25 | 2001-05-22 | Murata Manufacturing Co., Ltd. | Multilayer electronic part |
| US7741949B2 (en) | 2005-03-25 | 2010-06-22 | Panasonic Corporation | Varistor |
| WO2006106717A1 (ja) * | 2005-04-01 | 2006-10-12 | Matsushita Electric Industrial Co., Ltd. | バリスタおよびそれを用いた電子部品モジュール |
| JPWO2006106717A1 (ja) * | 2005-04-01 | 2008-09-11 | 松下電器産業株式会社 | バリスタおよびそれを用いた電子部品モジュール |
| JP4720825B2 (ja) * | 2005-04-01 | 2011-07-13 | パナソニック株式会社 | バリスタ |
| US7940155B2 (en) | 2005-04-01 | 2011-05-10 | Panasonic Corporation | Varistor and electronic component module using same |
| JP2006313877A (ja) * | 2005-04-04 | 2006-11-16 | Matsushita Electric Ind Co Ltd | 静電気対策部品 |
| DE102005028498B4 (de) * | 2005-06-20 | 2015-01-22 | Epcos Ag | Elektrisches Vielschichtbauelement |
| US8058965B2 (en) | 2005-06-20 | 2011-11-15 | Epcos Ag | Electrical multilayer component with reduced parasitic capacitance |
| JP2007088173A (ja) * | 2005-09-21 | 2007-04-05 | Tdk Corp | 積層型チップバリスタ及び電子機器の製造方法 |
| US7688177B2 (en) | 2006-02-13 | 2010-03-30 | Tdk Corporation | Varistor and light-emitting apparatus |
| KR101022981B1 (ko) * | 2008-01-25 | 2011-03-18 | 티디케이가부시기가이샤 | 집합기판, 집합기판의 제조방법, 및 배리스터 |
| JP2009177016A (ja) * | 2008-01-25 | 2009-08-06 | Tdk Corp | 集合基板、集合基板の製造方法、及びバリスタ |
| US8125307B2 (en) | 2008-01-25 | 2012-02-28 | Tdk Corporation | Aggregate substrate, production method of aggregate substrate, and varistor |
| TWI385678B (zh) * | 2008-01-25 | 2013-02-11 | Tdk Corp | A manufacturing method of a collective substrate, a collective substrate, and a varistor |
| JP2008263236A (ja) * | 2008-07-22 | 2008-10-30 | Tdk Corp | 電子機器 |
| JP2008252150A (ja) * | 2008-07-22 | 2008-10-16 | Tdk Corp | 積層型チップバリスタ |
| JP2010041004A (ja) * | 2008-08-08 | 2010-02-18 | Tdk Corp | 積層型チップバリスタ |
| JP2010056413A (ja) * | 2008-08-29 | 2010-03-11 | Tdk Corp | 積層型チップバリスタ |
| CN108091460A (zh) * | 2016-11-23 | 2018-05-29 | 三星电机株式会社 | 电阻器元件及其制造方法 |
| US10332660B2 (en) | 2016-11-23 | 2019-06-25 | Samsung Electro-Mechanics Co., Ltd. | Resistor element |
| CN108091460B (zh) * | 2016-11-23 | 2020-04-28 | 三星电机株式会社 | 电阻器元件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02135702A (ja) | 積層型バリスタ | |
| CN104576051A (zh) | 陶瓷电子部件 | |
| JPH03173402A (ja) | チップバリスタ | |
| JPH02189903A (ja) | 積層型バリスタ | |
| JP2535510B2 (ja) | ノイズ吸収素子 | |
| JP2888020B2 (ja) | 負特性積層サーミスタ | |
| JP2727789B2 (ja) | 正特性サーミスタ及びその製造方法 | |
| JPS636121B2 (ja) | ||
| JP2504226B2 (ja) | 積層型バリスタ | |
| JPS63102218A (ja) | 積層形多端子電子部品 | |
| JPH07114174B2 (ja) | 積層型半導体磁器電子部品の製造方法 | |
| JPH02220407A (ja) | 積層型バリスタ | |
| JPS5827302A (ja) | 抵抗を含むチツプ形素子 | |
| JPH02302003A (ja) | 積層型バリスタ | |
| JPS63258001A (ja) | 抵抗素子 | |
| JPH02260604A (ja) | 積層型バリスタ | |
| JPS6115302A (ja) | 正の抵抗温度特性を有する半導体磁器とその製造方法 | |
| JPS6235253B2 (ja) | ||
| JPS63188905A (ja) | 複合チツプ型セラミツク電子部品 | |
| JPH08250308A (ja) | 積層型チップサーミスタ及びその製造方法 | |
| JPH02220405A (ja) | 積層型バリスタの製造方法 | |
| JPS6022310A (ja) | 多機能チツプ部品 | |
| JPH0273604A (ja) | 積層型バリスタ | |
| JPH02220408A (ja) | 積層型バリスタ | |
| JPS59144115A (ja) | 電子部品用セラミツク体及びその製造法 |