JP4720825B2 - バリスタ - Google Patents
バリスタ Download PDFInfo
- Publication number
- JP4720825B2 JP4720825B2 JP2007512781A JP2007512781A JP4720825B2 JP 4720825 B2 JP4720825 B2 JP 4720825B2 JP 2007512781 A JP2007512781 A JP 2007512781A JP 2007512781 A JP2007512781 A JP 2007512781A JP 4720825 B2 JP4720825 B2 JP 4720825B2
- Authority
- JP
- Japan
- Prior art keywords
- varistor
- layer
- glass ceramic
- hole
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
- H01C7/102—Varistor boundary, e.g. surface layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/148—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
- H01C7/105—Varistor cores
- H01C7/108—Metal oxide
- H01C7/112—ZnO type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
Description
図1は本発明の実施の形態1におけるバリスタ201の斜視図である。図2は図1に示すバリスタ201の線2−2における断面図である。バリスタ201は、セラミック基板13と、セラミック基板13の面13A上に設けられたバリスタ層12と、バリスタ層12の面12A上に設けられたガラスセラミック層14とを備える。バリスタ層12の面12Aの反対の面5012Bはセラミック基板13の面13Aに当接している。セラミック基板13はアルミナ基板などの耐熱性と絶縁性を有する材料よりなる。バリスタ層12内には互いに対向する内部電極11A、11Bが設けられている。すなわち、バリスタ層12はガラスセラミック層14とセラミック基板13によって挟まれている。内部電極11A、11Bのそれぞれの端部111A、111Bはバリスタ層12の端面12C、12Dに露出している。バリスタ201の外部に露出する外部電極15A、15Bが内部電極11A、11Bの露出している端部111A、111Bにそれぞれ接続され、表面実装型のバリスタ201を構成している。
図5は本発明の実施の形態2におけるバリスタ301の斜視図である。図6は図5に示すバリスタ301の線6−6における断面図である。図1と図2に示す実施の形態1におけるバリスタ201と同じ部分には同じ参照符号を付し、その詳細は説明を省略する。実施の形態1によるバリスタ201と異なり、実施の形態2によるバリスタ301では、内部電極11A、11Bの代わりに内部電極311A、311Bを備えている。内部電極311A、311Bはバリスタ層12の端面12C、12Dに露出していない。ガラスセラミック層14は、バリスタ層12の面12A上に位置する面14Bと、面14の反対側の面14Aとを有する。バリスタ301は、ガラスセラミック層14の面14A上に設けられてバリスタ301の外部に露出する外部電極である端子電極16A、16Bを備える。端子電極16A、16Bはビアホール電極17A、17Bを介して内部電極311A、311Bにそれぞれ接続されている。
図8は本発明の実施の形態3におけるバリスタ401の拡大断面図である。図6と図5に示す実施の形態2におけるバリスタ301と同じ部分には同じ参照符号を付し、その詳細は説明を省略する。
図10は本発明の実施の形態4における電子部品モジュールである発光ダイオードモジュール501の斜視図である。発光ダイオードモジュール501は、実施の形態1によるバリスタ201と、バリスタ201のガラスセラミック層14の面14A上に実装された電子部品である白色または青色の発光ダイオード18とを備える。特に、白色または青色の発光ダイオードは発熱量が大きく、発光ダイオードが発する熱を放熱させる必要があるので、セラミック基板13には強度と熱伝導率と生産性の観点から純度90%以上のアルミナ基板を用いるのが好ましい。発光ダイオード18は端子18A、18Bを有し、端子18A、18Bはバリスタ201の外部電極15A、15Bにワイヤボンディング等のワイヤ接続方法によってワイヤ19A、19Bにそれぞれ接続されている。発光ダイオード18は、バリスタ層12に埋設された内部電極11A、11Bによって形成されたバリスタ素子と並列に接続される。
図12Aは本発明の実施の形態5におけるバリスタ601の斜視図である。図12Bは図12Aに示すバリスタ601の線12B−12Bにおける断面図である。図12Cはバリスタ601の上面透視図である。図13はバリスタ601の上面図である。図1と図2に示す実施の形態1によるバリスタ201と同じ部分には同じ参照符号を付し、その説明を省略する。
図19は本発明の実施の形態6におけるバリスタ801の断面図である。バリスタ801は、図12A〜図12C、図13に示すバリスタ601に、バリスタ層12とガラスセラミック層14に設けられた穴21の壁面21A上に形成された絶縁材料による絶縁層30をさらに備える。絶縁層30は、内部電極611A、611Bを穴21の壁面21Aから露出させないようにしている。
図20は本発明の実施の形態7におけるバリスタ802の断面図である。バリスタ802は、図12A〜図12C、図13に示すバリスタ601に、セラミック基板13の面13Aの反対側の面13B上に設けられた伝熱層32をさらに備える。伝熱層32は金属等の高い伝熱性を有する材料で形成され、セラミック基板13からの放熱を促進する。伝熱層32は、放熱性の観点から、銀を90重量%以上含むことが望ましい。伝熱層32は、端子電極20A、20Bの反対側にのみ形成してもよいが、さらに広い範囲に形成することでより大きな放熱特性が得られる。
11B 内部電極(第2の内部電極)
12 バリスタ層
12A バリスタ層の面(バリスタ層の第2面)
13 セラミック基板
13A セラミック基板の面(セラミック基板の第2面)
13B セラミック基板の面(セラミック基板の第1面)
14 ガラスセラミック層(第1のガラスセラミック層)
14A ガラスセラミック層の面(第1のガラスセラミック層の第2面)
14B ガラスセラミック層の面(第1のガラスセラミック層の第1面)
15A 外部電極(第1の外部電極)
15B 外部電極(第2の外部電極)
16A 端子電極(第1の外部電極)
16B 端子電極(第2の外部電極)
17A ビアホール電極(第1のビアホール電極)
17B ビアホール電極(第2のビアホール電極)
18 発光ダイオード(電子部品)
18A 端子(第1の端子)
18B 端子(第2の端子)
20A 端子電極(第1の外部電極)
20B 端子電極(第2の外部電極)
21 穴
21A 壁面
22A ビアホール電極(第1のビアホール電極)
24 穴
24A 壁面
24B 開口部
25 光反射層
27 ガラスセラミック層(第2のガラスセラミック層)
30 絶縁層
32 伝熱層
38 発光ダイオード(電子部品)
38A 端子(第1の端子)
38B 端子(第2の端子)
56A 端子電極(第1の外部電極)
56B 端子電極(第2の外部電極)
66A 端子電極(第1の外部電極)
66B 端子電極(第2の外部電極)
117A ビアホール電極(第1のビアホール電極)
117B ビアホール電極(第2のビアホール電極)
217A ビアホール電極(第1のビアホール電極)
217B ビアホール電極(第2のビアホール電極)
124 穴
124A 壁面
124B 開口部
317A ビアホール電極(第1のビアホール電極)
317B ビアホール電極(第2のビアホール電極)
511A 内部電極(第1の内部電極)
511B 内部電極(第2の内部電極)
611A 内部電極(第1の内部電極)
611B 内部電極(第2の内部電極)
711A 内部電極(第1の内部電極)
711B 内部電極(第2の内部電極)
811A 内部電極(第1の内部電極)
811B 内部電極(第2の内部電極)
911A 内部電極(第1の内部電極)
911B 内部電極(第2の内部電極)
5012B バリスタ層の面(バリスタ層の第1面)
5021B 開口部
5022B ビアホール電極(第2のビアホール電極)
Claims (6)
- 絶縁性を有するセラミック基板と、
前記セラミック基板上に位置する第1面と、前記第1面の反対側の第2面とを有する酸化亜鉛を主成分とするバリスタ層と、
前記バリスタ層の前記第2面上に設けられたガラスを含有する、厚み5μm〜50μmの第1のガラスセラミック層と、
前記バリスタ層内に設けられた第1の内部電極と、
前記バリスタ層内に設けられた、前記バリスタ層内で前記第1の内部電極に対向する第2の内部電極と、
前記バリスタの外部に露出して、前記第1の内部電極に導通する第1の外部電極と、前記バリスタの外部に露出して、前記第2の内部電極に導通する第2の外部電極と、
を備え、
前記セラミック基板は前記バリスタ層の前記第1面上に位置する面を有し、
前記バリスタ層と前記第1のガラスセラミック層には、前記バリスタ層と前記第1のガラスセラミック層とを貫通して前記第1のガラスセラミック層に開口する開口部を有してかつ前記セラミック基板の前記面の部分を底に露出させる穴が形成されるとともに前記第1の外部電極と前記第2の外部電極は前記穴内に設けられており、
さらに前記穴は前記バリスタ層から前記第1のガラスセラミック層に向かって広がっているとともに壁面を有し、
前記穴の前記壁面上に設けられた光反射層をさらに備えたバリスタ。 - 絶縁性を有するセラミック基板と、
前記セラミック基板上に位置する第1面と、前記第1面の反対側の第2面とを有する酸化亜鉛を主成分とするバリスタ層と、
前記バリスタ層の前記第2面上に設けられたガラスを含有する、厚み5μm〜50μmの第1のガラスセラミック層と、
前記バリスタ層内に設けられた第1の内部電極と、
前記バリスタ層内に設けられた、前記バリスタ層内で前記第1の内部電極に対向する第2の内部電極と、
前記バリスタの外部に露出して、前記第1の内部電極に導通する第1の外部電極と、前記バリスタの外部に露出して、前記第2の内部電極に導通する第2の外部電極と、
を備え、
前記セラミック基板は前記バリスタ層の前記第1面上に位置する面を有し、
前記バリスタ層と前記第1のガラスセラミック層には、前記バリスタ層と前記第1のガラスセラミック層とを貫通して前記第1のガラスセラミック層に開口する開口部を有してかつ前記セラミック基板の前記面の部分を底に露出させる穴が形成されるとともに前記第1の外部電極と前記第2の外部電極は前記穴内に設けられており、
前記第1のガラスセラミック層は、前記バリスタ層の前記第2面上に位置する第1面と、
前記第1のガラスセラミック層の前記第1面の反対側の第2面とを有し、
前記第1のガラスセラミック層の前記第2面上に設けられ、前記第1のガラスセラミック層の前記ガラスの軟化点温度よりも100℃以上低い軟化点温度を有するガラスで構成された第2のガラスセラミック層をさらに備え、
前記穴の前記開口部は前記第2のガラスセラミック層に開口するバリスタ。 - 前記第2のガラスセラミック層は50μm〜500μmの厚みを有する、請求項2に記載のバリスタ。
- 絶縁性を有するセラミック基板と、
前記セラミック基板上に位置する第1面と、前記第1面の反対側の第2面とを有する酸化亜鉛を主成分とするバリスタ層と、
前記バリスタ層の前記第2面上に設けられたガラスを含有する、厚み5μm〜50μmの第1のガラスセラミック層と、
前記バリスタ層内に設けられた第1の内部電極と、
前記バリスタ層内に設けられた、前記バリスタ層内で前記第1の内部電極に対向する第2の内部電極と、
前記バリスタの外部に露出して、前記第1の内部電極に導通する第1の外部電極と、前記バリスタの外部に露出して、前記第2の内部電極に導通する第2の外部電極と、
を備え、
前記セラミック基板は前記バリスタ層の前記第1面上に位置する面を有し、
前記バリスタ層と前記第1のガラスセラミック層には、前記バリスタ層と前記第1のガラスセラミック層とを貫通して前記第1のガラスセラミック層に開口する開口部を有してかつ前記セラミック基板の前記面の部分を底に露出させる穴が形成されるとともに前記第1の外部電極と前記第2の外部電極は前記穴内に設けられており、
前記穴は壁面をさらに有し、
前記穴の前記壁面上に設けられた絶縁層をさらに備えたバリスタ。 - 絶縁性を有するセラミック基板と、
前記セラミック基板上に位置する第1面と、前記第1面の反対側の第2面とを有する酸化亜鉛を主成分とするバリスタ層と、
前記バリスタ層の前記第2面上に設けられたガラスを含有する、厚み5μm〜50μmの第1のガラスセラミック層と、
前記バリスタ層内に設けられた第1の内部電極と、
前記バリスタ層内に設けられた、前記バリスタ層内で前記第1の内部電極に対向する第2の内部電極と、
前記バリスタの外部に露出して、前記第1の内部電極に導通する第1の外部電極と、前記バリスタの外部に露出して、前記第2の内部電極に導通する第2の外部電極と、
を備え、
前記セラミック基板は、第1面と前記第1面の反対側の第2面とを有し、
前記セラミック基板の前記第2面は前記バリスタ層の前記第1面上に位置し、
前記セラミック基板の前記第1面上に設けられた伝熱層をさらに備えたバリスタ。 - 前記伝熱層は90重量%以上の銀を含有する、請求項5記載のバリスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007512781A JP4720825B2 (ja) | 2005-04-01 | 2006-03-29 | バリスタ |
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005105874 | 2005-04-01 | ||
JP2005105874 | 2005-04-01 | ||
JP2006040578 | 2006-02-17 | ||
JP2006040578 | 2006-02-17 | ||
JP2007512781A JP4720825B2 (ja) | 2005-04-01 | 2006-03-29 | バリスタ |
PCT/JP2006/306440 WO2006106717A1 (ja) | 2005-04-01 | 2006-03-29 | バリスタおよびそれを用いた電子部品モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2006106717A1 JPWO2006106717A1 (ja) | 2008-09-11 |
JP4720825B2 true JP4720825B2 (ja) | 2011-07-13 |
Family
ID=37073281
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007512781A Expired - Fee Related JP4720825B2 (ja) | 2005-04-01 | 2006-03-29 | バリスタ |
Country Status (5)
Country | Link |
---|---|
US (1) | US7940155B2 (ja) |
EP (1) | EP1858033A4 (ja) |
JP (1) | JP4720825B2 (ja) |
CN (1) | CN101156221B (ja) |
WO (1) | WO2006106717A1 (ja) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4372669B2 (ja) * | 2004-11-25 | 2009-11-25 | 株式会社トクヤマ | 素子搭載用基板の製造方法 |
CN101536275B (zh) * | 2006-10-31 | 2012-05-30 | 松下电器产业株式会社 | 防静电部件及其制造方法 |
KR100845856B1 (ko) * | 2006-12-21 | 2008-07-14 | 엘지전자 주식회사 | 발광 소자 패키지 및 그 제조방법 |
US20080225449A1 (en) * | 2007-03-13 | 2008-09-18 | Tatsuya Inoue | Electrostatic discharge protection component, and electronic component module using the same |
DE102008024481B4 (de) * | 2008-05-21 | 2021-04-15 | Tdk Electronics Ag | Elektrische Bauelementanordnung |
DE102008024480A1 (de) * | 2008-05-21 | 2009-12-03 | Epcos Ag | Elektrische Bauelementanordnung |
DE102010001791A1 (de) | 2009-02-16 | 2010-09-30 | Ledon Lighting Jennersdorf Gmbh | LED-Baueinheit |
JP5246338B2 (ja) * | 2009-08-27 | 2013-07-24 | 株式会社村田製作所 | Esd保護デバイスおよびその製造方法 |
KR20120124387A (ko) * | 2010-01-28 | 2012-11-13 | 아사히 가라스 가부시키가이샤 | 발광 소자 탑재용 기판, 그 제조 방법 및 발광 장치 |
CN102696124B (zh) * | 2010-03-01 | 2016-01-20 | 松下知识产权经营株式会社 | 发光元件用基板及其制造方法和发光装置 |
KR101676669B1 (ko) * | 2010-05-20 | 2016-11-16 | 엘지이노텍 주식회사 | 발광 소자 |
US8659866B2 (en) * | 2010-08-27 | 2014-02-25 | Cooper Technologies Company | Compact transient voltage surge suppression device |
US8508325B2 (en) * | 2010-12-06 | 2013-08-13 | Tdk Corporation | Chip varistor and chip varistor manufacturing method |
KR101783955B1 (ko) * | 2011-02-10 | 2017-10-11 | 삼성디스플레이 주식회사 | 발광 다이오드 패키지 및 이를 구비한 백라이트 유닛 |
JPWO2012147299A1 (ja) * | 2011-04-26 | 2014-07-28 | パナソニック株式会社 | 静電気対策部品およびその製造方法 |
JP5696623B2 (ja) | 2011-08-29 | 2015-04-08 | Tdk株式会社 | チップバリスタ |
JP5799672B2 (ja) | 2011-08-29 | 2015-10-28 | Tdk株式会社 | チップバリスタ |
US20130196539A1 (en) * | 2012-01-12 | 2013-08-01 | John Mezzalingua Associates, Inc. | Electronics Packaging Assembly with Dielectric Cover |
WO2013121787A1 (ja) * | 2012-02-15 | 2013-08-22 | パナソニック株式会社 | 発光装置およびその製造方法 |
WO2013168311A1 (ja) * | 2012-05-11 | 2013-11-14 | 株式会社村田製作所 | チップバリスタ素子およびその製造方法 |
DE102012104494A1 (de) | 2012-05-24 | 2013-11-28 | Epcos Ag | Leuchtdiodenvorrichtung |
JP2015156406A (ja) * | 2012-05-25 | 2015-08-27 | パナソニック株式会社 | バリスタおよびその製造方法 |
DE102014100469A1 (de) | 2013-11-29 | 2015-06-03 | Epcos Ag | Elektronisches Bauelement und Verwendung desselben |
WO2015083822A1 (ja) * | 2013-12-06 | 2015-06-11 | 日立金属株式会社 | バリスタ用焼結体およびこれを用いた多層基板、ならびにそれらの製造方法 |
CN112420297B (zh) * | 2020-10-16 | 2022-04-15 | 深圳顺络电子股份有限公司 | 压敏电阻 |
CN114284115A (zh) * | 2021-12-08 | 2022-04-05 | 深圳顺络电子股份有限公司 | 复合保护器件及其制备方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0214501A (ja) * | 1988-07-01 | 1990-01-18 | Matsushita Electric Ind Co Ltd | 電圧非直線抵抗器 |
JPH02135702A (ja) * | 1988-11-16 | 1990-05-24 | Murata Mfg Co Ltd | 積層型バリスタ |
JPH02220407A (ja) * | 1989-02-21 | 1990-09-03 | Murata Mfg Co Ltd | 積層型バリスタ |
JPH056809A (ja) * | 1991-06-27 | 1993-01-14 | Murata Mfg Co Ltd | 抵抗付チツプバリスタ |
JPH07235445A (ja) * | 1993-10-06 | 1995-09-05 | Philips Electron Nv | 多重層フィルム |
JPH11233309A (ja) * | 1998-02-10 | 1999-08-27 | Murata Mfg Co Ltd | 積層バリスタ |
JP2005191205A (ja) * | 2003-12-25 | 2005-07-14 | Matsushita Electric Ind Co Ltd | 静電気対策部品の製造方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3930000A1 (de) | 1988-09-08 | 1990-03-15 | Murata Manufacturing Co | Varistor in schichtbauweise |
JP2556151B2 (ja) * | 1989-11-21 | 1996-11-20 | 株式会社村田製作所 | 積層型バリスタ |
US5973588A (en) * | 1990-06-26 | 1999-10-26 | Ecco Limited | Multilayer varistor with pin receiving apertures |
JPH059024A (ja) | 1991-06-28 | 1993-01-19 | Toyo Ink Mfg Co Ltd | ペロブスカイト型複合酸化物薄膜の製造方法 |
JPH059024U (ja) * | 1991-07-08 | 1993-02-05 | 株式会社村田製作所 | バリスタ機能付ノイズフイルタ |
JP3453857B2 (ja) | 1994-07-20 | 2003-10-06 | 松下電器産業株式会社 | 積層型バリスタの製造方法 |
US5614074A (en) * | 1994-12-09 | 1997-03-25 | Harris Corporation | Zinc phosphate coating for varistor and method |
JP3631341B2 (ja) * | 1996-10-18 | 2005-03-23 | Tdk株式会社 | 積層型複合機能素子およびその製造方法 |
TW394961B (en) * | 1997-03-20 | 2000-06-21 | Ceratech Corp | Low capacitance chip varistor and fabrication method thereof |
JP3399349B2 (ja) * | 1998-03-17 | 2003-04-21 | 株式会社村田製作所 | 積層バリスタおよびその製造方法 |
KR100476158B1 (ko) * | 2000-12-11 | 2005-03-15 | 주식회사 아모텍 | 글래스 코팅막을 갖는 세라믹 칩 소자 및 그의 제조방법 |
US7279724B2 (en) * | 2004-02-25 | 2007-10-09 | Philips Lumileds Lighting Company, Llc | Ceramic substrate for a light emitting diode where the substrate incorporates ESD protection |
US20050190541A1 (en) * | 2004-03-01 | 2005-09-01 | Hsiang-Hsi Yang | Heat dissipation method for electronic apparatus |
JP4432586B2 (ja) * | 2004-04-02 | 2010-03-17 | パナソニック株式会社 | 静電気対策部品 |
-
2006
- 2006-03-29 WO PCT/JP2006/306440 patent/WO2006106717A1/ja active Application Filing
- 2006-03-29 US US11/817,710 patent/US7940155B2/en not_active Expired - Fee Related
- 2006-03-29 EP EP06730388.3A patent/EP1858033A4/en not_active Withdrawn
- 2006-03-29 JP JP2007512781A patent/JP4720825B2/ja not_active Expired - Fee Related
- 2006-03-29 CN CN200680010997.2A patent/CN101156221B/zh not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0214501A (ja) * | 1988-07-01 | 1990-01-18 | Matsushita Electric Ind Co Ltd | 電圧非直線抵抗器 |
JPH02135702A (ja) * | 1988-11-16 | 1990-05-24 | Murata Mfg Co Ltd | 積層型バリスタ |
JPH02220407A (ja) * | 1989-02-21 | 1990-09-03 | Murata Mfg Co Ltd | 積層型バリスタ |
JPH056809A (ja) * | 1991-06-27 | 1993-01-14 | Murata Mfg Co Ltd | 抵抗付チツプバリスタ |
JPH07235445A (ja) * | 1993-10-06 | 1995-09-05 | Philips Electron Nv | 多重層フィルム |
JPH11233309A (ja) * | 1998-02-10 | 1999-08-27 | Murata Mfg Co Ltd | 積層バリスタ |
JP2005191205A (ja) * | 2003-12-25 | 2005-07-14 | Matsushita Electric Ind Co Ltd | 静電気対策部品の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP1858033A4 (en) | 2013-10-09 |
US7940155B2 (en) | 2011-05-10 |
CN101156221B (zh) | 2012-02-08 |
WO2006106717A1 (ja) | 2006-10-12 |
US20090027157A1 (en) | 2009-01-29 |
CN101156221A (zh) | 2008-04-02 |
JPWO2006106717A1 (ja) | 2008-09-11 |
EP1858033A1 (en) | 2007-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4720825B2 (ja) | バリスタ | |
US9185785B2 (en) | Electrostatic protection component | |
EP1580809A2 (en) | Ceramic substrate incorporating an ESD protection for a light emitting diode | |
CN102696124A (zh) | 发光元件用基板及其制造方法和发光装置 | |
JP5652465B2 (ja) | チップバリスタ | |
JP4074299B2 (ja) | 積層型チップバリスタ | |
US20080308312A1 (en) | Ceramic electronic component | |
US9865381B2 (en) | Chip with protection function and method for producing same | |
JP2007088173A (ja) | 積層型チップバリスタ及び電子機器の製造方法 | |
JP2008270327A (ja) | 静電気対策部品およびこれを用いた発光ダイオードモジュール | |
JP2008227137A (ja) | 静電気対策部品およびこれを用いた発光ダイオードモジュール | |
JP2007005500A (ja) | 酸化亜鉛積層型バリスタ及びその製造方法 | |
JPH08153606A (ja) | 積層バリスタ | |
JP2008270391A (ja) | 積層型チップバリスタおよびその製造方法 | |
KR101103771B1 (ko) | Led 패키지용 반도체 기판 및 그 제조 방법 | |
JP4276231B2 (ja) | バリスタ素子 | |
JP4957155B2 (ja) | バリスタ | |
KR101208635B1 (ko) | Led 패키지용 반도체 기판 및 그 제조 방법 | |
US7639470B2 (en) | Varistor element | |
JP2008270326A (ja) | 静電気対策部品およびこれを用いた発光ダイオードモジュール | |
JP4952175B2 (ja) | バリスタ | |
JP5348117B2 (ja) | 静電気保護素子の実装構造 | |
US9390844B2 (en) | Chip resistor | |
JPH08162303A (ja) | 積層バリスタ | |
JP2007184335A (ja) | 積層チップバリスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100319 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101019 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101224 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110107 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110321 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |