JP4372669B2 - 素子搭載用基板の製造方法 - Google Patents

素子搭載用基板の製造方法 Download PDF

Info

Publication number
JP4372669B2
JP4372669B2 JP2004340773A JP2004340773A JP4372669B2 JP 4372669 B2 JP4372669 B2 JP 4372669B2 JP 2004340773 A JP2004340773 A JP 2004340773A JP 2004340773 A JP2004340773 A JP 2004340773A JP 4372669 B2 JP4372669 B2 JP 4372669B2
Authority
JP
Japan
Prior art keywords
layer
ceramic
electrode
substrate
ceramic coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004340773A
Other languages
English (en)
Other versions
JP2006156470A (ja
Inventor
昌克 前田
泰幸 山本
邦拓 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokuyama Corp
Original Assignee
Tokuyama Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokuyama Corp filed Critical Tokuyama Corp
Priority to JP2004340773A priority Critical patent/JP4372669B2/ja
Priority to KR1020077013043A priority patent/KR101011685B1/ko
Priority to EP05806800A priority patent/EP1830414A4/en
Priority to PCT/JP2005/021298 priority patent/WO2006057205A1/ja
Priority to US11/791,595 priority patent/US7888187B2/en
Priority to TW094141250A priority patent/TWI367571B/zh
Publication of JP2006156470A publication Critical patent/JP2006156470A/ja
Application granted granted Critical
Publication of JP4372669B2 publication Critical patent/JP4372669B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857Multilayer substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • H01L33/486Containers adapted for surface mounting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/017Glass ceramic coating, e.g. formed on inorganic substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks

Description

本発明は、発光デバイス等の製造に好適な素子搭載用基板製造方法に関する。
発光ダイオード等の発光素子は、その作動時に発熱を伴うため、窒化アルミニウムのような高熱伝導性のセラミックス材料からなる素子搭載用基板にマウントされている。このような素子搭載用基板を用いることで、作動時の発熱が速やかに放熱され、動作が安定する。
素子搭載用基板は、メタライズ層(電極層、配線パターン等)を有する大径のセラミックス板を所定の大きさにダイシングすることで製造されている(特許文献1)。またメタライズ層には、素子をマウントするためのメッキ層が通常形成されている。
メタライズ層が形成されたセラミックス板のダイシングは、ダイシングブレードと呼ばれる回転丸刃にて行われている。
特開平8−239286号公報
近年、素子搭載用基板の分野においては素子の小型化・高性能化に伴い配線パターンのファイン化が求められると共に、製造コストの低減が求められている。このような要求に応えるためには低コストのメタライズ技術を用いてファインパターンを形成する必要がある。例えば、ファインパターンの形成にはスパッタリング法や真空蒸着法といった所謂薄膜法が採用されることが多いが、薄膜法は製造コストが高いため、コストの観点からはより安価にメタライズ層を形成することができる高融点金属ペーストを用いた厚膜法を採用するのが好ましい。
ところが、メタライズ層を厚膜法、特にタングステンやモリブデン等の高融点金属を含むペーストを用いた厚膜法で形成した場合には、ダイシングの際に切断部のメタライズ層が僅かに剥離したり割れたりするという問題が発生することが判明した。薄膜法でメタライズ層を形成する場合には、膜厚も薄く、使用する金属自体も比較的柔らかいものが多いためこのような問題は起こっていなかったが、厚膜法によりメタライズ層を形成した場合には膜厚が1μm〜50μmと厚いばかりでなく、特に高融点金属を用いた場合には金属自体が硬いため上記のような問題が発生したと考えられる。
なお、上記したメタライズ層の剥離や割れといった問題は、ファインパターンの形成が要求されない用途では問題のないレベルであり、更にこのような用途ではパターンデザインに余裕があるため表面にメタライズ層が形成されていないセラミック板部分を切断することも可能である。これに対し、ファインな配線パターンを有する素子搭載用基板を効率よく製造するためには、予めメッキを行ってからダイシングを行うのが好ましく、メッキ法として電解メッキを採用する場合にはメッキを施す配線パターンは全て電気的に接続している必要が有る。このため、このような製造方法を採用する場合には、ダイシングにおいてメタライズ層を含む部分を切断することが避けられない。このように、上記の問題は、厚膜法、特に高融点金属ペーストを用いた厚膜法で配線パターンを高精度に形成した素子搭載基板を効率的に製造する際に特有の問題であるといえる。
このような問題を解決するための方法としては、メタライズ層の上に硬質材料であるセラミックスやガラスなどをワックスや接着剤などで貼り付けた後、切断を行なう方法が考えられる。このような方法を採用することで、メタライズ層がセラミックス及び前記硬質材料と挟まれる構造となり、ダイシング時の衝撃によっても剥離や割れが起こり難くなると考えられる。しかし、このような方法を採用した場合には、ダイシング後にこれら硬質材料を洗浄等により除去する工程が必要になるばかりでなく、その際の残渣により歩留まりが低下するという別の問題が発生する。
また、メタライズ層、メッキ層の上にさらに硬質のセラミックス層を設けることで、同様な効果を得ようとすることも考えられるが、メッキ層を形成した後に、この上にセラミックス層を形成することは現実的ではない。セラミックス層の焼成時にメッキ層が融解し、メッキ層としての目的を果たせない。
したがって、メタライズ層を形成後、あるいはメタライズ層の形成と同時に、セラミックス層を焼成し、その後、メッキ層を形成することになる。メッキ層はメタライズ層上に形成されるため、当然のことながら、メタライズ層の一部が露出するようにセラミックス層を形成する必要がある。また、上述したダイシング時におけるメタライズ層の剥離、割れを防止するためには、少なくとも切断予定ラインにおいては、メタライズ層をセラミックス層で覆う必要がある。
このようなセラミックス層を形成する最も身近な手段は、セラミックス板の製造と同様に、グリーンシートを使用することである。
しかし、グリーンシートを、目的とする基板の形状、大きさに合わせ、かつハンダ層の形成予定部の位置に合わせてメタライズ層の一部が露出し、しかも切断予定ラインにおいてはメタライズを覆うような形状に予め切断しておくことは極めて煩雑な作業となる。また、グリーンシートは、比較的厚みがあるため、その焼成物も厚み(通常は0.1〜1mm程度)がある。このため、たとえハンダ層を形成できたとしても、セラミックス層の厚みが邪魔をして、素子のマウントができない場合がある。
本発明は、上記のような様々な課題を同時に解決するものであり、以下の事項を要旨としている。
(1)セラミックス基板と、該基板上に形成された電極層と、該電極層上の一部に形成された厚さ1〜50μmのセラミックス製被覆層とを含み、前記セラミックス製被覆層が形成されていない前記電極層上にハンダ層を形成してから該ハンダ層を介して素子又は駆動回路を接合して使用され、前記セラミックス製被覆層が、前記素子又は駆動回路の接合時においてハンダの流れ出しを防止する素子搭載用基板を製造する方法であって、
(a) 大径のセラミックス板上に、電極前駆層を電極層のパターン状に形成する工程、
(b) 焼成後において前記セラミックス基板と同一材料となるセラミックス製被覆前駆層を、前記電極前駆層上の一部及び該電極前駆層が形成されていない前記セラミックス板上の一部を同時に被覆するように形成する工程および
(c) 得られた前駆体を焼成する工程
を含む方法。
(2)セラミックス基板と、該基板上に形成された電極層と、該電極層上の一部に形成された厚さ1〜50μmのセラミックス製被覆層と、該電極層上に形成されたハンダ層と、を含み、該ハンダ層を介して素子又は駆動回路を接合して使用され、前記セラミックス製被覆層が、前記素子又は駆動回路の接合時においてハンダの流れ出しを防止する素子搭載用基板を製造する方法であって、
(a) 大径のセラミックス板上に、電極前駆層をパターン状に形成する工程、
(b) 焼成後において前記セラミックス基板と同一材料となるセラミックス製被覆前駆層を、前記電極前駆層上の一部及び該電極前駆層が形成されていない前記セラミックス板上の一部を同時に被覆するように形成する工程、
(c) 得られた前駆体を焼成する工程、および
(d) 前記工程(c)で得られた焼成物において、セラミックス製被覆層が形成されていない電極層上にハンダ層を形成する工程
を含む方法。
(3)前記セラミックス基板及び前記セラミックス製被覆層が窒化アルミニウムからなる(1)又は(2)に記載の方法。
(4)積層体の切断予定ラインにおいて、電極前駆層を覆うように、セラミックス製被覆前駆層を形成し、焼成物を該切断予定ラインに沿って分離切断する工程をさらに含む(1)乃至(3)のいずれかに記載の方法。
本発明によれば、比較的膜厚の薄いセラミックス製被覆層が電極層の一部を覆うように形成されているため、電極層の一部が露出し、この露出部にハンダ層を設けることができる。また該ハンダ層を介して素子をマウントする際に、セラミックス製被覆層の厚みがマウントを阻害することもない。
さらに、切断予定ラインにおいて、電極層を覆うようにセラミックス製被覆層を形成することで、ダイシング時の衝撃による電極層の剥離、割れを防止することができる。
以下、図面を参照しながら、本発明についてさらに具体的に説明する。
図1〜図5に本発明の方法により製造される素子搭載用基板(以下、本発明に係る素子搭載用基板又は本発明の素子搭載用基板ともいう。)の例を示す。なお、図2は図1のA−A線断面図であり、図4は図3のB−B線断面図であり、図5は図3のC−C線断面図である。
図示したように、本発明に係る素子搭載用基板10は、セラミックス製基板1と、該基板上に形成された電極層2と、該電極層上の一部に形成されたセラミックス製被覆層3とを含む。
セラミックス製基板1は、公知のセラミックス材料が採用可能であり、例えば、(i)酸
化アルミニウム系セラミックス、酸化珪素系セラミックス、酸化カルシウム系セラミックス、酸化マグネシウム系セラミックスなどの酸化物系セラミックス;(ii)窒化アルミニウム系セラミックス、窒化ケイ素系セラミックス、窒化ホウ素などの窒化物セラミックス;(iii)酸化ベリリウム、炭化珪素、ムライト、ホウケイ酸ガラス等を使用することができ
、これらのセラミックス材料を焼結したセラミックス焼結体である。また、これらセラミックス焼結体には、使用したセラミックスの種類に応じて、種々の焼結助剤が含有されることがある。
この中で、窒化アルミニウム系セラミックス、窒化ケイ素系セラミックス、窒化ホウ素系セラミックスなどの窒化物セラミックス、特に窒化アルミニウム系セラミックスが、熱伝導率が比較的高く、発光素子から発生する熱を効率よく放熱することができるために望ましい。
図示したセラミックス製基板1では、上下に形成された電極層2の間を電気的に接続するビアホール4が形成された単層の構造であるが、本発明で使用されるセラミックス製基板はこの構造に限定されない。すなわちセラミックス製基板の構造は、目的とするデバイスに応じて適宜に決定され、たとえば、ビアホール4が形成されていない基板を用いてもよく、セラミックス体内部に配線パターンや導電層を有する多層構造であってもよい。したがって、セラミックス製基板1の厚みは特に限定はされないが、一般的には0.1〜3mm、好ましくは0.15〜1mm程度である。
電極層2は、搭載される発光素子や駆動回路と電源とを接続するために形成される。したがって、電極層2は導電性材料からなり、一般には、タングステン、モリブデン、銅、銀、金、ニッケル、パラジウム等が好適に使用できる。特に焼成時の高熱に耐性を有するタングステンやモリブデンが好適に使用できる。電極層2の厚みは特に限定はされないが、一般的には1〜50μm、好ましくは2〜30μm、最も好ましくは5〜15μm程度である。電極層2の露出面には、電解メッキ法や無電解メッキ法によりニッケルや金、白
金、パラジウム、ロジウム、銀、アルミニウム等のメッキ金属層や蒸着金属層を被着させてもよい。電極層2の形成パターンは、搭載する素子の形状、接続端子の位置などに応じて様々である。
また、セラミックス製基板1に上述したビアホール4、内部導電層を形成する場合には、上記と同様の導電性材料が用いられる。特に電極層2、ビアホール4、内部導電層を同一の導電性材料で形成することで、導電特性が安定する。
本発明に係る素子搭載用基板10は、上記電極層2上の一部にセラミックス製被覆層3が形成されてなることを特徴としている。セラミックス製被覆層3の厚みは、1〜50μm、好ましくは3〜20μm、特に好ましくは5〜15μmの範囲にある。
セラミックス製被覆層3は、上記セラミックス製基板1と同様のセラミックス材料から形成される。セラミックス製被覆層3は、電極層2上の一部に形成されるが、電極層2以外の部分においては、図示したように、セラミックス製基板1とセラミックス製被覆層3とが直接積層することがある。この場合、セラミックス製基板1とセラミックス製被覆層3とを同一材料から形成して両者を融着することで、素子搭載用基板10の強度を向上できる。したがって、たとえばセラミックス製基板1が窒化アルミニウムからなる場合には、セラミックス製被覆層も窒化アルミニウムにより形成することが好ましい。
セラミックス製被覆層3は、電極層2の一部を覆うように形成される。したがって、電極層2の少なくとも一部は露出する。そして、素子搭載面における電極2のこの露出部分に発光素子などの素子を搭載することになる。また、素子搭載面の裏側の面における電極2の露出部分が駆動回路と電気的に接続される。また、駆動回路との接続は、必ずしも裏側の面である必要はなく、素子搭載面と同面であってもよい。なお、駆動回路とは、発光素子に電力または電気信号などを供給するための回路である。セラミックス製被覆層3の形成パターンは特に限定はされず、目的とするデバイスの設計により様々であり、図1に示すように、電極層2の端部のみを覆うように形成してもよく、また図3に示すように、素子搭載予定部を除くすべての部分をセラミックス製被覆層3で覆ってもよい。
本発明の素子搭載用基板10では、上述したように、比較的膜厚の薄いセラミックス製被覆層3が電極層2の一部を覆うように形成されているため、電極層2の一部が露出し、この露出部にハンダ層を設けることができる。また該ハンダ層を介して素子をマウントする、あるいは、駆動回路と接続する際に、セラミックス製被覆層3の厚みがマウントを阻害することもなく、更にハンダがセラミックス製被覆層3によって濡れ広がらないために接続(実装)が容易に行なえるという利点を持つ。
本発明の素子搭載用基板10は、後述するように比較的大径の焼成物をダイシングすることで得られる。電極層が露出していると、ダイシング時の衝撃により電極層に剥離、割れが生じることがある。このような問題を解消するため、本発明の製法では、切断予定ライン上の電極層を予めセラミックス製被覆層で覆っておくことが特に好ましい。この製法で得られる素子搭載用基板においては、図1、図3に示すように、素子搭載用基板の表面端部において、電極層を覆うようにセラミックス製被覆層が形成されることになる。また、その断面、すなわちダイシングにより露出した素子搭載用基板10の側面では、図2、図4に示すように、セラミックス製基板、電極層およびセラミックス製被覆層の断面が同一平面上に露出する。切断予定ライン上の電極層を予めセラミックス製被覆層で覆い、ダイシングを行うことで、ダイシング時の衝撃による電極層の剥離や割れを防止できる。
また、本発明の素子搭載用基板10において、セラミックス製被覆層3が形成されていない電極層2上に、素子を接着するためのハンダ層5を設けてもよい(図6参照)。図で
は、ハンダ層として、ハンダボールが形成された例を示したが、膜状のハンダメッキであってもよい。また、ハンダ層は、図6に示したように、上下面の電極層に形成してもよいし、素子の搭載面のみに形成してもよい。
素子搭載用基板10には、ハンダ層5を介して発光素子などの素子6がマウントされ、素子と電気的に接続される素子搭載用基板10が駆動回路などと接続される。搭載される素子は、これらに限定されず、各種の電子素子、半導体素子、レーザーダイオード等があげられる。
特に、発光素子等の作動時に発熱を伴う素子をマウントする場合には、素子搭載用基板10のセラミックス製基板1を熱伝導性の高い窒化アルミニウムなどで形成することが好ましい。
次に、本発明に係る素子搭載用基板10の製法について説明する。本発明に係る素子搭載用基板10は、いわゆるポストファイア法(post firing、逐次焼成法)やコファイア
法(co-firing、同時焼成法)の何れでも製造できる。ポストファイア法とは、予め焼成
しておいた大径のセラミックス板上に、電極層、セラミックス製被覆層を形成し、これをダイシングする方法である。一方、コファイア法とは、セラミックス板、電極層、セラミックス製被覆層の焼成を同時に行い、これをダイシングする方法である。セラミックス板はグリーンシートと呼ばれるセラミックス前駆体のシートを焼成することで製造されるが、焼成の際に寸法収縮が起こる。したがって、本発明の方法では、寸法精度の高い素子搭載用基板10を得るために、ポストファイア法を採用する。一方、コファイア法によれば、セラミックス板、電極層、セラミックス製被覆層の密着性が向上し、また同時に焼成するため製造コストが抑えられるという利点がある。
はじめに、ポストファイア法について説明する。
ポストファイア法では、まず大径のセラミックス板11を準備する。セラミックス板11はグリーンシートと呼ばれるセラミックス前駆体のシートを焼成することで製造される。グリーンシートは、セラミックス粉末、焼結助剤、有機バインダーからなる混合物をシート状に成形して得られる。各成分の配合割合や成形法は種々知られており、本発明では特に限定されることはない。
なんら限定されるものではないが、以下にセラミックス板11製造の一例を説明する。グリーンシートは、セラミックス原料粉末及び焼結助剤に、アルコール類やトルエン等の有機溶媒、適当な有機バインダー、および、グリセリン化合物等の可塑剤、分散剤等を添加混合して泥漿状と成すとともに、これをドクターブレード法等のシート成形技術によって、適宜必要な厚みのシート状とすることにより作成される。
グリーンシートを準備するのに使用されるこれら原料としては、セラミックスの分野においてグリーンシートを製造する際に通常使用されている物質が特に制限なく使用できる。即ち、セラミックス原料粉末としては公知のセラミックス粉末が採用可能であり、例えば、(i)酸化アルミニウム系セラミックス、酸化珪素系セラミックス、酸化カルシウム系
セラミックス、酸化マグネシウム系セラミックスなどの酸化物系セラミックス;(ii)窒化アルミニウム系セラミックス、窒化ケイ素系セラミックス、窒化ホウ素系セラミックスなどの窒化物セラミックス;(iii)酸化ベリリウム、炭化珪素、アルミナ、ムライト、窒化
ホウ素、ホウケイ酸ガラス等の粉末を使用することができる。しかしながら、熱伝導性の観点から、窒化アルミニウム系セラミックス、窒化ケイ素系セラミックス、窒化ホウ素系セラミックスなどの窒化物セラミックス粉末を使用するのが好適である。これらセラミックス粉末は、その種類に応じて常用される焼結助剤と共に使用するのが一般的である。
また、有機バインダーとしては、ポリビニルブチラール、エチルセルロース類やアクリル樹脂類が使用され、グリーンシートの成形性が良好になるという理由からポリn―ブチルメタクリレート、ポリビニルブチラールが特に好適に使用される。
得られる焼結体の熱伝導性の観点から、焼結助剤を含む窒化物セラミックス粉末をセラミックス原料粉末として使用して形成した窒化物セラミックス用グリーンシート、特に焼結助剤(例えば酸化イットリウムや酸化カルシウム)を含む窒化アルミニウム粉末を原料粉末として用いた窒化アルミニウム用グリーンシートを使用するのが好適である。
セラミックス製基板1の内部に前述したビアホール4を形成する場合には、予めグリーンシートの所定位置を穿孔し、導電性ペーストを充填しておく。導電性ペーストは、タングステン、モリブデンなどの金属粉と有機バインダー、また必要に応じてグリーンシートに含まれるセラミックスと同種のセラミックス粉、焼結助剤などからなる。
また、グリーンシートを複数枚積層しておいてもよい。グリーンシートの積層に際しては、約60〜140℃の温度で加熱しながら10KPa〜100KPa程度の圧力で圧着するのが好ましい。この場合、シートの表面に導電性ペーストをパターン状に塗布しておき、その上にさらに他のグリーンシートを積層しておくと、内部導電層も同時に形成される。
次いで、得られたグリーンシートを、脱脂、焼成することでセラミックス板11が得られる。グリーンシートの脱脂は、酸素や空気などの酸化性ガス、あるいは水素などの還元性ガス、アルゴンや窒素などの不活性ガス、二酸化炭素およびこれらの混合ガスあるいは水蒸気を混合した加湿ガス雰囲気中でグリーンシートを熱処理することにより行われる。また、脱脂は、グリーンシートに含まれる有機成分の種類や量に応じて温度:250℃〜1200℃、保持時間:1分〜1000分の範囲から適宜選択すればよい。脱脂処理に引き続き行なわれる焼結は、グリーンシートの種類(より具体的にはその原料として用いたセラミックス粉末の種類)に応じて、通常採用される条件が適宜採用される。たとえば、グリーンシートが窒化アルミニウム用のもの(窒化アルミニウム粉末を無機成分の主成分として含むグリーンシート)を用いた場合には、1600〜2000℃、好ましくは、1750〜1850℃の温度で、1時間〜20時間、好ましくは、2〜10時間の時間焼成すればよい。この焼結の際の雰囲気としては、窒素ガス等の非酸化性ガスの雰囲気下で、常圧で行えばよい。このようにして焼結した焼結体の熱伝導率は、170W/m・K以上、更に条件を限定すれば200W/m・K以上とすることができる。
ポストファイア法では、上記のようにして得られたセラミックス板11上に、図8に示すように、電極前駆層12をパターン状に形成する。電極前駆層12とは、熱処理により電極を形成する層であり、具体的には前述した導電性ペースト、好ましくはタングステンペーストまたはモリブデンペーストからなる。電極前駆層12のパターン形成は、たとえばスクリーン印刷やカレンダー印刷などの公知の手法により行われる。したがって、電極前駆層12を形成する導電性ペーストは、これらの印刷が可能な程度の粘度に調整しておく。粘度の調整は、テルピネオール、テキサノール等の有機溶媒やエチルセルロース等の有機バインダーの量や種類を選択することで行われる。
電極前駆層12が形成されたセラミックス板11は、図8に示す平面形状を有する。図8において、破線は切断予定ラインであり、このラインに沿ってセラミックス板11は分割される。図8には、12個の基板を製造する例が示されている。
次いで、電極前駆層12上の一部にセラミックス製被覆前駆層13を形成する。セラミックス製被覆前駆層13は、焼成によりセラミックス製被覆層3を形成する層であり、グ
リーンシートに関して説明したものと同様のセラミックス原料粉末、焼結助剤、有機バインダー等を含むペーストから形成される。セラミックス製被覆前駆層13は、電極前駆層12の一部を覆うようにパターン状に形成される。このパターン形成は電極前駆層12と同様に、スクリーン印刷やカレンダー印刷などの公知の手法により行われる。したがって、セラミックス製被覆前駆層13を形成するペーストは、これらの印刷が可能な程度の粘度に調整しておく。粘度の調整は、テルピネオール、テキサノール等の有機溶媒やエチルセルロース等の有機バインダーの量や種類を選択することで行われる。
セラミックス製被覆前駆層13は、電極前駆層12の一部を覆うように形成される。したがって、最終的には、電極層2の少なくとも一部は露出し、この部分に発光素子などの目的とするものを搭載し、更に駆動回路などの目的とするものに搭載することになる。セラミックス製被覆前駆層13の形成パターンは特に限定はされず、目的とするデバイスの設計により様々であり、図9に示すように、切断予定ラインにおいて、電極前駆層12を覆うように形成してもよく、また図示はしないが、素子搭載予定部を除くすべての部分をセラミックス製被覆前駆層13で覆ってもよい。
特に、焼成後のダイシング時の衝撃による電極層の剥離や割れを防止するためには、図9にしたように、切断予定ラインにおいて、電極前駆層2を覆うようにセラミックス製被覆前駆層13を形成することが好ましい。
その後、セラミックス板11、電極前駆層12、セラミックス製被覆前駆層13の積層体である前駆体を必要に応じて脱脂したのち、焼成する。脱脂、焼成の条件は、前記グリーンシートに関して説明したものと同様である。
次いで、得られた焼成物を切断予定ラインに沿ってダイシングすることで、素子搭載用基板10が得られる。たとえば図9に示した構成の焼成物をダイシングすることで、図1、2に示した素子搭載用基板10が得られる。また、ダイシングに先立ち、電極層2の露出部にメッキ層やハンダ層を形成しておいてもよい。図9に示したように、すべての電極層を連続するように形成しておくと、電極層が導通するので、電解メッキ法によってメッキ層やハンダ層を簡便に形成できる。なお、電極を導通させない場合でも、無電解メッキ法によってメッキ層やハンダ層を形成することは容易であり、更にポストファイアによって電極を形成した場合、寸法精度が高いため、フォトリソ技術を用いたリフトオフによる真空蒸着法やスパッタ法によって、メッキ層やハンダ層を形成することも可能である。
ダイシングは、ダイシングブレードを用いた通常のダイシング法により行われる。本発明の製法の好ましい態様においては、切断予定ラインにおいて、電極層2を覆うようにセラミックス製被覆層3を形成しておくことで、ダイシング時の衝撃による電極層の剥離や割れを防止できる。
次に、参考として、コファイア法による素子搭載用基板の製造について説明する。
コファイア法では、図8、9に示すように、未焼成のグリーンシート21上に、電極前
駆層12、セラミックス製被覆前駆層13を順次形成し、この積層体である前駆体を脱脂、焼成し、ダイシングすることで素子搭載用基板を得る。グリーンシート21、電極前駆層12、セラミックス製被覆前駆層13の具体例、好適例は、前記と同様である。また脱脂、焼成の条件も、前記グリーンシートに関して説明したものと同様である。
(実施例)
以下本発明を実施例により説明するが、本発明はこれら実施例に限定されるものではない。
実施例1(ポストファイア法)
平均粒径2.5μmのタングステン粉末100質量部、平均粒径1.5μmの窒化アルミニウム粉末3質量部、平均粒径0.5μmの酸化イットリウム粉末0.15質量部とエチルセルロース2質量部、テルピネオール10質量部を混練し、25℃における粘度が3000Pの高融点金属ペーストを調製した。次いで、平均粒径1.5μmの窒化アルミニウム粉末100質量部、平均粒径0.5μmの酸化イットリウム粉末2質量部とエチルセルロース9質量部、テルピネオール40質量部を混練し、25℃における粘度が5000Pの窒化アルミニウムペーストを調整した。次いで、酸化イットリウムを5重量部含有する窒化アルミニウム焼結体基板の基板上に、高融点金属ペーストを印刷法にて、図9に示すパターンを塗布・乾燥し、次いで窒化アルミニウムペーストを印刷法にて塗布・乾燥した。
上記のようにして得られた基板を、窒素ガス中、1810℃にて4時間焼成を行ない、メタライズド基板を得た。得られた基板の高融点金属パターンの焼成後の膜厚を触針式の形状測定器で測定したところ10μmで、その上に形成された窒化アルミニウム被覆層の厚さは5μmであった。
次いで、該メタライズド基板に電解法にてNi/Auを施し、更に一部の基板にはハンダ用としてSnメッキを10μm、電解法にて施した。得られたメッキ基板を図1のようにダイシング装置にて、回転数30000rpm、切断送り速度5mm/s、ブレード幅0.1mmのダイヤモンドブレードにて切断した。得られた切断品を確認したところ、メタライズ部に剥離は生じていなかった。
更に、接合に際してハンダが流れ出さずに所定の個所に留まり、精密接合ができるという効果を確認するために、ハンダメッキを施した切断品とハンダメッキを施していない切断品をメタライズ面同士が接触するように配置し、280℃に加熱して接合を試みた。その結果、予測通り、きれいに切断品同士を接合することができた。
参考例1(コファイア法)
窒化アルミニウム粉末100質量部に対して焼結助剤としての酸化イットリウム5質量部を含む窒化アルミニウムグリーンシートの表面上に実施例1と同様にして高融点金属パターンを形成し60℃にて10分間乾燥してから、更に窒化アルミニウムパターンを形成し、60℃で10分間乾燥し、水分を含む水素雰囲気中で900℃に1時間保持して脱脂を行なった。その後、脱脂体を窒素雰囲気中で1800℃、4時間焼成してメタライズド基板を得た。得られた基板の高融点金属パターンの焼成後の膜厚は15μmで、その上に形成された窒化アルミニウム被覆層の厚さは8μmであった。得られた基板について実施例1と同様にメッキを行い、各種評価を行なった。その結果、切断部に剥離は生じておらず、更にハンダメッキを施した切断品とハンダメッキを施していない切断品をメタライズ面同士が接触するように配置し、280℃に加熱したところ、きれいに切断品同士を接合することができた。
比較例1
実施例1と同様に切断品を作製した。但し、窒化アルミニウムペーストは用いなかった。
また、ハンダメッキについては、フォトリソ法によって窒化アルミニウムペーストを塗布する位置にレジストを塗布したのちハンダメッキを実施し、ハンダメッキ後、アセトンにてレジストを除去し、切断を実施した。得られた切断品を観察したところ、メタライズ部において剥離が生じていた。また、ハンダメッキを施した切断品とハンダメッキを施していない切断品を280℃に加熱し接合したが、接合することが出来なかった。切断品を観察したところ、ハンダがレジスト塗布部にまで広がっていた。
比較例2
参考例1と同様に切断品を作製した。但し、窒化アルミニウムペースト部にはセラミックスのグリーンシート(厚み0.3mm)を用いた。
得られた切断品を観察したところ、メタライズ部において剥離は生じていなかった。また、ハンダメッキを施した切断品とハンダメッキを施していない切断品を280℃に加熱し接合しようとしたが、ハンダが反対側のメタライズ部に届かず、接合することが出来なかった。
本発明によれば、比較的膜厚の薄いセラミックス製被覆層が電極層の一部を覆うように形成されているため、電極層の一部が露出し、この露出部にハンダ層を設けることができる。また該ハンダ層を介して素子をマウントする際に、セラミックス製被覆層の厚みがマウントを阻害することもない。
さらに、切断予定ラインにおいて、電極層を覆うようにセラミックス製被覆層を形成することで、ダイシング時の衝撃による電極層の剥離、割れを防止することができる。
本発明の素子搭載用基板の代表的な態様を示す平面図である。 図1のA−A線断面図である。 本発明の素子搭載用基板の他の態様を示す平面図である。 図3のB−B線断面図である。 図3のC−C線断面図である。 ハンダ層が形成された素子搭載用基板の断面図である。 素子がマウントされた状態の断面図である。 本発明の素子搭載用基板の製造工程を示す平面図である。 本発明の素子搭載用基板の製造工程を示す平面図である。
符号の説明
1 セラミックス製基板
2 電極層
3 セラミックス製被覆層
4 ビアホール
5 ハンダ層
6 素子
10 素子搭載用基板
11 セラミックス板
12 電極前駆層
13 セラミックス製被覆前駆層
21 グリーンシート

Claims (4)

  1. セラミックス基板と、該基板上に形成された電極層と、該電極層上の一部に形成された厚さ1〜50μmのセラミックス製被覆層とを含み、前記セラミックス製被覆層が形成されていない前記電極層上にハンダ層を形成してから該ハンダ層を介して素子又は駆動回路を接合して使用され、前記セラミックス製被覆層が、前記素子又は駆動回路の接合時においてハンダの流れ出しを防止する
    素子搭載用基板を製造する方法であって、
    (a) 大径のセラミックス板上に、電極前駆層をパターン状に形成する工程、
    (b) 焼成後において前記セラミックス基板と同一材料となるセラミックス製被覆前駆層を、前記電極前駆層上の一部及び該電極前駆層が形成されていない前記セラミックス板上の一部を同時に被覆するように形成する工程および
    (c) 得られた前駆体を焼成する工程
    を含む方法。
  2. セラミックス基板と、該基板上に形成された電極層と、該電極層上の一部に形成された厚さ1〜50μmのセラミックス製被覆層と、該電極層上に形成されたハンダ層と、を含み、該ハンダ層を介して素子又は駆動回路を接合して使用され、前記セラミックス製被覆層が、前記素子又は駆動回路の接合時においてハンダの流れ出しを防止する素子搭載用基板を製造する方法であって、
    (a) 大径のセラミックス板上に、電極前駆層をパターン状に形成する工程、
    (b) 焼成後において前記セラミックス基板と同一材料となるセラミックス製被覆前駆層を、前記電極前駆層上の一部及び該電極前駆層が形成されていない前記セラミックス板上の一部を同時に被覆するように形成する工程、
    (c) 得られた前駆体を焼成する工程、および
    (d) 前記工程(c)で得られた焼成物において、セラミックス製被覆層が形成されていない電極層上にハンダ層を形成する工程
    を含む方法。
  3. 前記セラミックス基板及び前記セラミックス製被覆層が窒化アルミニウムからなる請求項1又は2に記載の方法。
  4. 積層体の切断予定ラインにおいて、電極前駆層を覆うように、セラミックス製被覆前駆層を形成すると共に、焼成物を該切断予定ラインに沿って分離切断する工程をさらに含む請求項1乃至3のいずれかに記載の方法。
JP2004340773A 2004-11-25 2004-11-25 素子搭載用基板の製造方法 Expired - Fee Related JP4372669B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004340773A JP4372669B2 (ja) 2004-11-25 2004-11-25 素子搭載用基板の製造方法
KR1020077013043A KR101011685B1 (ko) 2004-11-25 2005-11-18 소자 탑재용 기판의 제조 방법
EP05806800A EP1830414A4 (en) 2004-11-25 2005-11-18 ELEMENT ANBRING SUBSTRATE AND METHOD FOR THE PRODUCTION THEREOF
PCT/JP2005/021298 WO2006057205A1 (ja) 2004-11-25 2005-11-18 素子搭載用基板およびその製造方法
US11/791,595 US7888187B2 (en) 2004-11-25 2005-11-18 Element mounting substrate and method for manufacturing same
TW094141250A TWI367571B (en) 2004-11-25 2005-11-24 Method for maunfacturing an element mounting substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004340773A JP4372669B2 (ja) 2004-11-25 2004-11-25 素子搭載用基板の製造方法

Publications (2)

Publication Number Publication Date
JP2006156470A JP2006156470A (ja) 2006-06-15
JP4372669B2 true JP4372669B2 (ja) 2009-11-25

Family

ID=36497942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004340773A Expired - Fee Related JP4372669B2 (ja) 2004-11-25 2004-11-25 素子搭載用基板の製造方法

Country Status (6)

Country Link
US (1) US7888187B2 (ja)
EP (1) EP1830414A4 (ja)
JP (1) JP4372669B2 (ja)
KR (1) KR101011685B1 (ja)
TW (1) TWI367571B (ja)
WO (1) WO2006057205A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008041811A (ja) * 2006-08-03 2008-02-21 Ngk Spark Plug Co Ltd 配線基板および多数個取り配線基板ならびにその製造方法
JP2009259935A (ja) * 2008-04-15 2009-11-05 Nippon Sheet Glass Co Ltd 電子部品、照明装置、密着型イメージセンサ及び画像読取装置
DE102009000882B4 (de) * 2009-02-16 2010-10-21 Semikron Elektronik Gmbh & Co. Kg Substrat zur Aufnahme mindestens eines Bauelements und Verfahren zur Herstellung eines Substrats
US9301390B2 (en) 2009-03-30 2016-03-29 Tokuyama Corporation Process for producing metallized substrate, and metallized substrate
CN102640284A (zh) * 2010-02-19 2012-08-15 旭硝子株式会社 元件搭载用基板及其制造方法
JP5451451B2 (ja) * 2010-02-25 2014-03-26 京セラ株式会社 表面実装型発光素子用配線基板およびこれを備えた発光装置
EP2544515A4 (en) 2010-03-02 2014-07-30 Tokuyama Corp METHOD FOR PRODUCING A METAL-COATED SUBSTRATE
GB201121436D0 (en) * 2011-12-14 2012-01-25 Emblation Ltd A microwave applicator and method of forming a microwave applicator
US9113583B2 (en) * 2012-07-31 2015-08-18 General Electric Company Electronic circuit board, assembly and a related method thereof
DE102013102637B4 (de) * 2013-03-14 2017-08-31 Rogers Germany Gmbh Metall-Keramik-Substrat sowie Verfahren zum Herstellen eines derartigen Metall-Keramik-Substrates und Anordnung von derartigen Metall-Keramik-Substraten
JP6430886B2 (ja) * 2015-04-27 2018-11-28 京セラ株式会社 回路基板およびこれを備える電子装置
JP2018026793A (ja) * 2016-08-05 2018-02-15 株式会社村田製作所 アンテナ素子
JP6962369B2 (ja) * 2017-07-11 2021-11-05 株式会社村田製作所 配線基板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61172354A (ja) * 1985-01-28 1986-08-04 Nec Corp セラミツク多層基板
JP2849607B2 (ja) 1990-09-28 1999-01-20 京セラ株式会社 メタライズ金属層を有するセラミック基板の製造方法
JP3040223B2 (ja) 1991-11-01 2000-05-15 株式会社トクヤマ メタライズ層の表面にメッキが着き易くするための前処理方法
JPH0774279A (ja) 1993-09-01 1995-03-17 Sharp Corp 電子部品
JP3165779B2 (ja) 1995-07-18 2001-05-14 株式会社トクヤマ サブマウント
JP2716959B2 (ja) 1995-11-13 1998-02-18 株式会社東芝 窒化アルミニウム基板およびその製造方法
JP3845925B2 (ja) 1996-02-05 2006-11-15 住友電気工業株式会社 窒化アルミニウム基材を用いた半導体装置用部材及びその製造方法
TW394961B (en) * 1997-03-20 2000-06-21 Ceratech Corp Low capacitance chip varistor and fabrication method thereof
JP3982111B2 (ja) 1999-05-07 2007-09-26 住友電気工業株式会社 セラミックを用いた半導体装置用部材及びその製造方法
JP2003218518A (ja) 2002-01-28 2003-07-31 Tokuyama Corp 回路基板の製造方法
JP2003347462A (ja) 2002-05-30 2003-12-05 Denso Corp 回路基板の製造方法
JP2005340562A (ja) 2004-05-28 2005-12-08 Kyocera Corp 多数個取り配線基板
JP4720825B2 (ja) * 2005-04-01 2011-07-13 パナソニック株式会社 バリスタ

Also Published As

Publication number Publication date
KR101011685B1 (ko) 2011-01-31
US7888187B2 (en) 2011-02-15
TW200635083A (en) 2006-10-01
US20080145518A1 (en) 2008-06-19
JP2006156470A (ja) 2006-06-15
WO2006057205A1 (ja) 2006-06-01
EP1830414A1 (en) 2007-09-05
TWI367571B (en) 2012-07-01
KR20070088684A (ko) 2007-08-29
EP1830414A4 (en) 2010-10-13

Similar Documents

Publication Publication Date Title
KR101011685B1 (ko) 소자 탑재용 기판의 제조 방법
TWI536877B (zh) 陶瓷通孔基板、金屬化陶瓷通孔基板、此等之製造方法
JP5566383B2 (ja) 回路基板の製造方法、及び、これにより製造される回路基板、及び、これに用いられる回路基板用母基板
US9596747B2 (en) Wiring substrate and electronic device
JP2007201346A (ja) セラミックス回路基板及びその製造方法
CN110730574A (zh) 双面电路非氧化物系陶瓷基板及其制造方法
JP2007273914A (ja) 配線基板および配線基板の製造方法
JP2001015869A (ja) 配線基板
JP4683743B2 (ja) 配線基板の製造方法
WO2008029847A1 (fr) Procédé de fabrication de substrat céramique et substrat céramique
JP2008159969A (ja) 回路基板、電子装置および回路基板の製造方法
JP2009238976A (ja) セラミック積層基板およびセラミック積層体の製造方法
JP2009253196A (ja) 配線基板の製造方法
JP2002185108A (ja) 配線基板
JP2004119547A (ja) セラミック配線基板およびその製造方法
JP4427467B2 (ja) 配線基板およびそれを用いた電気素子モジュール
JP2013115123A (ja) 配線基板およびその製造方法
JP2010034311A (ja) 多層配線板用の部材、及び、多層配線板の製造方法
JP2006203163A (ja) 配線基板
JP4191860B2 (ja) セラミック回路基板
JP6185353B2 (ja) 回路基板と、その製造方法
JP2004022958A (ja) 多数個取りセラミック基板
JP2010238809A (ja) メタライズド配線基板の製造方法
JP2004087831A (ja) 配線基板
JP2004031703A (ja) セラミック回路基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080916

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090317

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090818

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090902

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120911

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150911

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees