JP2002185108A - 配線基板 - Google Patents

配線基板

Info

Publication number
JP2002185108A
JP2002185108A JP2000376029A JP2000376029A JP2002185108A JP 2002185108 A JP2002185108 A JP 2002185108A JP 2000376029 A JP2000376029 A JP 2000376029A JP 2000376029 A JP2000376029 A JP 2000376029A JP 2002185108 A JP2002185108 A JP 2002185108A
Authority
JP
Japan
Prior art keywords
layer
layers
wiring board
insulating substrate
connection pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000376029A
Other languages
English (en)
Other versions
JP4683715B2 (ja
Inventor
Tomoki Inoue
友喜 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000376029A priority Critical patent/JP4683715B2/ja
Publication of JP2002185108A publication Critical patent/JP2002185108A/ja
Application granted granted Critical
Publication of JP4683715B2 publication Critical patent/JP4683715B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【課題】 絶縁基板の接続パッド形成部にマイクロクラ
ック等が生じず、接続パッドの接続強度が十分な信頼性
の高い配線基板を提供すること。 【解決手段】 絶縁基板1上に密着金属層2a、Cu層
2b、Ni層2cおよびAu層2dが順次積層されて成
る接続パッド2が形成されている配線基板であって、C
u層2bは密着金属層2aおよびNi層2cにより全面
が覆われており、かつ密着金属層2a、Ni層2cおよ
びAu層2dの各端面が露出している。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、主面に接続パッド
が形成された配線基板であって、接続パッドを介してI
C,LSI等の半導体素子、半導体レーザ(LD),フ
ォトダイオード(PD)等の光半導体素子、他の回路基
板等を接続、搭載するものに関する。
【0002】
【従来の技術】従来、IC,LSI等の半導体素子等を
搭載する配線基板は、半田等のろう材を介して半導体素
子の電極に接続するための接続パッドが設けられてお
り、この接続パッドは、配線基板の主面に主面側から密
着金属層、Cu層、Ni層、Au層が順次積層された多
層構造を有するものである。
【0003】この多層構造を有する接続パッドの場合、
接続パッドの端面においてCu層が露出していると、半
田による接続後にCu層が半田中に拡散してしまい、電
気抵抗が大きくなったり、半田の接続強度が弱くなり接
続パッドが配線基板から剥離する等の問題点があった。
【0004】このような問題点を解消するために、密着
金属層およびCu層の端面をNi層とAu層にて覆った
構成の配線基板が提案されている(特許第288631
7号公報参照)。この配線基板の断面図を図2に示す。
同図において、1はアルミナ(Al23)セラミックス
等から成る絶縁基板、2は接続パッド、2aは密着金属
層、2bはCu層、2cはNi層、2dはAu層であ
る。
【0005】同図に示すように、密着金属層2aおよび
Cu層2bの端面をNi層2cとAu層2dで覆った構
成であることから、Cu層2bが露出していないので、
半田接続後にCu層2bが半田中に拡散して電気抵抗が
大きくなったり、半田の接続強度が弱くなり接続パッド
2が絶縁基板1から剥離する等の問題は生じにくくなっ
ている。
【0006】
【発明が解決しようとする課題】しかしながら、上記従
来の配線基板においては、無電解Niメッキおよび無電
解Auメッキによって、密着金属層2aおよびCu層2
bの端面を覆うようにNi層2cとAu層2dを被着さ
せているため、図2に示すA部付近、即ち密着金属層2
aの端面の下端付近に応力が集中し、この応力によって
絶縁基板1にマイクロクラックが生じたり、絶縁基板1
と接続パッド2との接合強度が劣化するという問題があ
った。
【0007】これは、Ni層2cおよびAu層2dがセ
ラミックス等から成る絶縁基板1に対する被着性よりも
密着金属層2aおよびCu層2bに対する被着性が高い
ため、図2のA部のように、Ni層2cおよびAu層2
dの下端は絶縁基板1に被着されておらず薄くなってお
り、さらに半田を接続パッド2上に載せて加熱溶融させ
ると、半田はAu層2dの表面には濡れるが絶縁基板1
には濡れないため、半田の下端はAu層2dの下端と同
様の形状となるからである。これにより、A部に応力が
集中することとなる。
【0008】さらに、先にパターン加工する密着金属層
2aおよびCu層2bの一部が、隣接した接続パッドと
の間に残留していた場合、その残留部分にも無電解Ni
メッキおよび無電解AuメッキによってNi層2cとA
u層2dが被着されてしまい、隣り合う接続パッド2同
士がショートしてしまうことがあった。
【0009】また、一般に無電解Niメッキおよび無電
解Auメッキは、電解Niメッキおよび電解Auメッキ
に比べて成膜速度が遅いため、生産性が悪いという問題
があり、またメッキ浴を安定させて膜質や膜厚のばらつ
きが小さいものを被着させるためには、メッキ浴の管理
条件の設定が複雑で難しいため、コスト高になってしま
うという問題があった。
【0010】従って、本発明は上記事情に鑑みて完成さ
れたものであり、その目的は、接続パッドと絶縁基板と
の間にマイクロクラック等が生じて絶縁基板と接続パッ
ドとの接合強度が低下せず、信頼性の高い配線基板を提
供することにある。
【0011】
【課題を解決するための手段】本発明の配線基板は、絶
縁基板上に密着金属層、Cu層、Ni層およびAu層が
順次積層されて成る接続パッドが形成されている配線基
板であって、前記Cu層は前記密着金属層および前記N
i層により全面が覆われており、かつ前記密着金属層、
前記Ni層および前記Au層の各端面が露出しているこ
とを特徴とする。
【0012】本発明は、上記の構成により、接続パッド
の端面において酸化および半田溶食され易いCu層が露
出しておらず、また密着金属層、Ni層およびAu層の
各端面が露出していることから、接続パッドの端面の下
端に応力が集中することがなく、従って絶縁基板にマイ
クロクラック等が生じたり、接続パッドが容易に剥がれ
たりすることのない、信頼性の高い配線基板となる。
【0013】
【発明の実施の形態】本発明の配線基板について以下に
説明する。図1は、本発明の配線基板の断面図である。
図2と同じ材質の層には同じ符号を付しており、1は絶
縁基板、2は接続パッド、2aは密着金属層、2bはC
u層、2cはNi層、2dはAu層である。
【0014】図1に示すように、Ni層2cとAu層2
dの下端は、絶縁基板1の表面まで達しておらずそれら
の端面が露出していることから、接続パッド2の端面の
下端に応力が集中することが解消される。
【0015】本発明の絶縁基板1は、酸化アルミニウム
(Al23)質焼結体、ムライト(3Al23・2Si
2)質焼結体、窒化アルミニウム(AlN)質焼結
体、炭化珪素(SiC)質焼結体、ガラスセラミックス
焼結体等のセラミック焼結体によって形成されている。
【0016】例えば、酸化アルミニウム質焼結体で形成
される場合以下のようにして作製される。酸化アルミニ
ウム、酸化珪素、酸化マグネシウム、酸化カルシウム等
の原材料粉末に適当な有機溶剤、溶媒を添加混合して泥
漿状となす。これをドクターブレード法等によってセラ
ミックグリーンシートを形成する。セラミックグリーン
シートに貫通導体等用の適当な打ち抜き加工を施す。タ
ングステン(W)、モリブデン(Mo)等の融点の高い
金属よりなる金属ペーストにより、内部導体層をスクリ
ーン印刷によって形成する。いくつかのセラミックグリ
ーンシートを重ね合わせ、所定の形状となすとともに高
温で焼成することによって製作される。
【0017】この絶縁基板1の上面に、蒸着法、スパッ
タリング法、イオンプレーティング法およびメッキ法等
の薄膜形成法によって、接続パッド2が被着される。接
続パッド2は、密着金属層2a、Cu層2b、Ni層2
cおよびAu層2dを順次積層して成る。
【0018】密着金属層2aは、例えばTi、Cr、T
a、Nb、Ta2NまたはNi−Cr合金等のうち少な
くとも1種より成るのがよく、その厚さは0.01〜
0.2μm程度が良い。0.01μm未満では、強固に
接続することが困難となり、0.2μmを超えると、成
膜時の内部応力によって剥離が生じ易くなる。
【0019】Cu層2bの厚みは0.1〜5μm程度が
よい。0.1μm未満では、電気抵抗が大きくなる傾向
にあり、5μmを超えると成膜時の内部応力により剥離
を生じ易くなる。
【0020】Ni層2cの厚みは0.1〜5μm程度が
よい。0.1μm未満では、半田によって半導体素子等
と接続した場合、Cu層2bが半田中に拡散するのを十
分に防ぐことができず、5μmを超えると成膜時の内部
応力により剥離を生じ易くなる。
【0021】Au層2dの厚みは0.01〜5μm程度
がよい。0.01μm未満では、下層のNi層2cが酸
化するのを防ぐのに十分でなく、5μmを超えると成膜
時の内部応力により剥離を生じ易くなる。また、Auは
貴金属で高価であるため、一般的には、できるだけ厚く
ならないように配慮される。
【0022】Cu層2bの端面は、接続パッド2の端面
から内部方向に1〜30μm程度の位置にあるのがよ
い。1μm未満では、Ni層2cおよびAu層2dが薄
くなってCu層2bのCuが半田に拡散し易くなる。3
0μmを超えると、Cu層2bの断面積が小さくなり低
抵抗化の作用が小さくなり、接続パッド2の電気抵抗が
大きくなる。
【0023】密着金属層2aとCu層2bの間に、例え
ばPt、Pd、Rh、Ru、Ni、Ni−Cr合金また
はTi−W合金等のうち少なくとも1種より成る拡散防
止層を設けると、密着金属層2aとCu層2bとの相互
拡散を防止できるため、より信頼性の高い配線基板とな
る。
【0024】また、Cu層2bは、まず気相成長法や無
電解メッキ法により密着金属層2aと薄い下地Cu層2
bを電解メッキの導通膜を兼ねて形成した後電解メッキ
法でCu層2bをパターン形成するセミアディテブ法
や、無電解メッキ法により絶縁基板1上に密着金属層2
aとCu層2bを直接パターン形成するフルアディテブ
法等によって形成してもよい。
【0025】
【実施例】本発明の実施例を以下に説明する。
【0026】(実施例)本発明の配線基板を以下の工程
[1]〜[5]により作製した。
【0027】[1]酸化アルミニウム、酸化珪素、酸化
マグネシウム、酸化カルシウム等の原材料粉末に適当な
有機溶剤、溶媒を添加混合して泥漿状となし、これをド
クターブレード法によってセラミックグリーンシートを
形成し、セラミックグリーンシートに上下間の配線の導
通をとる貫通導体用の貫通孔を打ち抜き法で形成し、こ
のセラミックグリーンシートの貫通孔や配線パターン部
にタングステンペーストを印刷塗布した。このセラミッ
クグリーンシートを配線パターンが電気的に接続される
ように積層し、約1500℃の温度で焼成し、アルミナ
セラミックスから成る絶縁基板1を得た。
【0028】[2]この絶縁基板1の表面をアルミナの
砥粒を用いて、表面粗さが所定の値になるまで表面を研
磨した。
【0029】[3]研磨面に、スパッタリング法によっ
て、厚さ0.1μmのTiよりなる密着金属層2a、厚
さ3μmのCu層2bを成膜し、フォトリソグラフィ法
およびエッチング法により、Cu層2aのみパターン加
工した。例えば、1つのCu層2aの大きさは直径35
μmの円形とした。
【0030】[4]フォトリソグラフィ法により、接続
パッド2が形成される部分以外にレジスト膜を形成し
た。直経35μmのCu層2aに対しては、直経40μ
mの同心円の開口部をもつレジストパターンを形成し
た。
【0031】[5]絶縁基板1全体に電流が流れるよう
に密着金属層2aの端部を電解メッキ装置の端子に電気
的に接続し、電解Niメッキおよび電解Auメッキによ
ってNi層2c、Au層2dをセミアディテブ法で形成
した。
【0032】[6]レジスト膜を剥離後、不要な密着金
属層2aをエッチング法によって除去し、Cu層2bは
密着金属層2aおよびNi層2cにより全面が覆われて
おり、かつ密着金属層2a、Ni層2cおよびAu層2
dの各端面が露出している接続パッド2を絶縁基板1上
に形成した配線基板を作製した。
【0033】作製された配線基板は、接続パッド2の端
面の下端付近の絶縁基板1面にマイクロクラック等が発
生せず、接続パッド2の接続強度も十分なものとなっ
た。
【0034】なお、本発明は上記実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲内において
種々の変更を行うことは何等差し支えない。
【0035】
【発明の効果】本発明は、絶縁基板上に密着金属層、C
u層、Ni層およびAu層が順次積層されて成る接続パ
ッドが形成されている配線基板であって、Cu層は密着
金属層およびNi層により全面が覆われており、かつ密
着金属層、Ni層およびAu層の各端面が露出している
ことにより、接続パッドの端面において酸化および半田
溶食され易いCu層が露出しておらず、また密着金属
層、Ni層およびAu層の各端面が露出していることか
ら、接続パッドの端面の下端に応力が集中することがな
く、従って絶縁基板にマイクロクラック等が生じたり、
接続パッドが容易に剥がれたりすることのない、信頼性
の高い配線基板となる。
【図面の簡単な説明】
【図1】本発明の配線基板の断面図である。
【図2】従来の配線基板の断面図である。
【符号の説明】
1:絶縁基板 2:接続パッド 2a:密着金属層 2b:Cu層 2c:Ni層 2d:Au層

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】絶縁基板上に密着金属層、Cu層、Ni層
    およびAu層が順次積層されて成る接続パッドが形成さ
    れている配線基板であって、前記Cu層は前記密着金属
    層および前記Ni層により全面が覆われており、かつ前
    記密着金属層、前記Ni層および前記Au層の各端面が
    露出していることを特徴とする配線基板。
JP2000376029A 2000-12-11 2000-12-11 配線基板 Expired - Fee Related JP4683715B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000376029A JP4683715B2 (ja) 2000-12-11 2000-12-11 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000376029A JP4683715B2 (ja) 2000-12-11 2000-12-11 配線基板

Publications (2)

Publication Number Publication Date
JP2002185108A true JP2002185108A (ja) 2002-06-28
JP4683715B2 JP4683715B2 (ja) 2011-05-18

Family

ID=18844949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000376029A Expired - Fee Related JP4683715B2 (ja) 2000-12-11 2000-12-11 配線基板

Country Status (1)

Country Link
JP (1) JP4683715B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010232339A (ja) * 2009-03-26 2010-10-14 Kyocera Corp 配線基板およびプローブカード用基板
JP2018133460A (ja) * 2017-02-15 2018-08-23 日本特殊陶業株式会社 セラミックパッケージ
WO2020004271A1 (ja) * 2018-06-26 2020-01-02 京セラ株式会社 配線基板
JP2020198402A (ja) * 2019-06-05 2020-12-10 日本特殊陶業株式会社 配線基板、および配線基板の製造方法
WO2021065601A1 (ja) * 2019-09-30 2021-04-08 京セラ株式会社 配線基板
CN113966099A (zh) * 2021-06-30 2022-01-21 西安空间无线电技术研究所 一种适用于固放产品的微波集成电路薄膜加厚工艺
CN114411107A (zh) * 2022-01-29 2022-04-29 哈尔滨工业大学 一种提高连接器插针表面耐磨损性能的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513933A (ja) * 1991-07-02 1993-01-22 Fujitsu Ltd プリント配線板の導体パターン及びその形成方法
JPH05121860A (ja) * 1991-10-25 1993-05-18 Nec Corp 印刷配線板およびその製造方法
JPH0621651A (ja) * 1992-07-03 1994-01-28 Toshiba Corp 多層配線回路板及びその製造方法
JPH10107394A (ja) * 1996-09-26 1998-04-24 Ibiden Co Ltd セラミック配線基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513933A (ja) * 1991-07-02 1993-01-22 Fujitsu Ltd プリント配線板の導体パターン及びその形成方法
JPH05121860A (ja) * 1991-10-25 1993-05-18 Nec Corp 印刷配線板およびその製造方法
JPH0621651A (ja) * 1992-07-03 1994-01-28 Toshiba Corp 多層配線回路板及びその製造方法
JPH10107394A (ja) * 1996-09-26 1998-04-24 Ibiden Co Ltd セラミック配線基板

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010232339A (ja) * 2009-03-26 2010-10-14 Kyocera Corp 配線基板およびプローブカード用基板
JP2018133460A (ja) * 2017-02-15 2018-08-23 日本特殊陶業株式会社 セラミックパッケージ
EP3817525A4 (en) * 2018-06-26 2022-03-30 Kyocera Corporation PCB
WO2020004271A1 (ja) * 2018-06-26 2020-01-02 京セラ株式会社 配線基板
CN112219458B (zh) * 2018-06-26 2024-06-11 京瓷株式会社 布线基板
CN112219458A (zh) * 2018-06-26 2021-01-12 京瓷株式会社 布线基板
US11602048B2 (en) 2018-06-26 2023-03-07 Kyocera Corporation Wiring board
JPWO2020004271A1 (ja) * 2018-06-26 2021-06-24 京セラ株式会社 配線基板
JP7097964B2 (ja) 2018-06-26 2022-07-08 京セラ株式会社 配線基板
JP7181839B2 (ja) 2019-06-05 2022-12-01 日本特殊陶業株式会社 配線基板、および配線基板の製造方法
JP2020198402A (ja) * 2019-06-05 2020-12-10 日本特殊陶業株式会社 配線基板、および配線基板の製造方法
JPWO2021065601A1 (ja) * 2019-09-30 2021-04-08
WO2021065601A1 (ja) * 2019-09-30 2021-04-08 京セラ株式会社 配線基板
JP7330282B2 (ja) 2019-09-30 2023-08-21 京セラ株式会社 配線基板
CN113966099A (zh) * 2021-06-30 2022-01-21 西安空间无线电技术研究所 一种适用于固放产品的微波集成电路薄膜加厚工艺
CN114411107A (zh) * 2022-01-29 2022-04-29 哈尔滨工业大学 一种提高连接器插针表面耐磨损性能的方法

Also Published As

Publication number Publication date
JP4683715B2 (ja) 2011-05-18

Similar Documents

Publication Publication Date Title
US6328201B1 (en) Multilayer wiring substrate and method for producing the same
US4525383A (en) Method for manufacturing multilayer circuit substrate
US7888187B2 (en) Element mounting substrate and method for manufacturing same
JP4683715B2 (ja) 配線基板
JPH10125508A (ja) チップサーミスタ及びその製造方法
JP3085616B2 (ja) 多層配線基板
JP2002252447A (ja) 配線基板
JP4741624B2 (ja) 配線基板
JP4671511B2 (ja) 配線基板の製造方法
JP3934906B2 (ja) 回路基板
JP2746798B2 (ja) 配線基板
JPH11243267A (ja) 配線基板
JP2823783B2 (ja) 配線基板
JP2835258B2 (ja) 配線基板
JP4395227B2 (ja) 配線基板
JP4191860B2 (ja) セラミック回路基板
JPH114054A (ja) 配線基板
JP2000133506A (ja) 抵抗体付き配線基板の製造方法
JP2735716B2 (ja) セラミック配線基板
JP3615576B2 (ja) 薄膜配線基板
JP3645595B2 (ja) 薄膜配線基板
JP2002093934A (ja) セラミック多層配線基板および半導体装置
JPH0653648A (ja) 配線基板
JPS6346592B2 (ja)
JPH10150266A (ja) 多層配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4683715

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees